JPS5811745B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5811745B2 JPS5811745B2 JP9551173A JP9551173A JPS5811745B2 JP S5811745 B2 JPS5811745 B2 JP S5811745B2 JP 9551173 A JP9551173 A JP 9551173A JP 9551173 A JP9551173 A JP 9551173A JP S5811745 B2 JPS5811745 B2 JP S5811745B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- insulating layer
- film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は例えば多層配線がなされた半導体装置に適用さ
れる半導体装置の製造法に関する。
れる半導体装置の製造法に関する。
半導体集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）等
の半導体装置において多層配線の長所が生かされる必要
〃あり、種々の改良研究が行なわれぽいや。
の半導体装置において多層配線の長所が生かされる必要
〃あり、種々の改良研究が行なわれぽいや。
例えば多層配線間の絶縁層としてＳｉＯ３熱成長膜、５
ｉ０２気相成長膜、５ｊ３Ｎ４膜、Ａｌ２Ｏ３膜等の単
層絶縁層あるいはこれらを任意に重ねた多重絶縁層等の
技術が駆使されている。
ｉ０２気相成長膜、５ｊ３Ｎ４膜、Ａｌ２Ｏ３膜等の単
層絶縁層あるいはこれらを任意に重ねた多重絶縁層等の
技術が駆使されている。
しかし、従来の多層配線製造法においては次に述べる如
く種々の欠点があった。
く種々の欠点があった。
例えば半導体基板上に所定の形状を有する拡散層あるい
は多結晶シリコン配線主に、絶縁層として５ｉ０２，５
ｉ３Ｎ４ｔＡ／２０３等の単層被膜あるいは多種被膜を
全面に形成し、その後電気的接続部分の窓開けを行なう
従来のエツチング方法においては絶縁層形成時における
凹凸、ある〜社塵等による凹凸、さらにはフォトレジス
ト膜の組成等の原因によるピンホールが発生して多層配
線の電気的短絡が生ずる可能性が大きかった。
は多結晶シリコン配線主に、絶縁層として５ｉ０２，５
ｉ３Ｎ４ｔＡ／２０３等の単層被膜あるいは多種被膜を
全面に形成し、その後電気的接続部分の窓開けを行なう
従来のエツチング方法においては絶縁層形成時における
凹凸、ある〜社塵等による凹凸、さらにはフォトレジス
ト膜の組成等の原因によるピンホールが発生して多層配
線の電気的短絡が生ずる可能性が大きかった。
この発明の目的はピンホ」ルの発生が少なく、かつ所定
の部芥は確実に陽極酸化された絶縁層が得られる半導体
装置の製造方法を提供するにある。
の部芥は確実に陽極酸化された絶縁層が得られる半導体
装置の製造方法を提供するにある。
この発明においては半導体基板の一部領域に接続し、か
つその半導体基板の二主面は設けられた絶縁層上を延在
する形状に形成された電気伝導物質の第１の層を設ける
工程と−その第１の層上、上記絶縁層上および上記半導
体基板の露呈せる部分上に上記第１の層とは異なる陽極
酸化特性を示す第２の層を被着する工程と、その第２の
層のコンタクト部をマスクしてその第２の層を陽極酸化
して、上記マスクした部分以外の部分を絶縁膜に変換す
る工程とを含む半導体装置の製造方法である。
つその半導体基板の二主面は設けられた絶縁層上を延在
する形状に形成された電気伝導物質の第１の層を設ける
工程と−その第１の層上、上記絶縁層上および上記半導
体基板の露呈せる部分上に上記第１の層とは異なる陽極
酸化特性を示す第２の層を被着する工程と、その第２の
層のコンタクト部をマスクしてその第２の層を陽極酸化
して、上記マスクした部分以外の部分を絶縁膜に変換す
る工程とを含む半導体装置の製造方法である。
次に本発明製造方法をシリコンゲート電界効果トランジ
スタ集積回路装置に適用した場合につき図面を参照して
説明しよう。
スタ集積回路装置に適用した場合につき図面を参照して
説明しよう。
シリコン単結晶半導体基板１は熱酸化により、全表面に
５ｉ０２絶縁層２が形成される。
５ｉ０２絶縁層２が形成される。
その絶縁層２を一部除去して半導体基板１と同電導型の
ガードリング拡散層３が半導体基板１に形成される。
ガードリング拡散層３が半導体基板１に形成される。
さらに必要に応じて半導体基板１と反電導型の拡散層４
が電気的配線として形成される。
が電気的配線として形成される。
その後、活竺化領域および他の配線部分の５ｉ０２がエ
ツチング除去され、半導体基板１０表面が露出され、熱
酸化により活性化領域にゲート絶縁層５が形成される。
ツチング除去され、半導体基板１０表面が露出され、熱
酸化により活性化領域にゲート絶縁層５が形成される。
続いて電気的接続部分の窓開けをおこなった後、全面に
多結晶シリコン層が形成される。
多結晶シリコン層が形成される。
この多結晶シリコン層は所定形状にエツチングされてゲ
ート電極６および多結晶シリコン配線部分１とされる。
ート電極６および多結晶シリコン配線部分１とされる。
次に活性化領域のソース、ドレイン領域８ａｓ８ｂおよ
び配線領域９を形成する部分の絶縁層をエツチング除去
した後、その部分を通じて半導体基板１と反電導型を有
する不純物拡散を行なって拡散層８ａ、８ｂ、９がそれ
ぞれ形成される。
び配線領域９を形成する部分の絶縁層をエツチング除去
した後、その部分を通じて半導体基板１と反電導型を有
する不純物拡散を行なって拡散層８ａ、８ｂ、９がそれ
ぞれ形成される。
これまでの工程は、シリコンゲート電界効果トランジス
タ集積回路の製造における基本的工程である。
タ集積回路の製造における基本的工程である。
この発明においては配線領域９の窓開は後、ゲート電極
６、拡散層に接続した多結晶シリコン配線部盆１、ソー
ス、ドレイン拡散層領域８ａｓ８ｂおよび配線領域９の
それぞれの領域上に絶縁層を介することなしに直接接続
するように半導体基板の全面に、多結晶シリコン７と異
なる陽極酸化特性のアルミニウム蒸着被膜を形成する。
６、拡散層に接続した多結晶シリコン配線部盆１、ソー
ス、ドレイン拡散層領域８ａｓ８ｂおよび配線領域９の
それぞれの領域上に絶縁層を介することなしに直接接続
するように半導体基板の全面に、多結晶シリコン７と異
なる陽極酸化特性のアルミニウム蒸着被膜を形成する。
次に写真蝕刻法により電気的接続部分１０にフォトレジ
スト膜を残し、半導体基板を一方の電極としてアルミニ
ウム蒸着被膜を陽極酸化する。
スト膜を残し、半導体基板を一方の電極としてアルミニ
ウム蒸着被膜を陽極酸化する。
これにより接続部分１０以外のアルミニウム蒸着被膜は
Ａ／、Ｏ，の酸化膜１１になる。
Ａ／、Ｏ，の酸化膜１１になる。
接続部分１０の表面が幾分Ａ／、０３になった場合は接
続部分１０の表面のＡ／、０．を全面Ａｔ、０．エツチ
ングをするか、あるいはＡｌ、０．と異なる絶縁層、例
えば５ｉ０２気相成長膜１２を全面に形成した後、接続
部分１０に窓開けをおこない、続いて形成される配線層
１３に備える。
続部分１０の表面のＡ／、０．を全面Ａｔ、０．エツチ
ングをするか、あるいはＡｌ、０．と異なる絶縁層、例
えば５ｉ０２気相成長膜１２を全面に形成した後、接続
部分１０に窓開けをおこない、続いて形成される配線層
１３に備える。
後者の場合たとえ絶縁層１２の窓開けの際にピンホール
が発生しても絶縁層１２と異なるＡ４２ｏ、絶縁層１１
がストッパーとなシ配線間の電気的短絡が防止されるこ
とは明らかである。
が発生しても絶縁層１２と異なるＡ４２ｏ、絶縁層１１
がストッパーとなシ配線間の電気的短絡が防止されるこ
とは明らかである。
上述したようにこの発明の製造方法によれば多結晶シリ
コン配線７は拡散層８に、アルミニウムを介することな
（、直接コンタクトしているため、陽極酸化の際に多結
晶シリコン配線７及び拡散層８間が電気的に不導通とな
って接続部分１０以外にも陽極酸化されない部分が残る
ようなことなく、所要部分はすべて陽極酸化されて完全
な酸化膜１１が得られる。
コン配線７は拡散層８に、アルミニウムを介することな
（、直接コンタクトしているため、陽極酸化の際に多結
晶シリコン配線７及び拡散層８間が電気的に不導通とな
って接続部分１０以外にも陽極酸化されない部分が残る
ようなことなく、所要部分はすべて陽極酸化されて完全
な酸化膜１１が得られる。
つまりシリコン配線７の接続部分１０を除（上面及び側
面の全体が酸化膜１１で覆われる。
面の全体が酸化膜１１で覆われる。
また集積回路においてはゲート電極６、ソースドレイン
拡散層８、配線領域９などが比較的密に存在し、従って
これ等と接するアルミニウム蒸着被膜は多（の個所で半
導体基板１と電気的に接続され、この点からも良好に陽
極酸化が行なわれる。
拡散層８、配線領域９などが比較的密に存在し、従って
これ等と接するアルミニウム蒸着被膜は多（の個所で半
導体基板１と電気的に接続され、この点からも良好に陽
極酸化が行なわれる。
素子が高密度に存在しない半導体基板の周辺部分に対し
ては半導体基板に素子と無関係の独立した拡散層を形成
し；これにアルミニウムを直接接して蒸着させ、又は上
記独立した拡散層に多結晶シリコン領域を接触させ、こ
の上にアルミニウム蒸着被膜を直接形成して半導体基板
の全面一にわたり陽極酸化が確実に行なわれるようにす
ることもできる。
ては半導体基板に素子と無関係の独立した拡散層を形成
し；これにアルミニウムを直接接して蒸着させ、又は上
記独立した拡散層に多結晶シリコン領域を接触させ、こ
の上にアルミニウム蒸着被膜を直接形成して半導体基板
の全面一にわたり陽極酸化が確実に行なわれるようにす
ることもできる。
Ａ／、０２℃１１は５ｉ０２絶縁層に比べ不純物イオン
等の良好なパッシベーションになる利益もある。
等の良好なパッシベーションになる利益もある。
また本発明はシリコン電界効果トランジスタ集積回路の
みならず他の半導体装置にも適用できる。
みならず他の半導体装置にも適用できる。
多結晶シリコン配線７の代りにモリブデン、チタンなど
を使用することもできる。
を使用することもできる。
図は本発明製造法の説明に供するためのシリコンゲート
電界効果トランジスタ集積回路装置の断面図である。 １：半導体基板、２：絶縁層、７：電気伝導物質として
の多結晶シリコン配線、８ａ＝８ｂｓ９：拡散層、１０
：接続部分、１１：金属蒸着被膜が陽極酸化された絶縁
層。
電界効果トランジスタ集積回路装置の断面図である。 １：半導体基板、２：絶縁層、７：電気伝導物質として
の多結晶シリコン配線、８ａ＝８ｂｓ９：拡散層、１０
：接続部分、１１：金属蒸着被膜が陽極酸化された絶縁
層。
Claims (1)
- １ 半導体基板の一部領域に接続し、かつその半導体基
板の一主面に設けられた絶縁層上を延在する形状に形成
された電気伝導物質の第１の層を設ける工程と、その第
１の層上、上記絶縁層上および上記半導体基板の露呈せ
る部分上に上記第１の層とは異なる陽極酸化特性を示す
第２の層を被！する工程と、その第２の層のコンタクト
部をマスクしてその第２の層を陽極酸化して上記マスク
した部分以外の部分ｙ絶縁膜に変換する工程とケ含む半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9551173A JPS5811745B2 (ja) | 1973-08-24 | 1973-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9551173A JPS5811745B2 (ja) | 1973-08-24 | 1973-08-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5045580A JPS5045580A (ja) | 1975-04-23 |
| JPS5811745B2 true JPS5811745B2 (ja) | 1983-03-04 |
Family
ID=14139596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9551173A Expired JPS5811745B2 (ja) | 1973-08-24 | 1973-08-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5811745B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211475A (ja) * | 1984-04-05 | 1985-10-23 | Ricoh Co Ltd | 複写機における表示制御方法 |
| JPS63210963A (ja) * | 1987-02-27 | 1988-09-01 | Mita Ind Co Ltd | 画像形成装置における置数設定装置 |
| JPH045188B2 (ja) * | 1983-11-15 | 1992-01-30 | ||
| JPH045189B2 (ja) * | 1983-11-15 | 1992-01-30 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57184233A (en) * | 1981-05-08 | 1982-11-12 | Nec Corp | Semiconductor device |
-
1973
- 1973-08-24 JP JP9551173A patent/JPS5811745B2/ja not_active Expired
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH045188B2 (ja) * | 1983-11-15 | 1992-01-30 | ||
| JPH045189B2 (ja) * | 1983-11-15 | 1992-01-30 | ||
| JPS60211475A (ja) * | 1984-04-05 | 1985-10-23 | Ricoh Co Ltd | 複写機における表示制御方法 |
| JPS63210963A (ja) * | 1987-02-27 | 1988-09-01 | Mita Ind Co Ltd | 画像形成装置における置数設定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5045580A (ja) | 1975-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05299578A (ja) | 半導体装置およびその製法 | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| US4045302A (en) | Multilevel metallization process | |
| JPS5950113B2 (ja) | 半導体装置 | |
| JPS63104371A (ja) | 半導体メモリの製造方法 | |
| US3848260A (en) | Electrode structure for a semiconductor device having a shallow junction and method for fabricating same | |
| KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS5856268B2 (ja) | 半導体装置の製造方法 | |
| KR900001395B1 (ko) | 반도체장치의 제조방법 | |
| JPS5811745B2 (ja) | 半導体装置の製造方法 | |
| JP2503621B2 (ja) | 半導体装置の製造方法 | |
| JPS59103355A (ja) | 半導体装置 | |
| TWI575651B (zh) | 半導體結構及其製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPS5815944B2 (ja) | 半導体装置 | |
| JPS6125217B2 (ja) | ||
| JPH03268451A (ja) | 半導体装置 | |
| JPS58116753A (ja) | 半導体装置 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPS62160741A (ja) | 半導体装置の製造方法 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS58194356A (ja) | 半導体集積回路装置 | |
| JPS59189624A (ja) | シリコン半導体装置の電極形成方法 | |
| JPH04348054A (ja) | 半導体装置の製造方法 |