JPS58116753A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58116753A JPS58116753A JP21037582A JP21037582A JPS58116753A JP S58116753 A JPS58116753 A JP S58116753A JP 21037582 A JP21037582 A JP 21037582A JP 21037582 A JP21037582 A JP 21037582A JP S58116753 A JPS58116753 A JP S58116753A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- aluminum
- region
- substrate
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置にかかり、％に半導体基板表面上
に於ける配線およびその近傍の構造に関する賜のである
。
に於ける配線およびその近傍の構造に関する賜のである
。
従来の半導体装置の基板表向上に於ける配線は。
配線工程に於いて、半導体基板表面全面に配線用材料を
設置し、配線領域以外の領域は写真食刻法によシ除去し
配線に必要な領域のみ配線用材料を残す事により配ｌＩ
Ａを行っていた。このために配線の形状・形成を行った
後に気相成長等による絶縁物によって徨わなくてはなら
ない。しかしこのような絶縁物は配線と、の密着性が悪
くこのため十分の信頼性は得られない。
設置し、配線領域以外の領域は写真食刻法によシ除去し
配線に必要な領域のみ配線用材料を残す事により配ｌＩ
Ａを行っていた。このために配線の形状・形成を行った
後に気相成長等による絶縁物によって徨わなくてはなら
ない。しかしこのような絶縁物は配線と、の密着性が悪
くこのため十分の信頼性は得られない。
本発明の目的はかかる従米技術の欠点を除去した有効な
半導体装１１を提供することでめる０本発明の特徴は、
半導体装置の配線領域上および該配線領域以外の領域が
、配線に用いる配ｌｌｌ１！川材料が変化したＪｅ、ｌ
Ｉ＃物層で連続的に積われた半導体装置にある。
半導体装１１を提供することでめる０本発明の特徴は、
半導体装置の配線領域上および該配線領域以外の領域が
、配線に用いる配ｌｌｌ１！川材料が変化したＪｅ、ｌ
Ｉ＃物層で連続的に積われた半導体装置にある。
第１−および第２図は従米技術の半導体装置を示すもの
でおる。ＷＬ１図においては半導体基板ｌ−１の表面全
面に配線用材料を設置し、配線以外の領域は写真食刻法
により除去し、これによりコンタクト穴、ゲート領域、
配線拡散領域等の段差部を横切る配Ｍｌ−２を形成して
いた。第２図においても段差ｔＶする半導体基板２−１
に写真食刻法により配線以外を除去して形成した配線２
−２ｔ−延在させていた。
でおる。ＷＬ１図においては半導体基板ｌ−１の表面全
面に配線用材料を設置し、配線以外の領域は写真食刻法
により除去し、これによりコンタクト穴、ゲート領域、
配線拡散領域等の段差部を横切る配Ｍｌ−２を形成して
いた。第２図においても段差ｔＶする半導体基板２−１
に写真食刻法により配線以外を除去して形成した配線２
−２ｔ−延在させていた。
このような従米技術では、′Ｐ尋体基板上に配融を行っ
た後、外部からの汚染防止の為、半導体装置の電気特注
に影Ｉｗｔ−与えるような不純物を含まない、たとえば
気相成長による絶縁物で＃ｐ尋体基板！！−を覆う処置
が必要であるが、上記絶縁物は配線領域と密着性が良く
なく十分の信頼性が得られない。
た後、外部からの汚染防止の為、半導体装置の電気特注
に影Ｉｗｔ−与えるような不純物を含まない、たとえば
気相成長による絶縁物で＃ｐ尋体基板！！−を覆う処置
が必要であるが、上記絶縁物は配線領域と密着性が良く
なく十分の信頼性が得られない。
一万、配線領域以外を配線用材料が変化した絶縁物層で
覆っても、配線領域上に他の絶縁物層が厘１！＊ｊｌ
していてはやはり十分の信ｉ！Ｉｉ注に得られない。
覆っても、配線領域上に他の絶縁物層が厘１！＊ｊｌ
していてはやはり十分の信ｉ！Ｉｉ注に得られない。
これに対して本発明は配線領域上も配線領域以外の領域
もともに配線用材料が変化した物縁物層で覆い、しかも
それらは連続的に榎うものであるから十分の効果が得ら
れる。
もともに配線用材料が変化した物縁物層で覆い、しかも
それらは連続的に榎うものであるから十分の効果が得ら
れる。
このような不発＃４は九とえば、半導体装置の基板表面
上の配線工程に於φて、化学的に絶縁物に変化させる事
が出来る配線用材料音用−て、配線領域の所望の厚み１
ｒＴとすると大略その２倍でめる２Ｔの厚み會有する配
線用材料ｔｌ″蒸層、ＣＶＬ）法部により、半導体基板
上全面に形成し、写真食刻法により配線領域以外の領域
の配線用材料の表ｉｉ］を厚さＴのみ除去し、然る後基
板表面上の配線用材料の全表面を少なくとも厚さＴのみ
を絶縁物に変化させることにより達成することができる
。
上の配線工程に於φて、化学的に絶縁物に変化させる事
が出来る配線用材料音用−て、配線領域の所望の厚み１
ｒＴとすると大略その２倍でめる２Ｔの厚み會有する配
線用材料ｔｌ″蒸層、ＣＶＬ）法部により、半導体基板
上全面に形成し、写真食刻法により配線領域以外の領域
の配線用材料の表ｉｉ］を厚さＴのみ除去し、然る後基
板表面上の配線用材料の全表面を少なくとも厚さＴのみ
を絶縁物に変化させることにより達成することができる
。
その結果、配線領域間は、配線用材料の変化した絶縁物
により絶縁され、又、配線領域表面も配線用材料の変化
した絶縁物で攪われ、半導体基板表面全面が配線用材料
の変化した絶縁物により覆われる。
により絶縁され、又、配線領域表面も配線用材料の変化
した絶縁物で攪われ、半導体基板表面全面が配線用材料
の変化した絶縁物により覆われる。
又１本発明による配線管用いると、配線用材料の段切れ
が防止出来、さらに従来の様に半導体基板表面上の配線
工程後に、ｆｒたに絶縁物で半導体基板表ｉｔｌ七櫟う
必要も無く、多層配線にも容易に応用出来るという効果
も有する。
が防止出来、さらに従来の様に半導体基板表面上の配線
工程後に、ｆｒたに絶縁物で半導体基板表ｉｔｌ七櫟う
必要も無く、多層配線にも容易に応用出来るという効果
も有する。
次に実施例について図面を用いて詳細に説明する０
第３園は本発明の一実施例を示す平面図及び各製造工程
の断面図であり１図において、＜５１１＞面を有するＮ
型シリコン基板３−１の主面に、Ｐ型態動領域３−２が
設置された＃−尋鉢体基板於いて、基板３−１の主面の
一部に二酸化珪素膜（以後８ｉ０□膜と略す）３−３に
−厚さ１５００Ａだけ熱酸化により成長せしめ（ｂ図）
しかる後、写真食刻法によりコンタクト穴３−４を開け
（Ｃ−）基板３−１（２）表面全面に厚さ３μｍのアル
ミ３−５を蒸着法により被着せしめ、４５０℃の窒素雰
囲気中で、アルミ合金化１行つ次後、フォトレジスト３
−６のアルミ配線用パターン管設け（ｄ図）これを用い
て写真食刻法により、アルば配線領域以外の領域のアル
ミニウムを表面から２縄だけ、リン酸沸酸の混合液を用
いて除去する（ｅ図）０次に基板３−１上のアルミ３−
５の全面ｔＬＺ岬だけ硫酸液中で、ｓｍｉ酸化を行い、
酸化アルミニウム腺３−７を形成する（ｆ図）Ｏ 上記方法で作成した試料に於ては、アルミ配線の段切れ
奄無く、配線間の絶縁抵抗も元号高く。
の断面図であり１図において、＜５１１＞面を有するＮ
型シリコン基板３−１の主面に、Ｐ型態動領域３−２が
設置された＃−尋鉢体基板於いて、基板３−１の主面の
一部に二酸化珪素膜（以後８ｉ０□膜と略す）３−３に
−厚さ１５００Ａだけ熱酸化により成長せしめ（ｂ図）
しかる後、写真食刻法によりコンタクト穴３−４を開け
（Ｃ−）基板３−１（２）表面全面に厚さ３μｍのアル
ミ３−５を蒸着法により被着せしめ、４５０℃の窒素雰
囲気中で、アルミ合金化１行つ次後、フォトレジスト３
−６のアルミ配線用パターン管設け（ｄ図）これを用い
て写真食刻法により、アルば配線領域以外の領域のアル
ミニウムを表面から２縄だけ、リン酸沸酸の混合液を用
いて除去する（ｅ図）０次に基板３−１上のアルミ３−
５の全面ｔＬＺ岬だけ硫酸液中で、ｓｍｉ酸化を行い、
酸化アルミニウム腺３−７を形成する（ｆ図）Ｏ 上記方法で作成した試料に於ては、アルミ配線の段切れ
奄無く、配線間の絶縁抵抗も元号高く。
電気特注上問題が無い事が分った。父上記方法で作成し
た試料管モールド型ｙｔａに封入して、 ＢＴ処理（バ
イアス・チン１リテヤー処理）を行った結果、外畢汚染
に対しても、従来のアルミ配線上に多結晶ＳｉＯ□膜を
設置した場合と比べて、より安定である事が分った０ 第４因は本発明の他の実施例を示す平面図及び各製造工
程の断面図を示し１図において＜５１１＞面を有するＰ
型シリコン基板４−１の主面にＮ型の能動領域４−２が
設置された半導体基板に於いて、基板４−１の主面の一
部に８ｉ０．農４−３を厚さ１５００Ａだけ熱酸化に１
９成長せしめ（ｂ図）しかる後写真食刻法によシコンタ
クト穴４−４を開け（０図）、基板４−１の表面全面に
厚さ１細の多結晶シリコン膜４−５をＣＶＤ法により被
着せしめ、フォトレジスト４−６の配線用パターン管設
け（ｄ図）、これを用いて写真食刻法により。
た試料管モールド型ｙｔａに封入して、 ＢＴ処理（バ
イアス・チン１リテヤー処理）を行った結果、外畢汚染
に対しても、従来のアルミ配線上に多結晶ＳｉＯ□膜を
設置した場合と比べて、より安定である事が分った０ 第４因は本発明の他の実施例を示す平面図及び各製造工
程の断面図を示し１図において＜５１１＞面を有するＰ
型シリコン基板４−１の主面にＮ型の能動領域４−２が
設置された半導体基板に於いて、基板４−１の主面の一
部に８ｉ０．農４−３を厚さ１５００Ａだけ熱酸化に１
９成長せしめ（ｂ図）しかる後写真食刻法によシコンタ
クト穴４−４を開け（０図）、基板４−１の表面全面に
厚さ１細の多結晶シリコン膜４−５をＣＶＤ法により被
着せしめ、フォトレジスト４−６の配線用パターン管設
け（ｄ図）、これを用いて写真食刻法により。
配線領域以外の領域の多結晶シリコン展′に表面から５
００ＯＡだけ、沸酸と硝酸との混合液愛用いて除去ｔ
ル（ｅｔｌＪ ） ｏ ′ｖＣＫ Ｐ ＯＣ１ｓ ｔ−
ソースとして。
００ＯＡだけ、沸酸と硝酸との混合液愛用いて除去ｔ
ル（ｅｔｌＪ ） ｏ ′ｖＣＫ Ｐ ＯＣ１ｓ ｔ−
ソースとして。
１０００℃の雰ｌ気中で５０分間リンの拡散を行った後
、９００℃のスチーム熱酸化により基板４−１上の多結
晶シリコン７Ｓ１１４−５の表面を淳みα６呻の８４．
９２膜４−７に変化させる（ｆ図）。
、９００℃のスチーム熱酸化により基板４−１上の多結
晶シリコン７Ｓ１１４−５の表面を淳みα６呻の８４．
９２膜４−７に変化させる（ｆ図）。
上記方法で作成した試料に於いては、第１の実施例と同
様の効果が得られた。
様の効果が得られた。
Ｉｌ！５図は本発明の更に他の実施例を示すもので。
まずｊ％５図（ａ）に示すように、Ｐ型シリコン基板５
−１の主面に選択的にフィールド用８ｉ０２腺５−３及
びゲート用８ｉ０．膜５−３′を熱酸化により形成せし
め、しかる後ｖＡ５図（ｂ）に示すようにこの基板全表
面にわたってｈ血の多結晶シリコンａ５−５をＣＶＤ法
により被着せしめる。次に第５図（Ｃ１に示すように配
線用パターンを相いて写真食刻法により配？＃１領域以
外の領域の多結晶シリコンミＶ表面から５００ＯＡだけ
除去する。そしてｐｏｅｔ３１２ソースとしてリン拡散
を行い、多結晶シリコン膜５−５を碑［注にするととも
に、Ｐ型基板５−１内にＮ型のソース・ドレイン領域な
る能動領域５−２を形成する。なおこの除去、拡散工程
は順序を逆にしてもよい。その後、菖５図（ｄ）に示す
ように熱酸化またに陽極酸化により基板５−１上の多結
晶シリコン映５−５の表面をＳｉＯ２に灰化させると共
にｉ領域以外すなわち絶縁領域となるべき多結晶シリコ
ン農會厚さ方向にすべて８１０２に変化させて、目的が
礫せられる。
−１の主面に選択的にフィールド用８ｉ０２腺５−３及
びゲート用８ｉ０．膜５−３′を熱酸化により形成せし
め、しかる後ｖＡ５図（ｂ）に示すようにこの基板全表
面にわたってｈ血の多結晶シリコンａ５−５をＣＶＤ法
により被着せしめる。次に第５図（Ｃ１に示すように配
線用パターンを相いて写真食刻法により配？＃１領域以
外の領域の多結晶シリコンミＶ表面から５００ＯＡだけ
除去する。そしてｐｏｅｔ３１２ソースとしてリン拡散
を行い、多結晶シリコン膜５−５を碑［注にするととも
に、Ｐ型基板５−１内にＮ型のソース・ドレイン領域な
る能動領域５−２を形成する。なおこの除去、拡散工程
は順序を逆にしてもよい。その後、菖５図（ｄ）に示す
ように熱酸化またに陽極酸化により基板５−１上の多結
晶シリコン映５−５の表面をＳｉＯ２に灰化させると共
にｉ領域以外すなわち絶縁領域となるべき多結晶シリコ
ン農會厚さ方向にすべて８１０２に変化させて、目的が
礫せられる。
なお、上記ｖＩ！施例においては配線材料としてアルミ
ニウム又はシリコンを単独に用いているが。
ニウム又はシリコンを単独に用いているが。
タンタルやモリブデン等を用いてもよく、タンタルーア
ルイニウム、シリコン−アルミニウムナトの二層構造を
用いてもよい。例えば、タンタルまたはシリコンをごく
薄く形成し、その上にアルミニウム會厚く形成したもの
を配線材料として用い。
ルイニウム、シリコン−アルミニウムナトの二層構造を
用いてもよい。例えば、タンタルまたはシリコンをごく
薄く形成し、その上にアルミニウム會厚く形成したもの
を配線材料として用い。
アルミニウム層の厚さの−Ｓｔ選択的に除去して全体を
陽極酸化すれば、アルミニウムの陽極酸化−がより良く
行われ、またアルぐニウムが基体に拡散して接合全破壊
するのも除くこともで！！、配線領域以外のタンタルま
たはシリコンも絶縁膜に変化するので容易に本発明の目
的は達せられる。また、シリコン薄Ｊ１ｉ１ヲ形成しそ
の上にアルはニウムを形成し次のち肉者？加熱合金化せ
しめたものｔ配線材料として用い、これに本発明の処理
ｔＪｌｌｌｉシても本発明の趣旨は十分生かされること
σ勿嗣である。
陽極酸化すれば、アルミニウムの陽極酸化−がより良く
行われ、またアルぐニウムが基体に拡散して接合全破壊
するのも除くこともで！！、配線領域以外のタンタルま
たはシリコンも絶縁膜に変化するので容易に本発明の目
的は達せられる。また、シリコン薄Ｊ１ｉ１ヲ形成しそ
の上にアルはニウムを形成し次のち肉者？加熱合金化せ
しめたものｔ配線材料として用い、これに本発明の処理
ｔＪｌｌｌｉシても本発明の趣旨は十分生かされること
σ勿嗣である。
第１ｆＶ（ａ）は従来技術を示す斜視図及び（ｂ）はＡ
−にに沿った断面図、 ＩＩ！２図（ａ）も従来技術
を示す斜視図及び（ｂ）にＢ −Ｂ’に沿った断面図、
第３図は本発明の１！！施例會示すもので、 （ａ）は
平面図、（ｂ）〜（ｆ）は（ａ）のｅ −ｃ’に沿った
各工程断面図、第４−は第２の実施例を示すもので、（
ａ）は平面図、（ｂ）〜（ｆ）＄１ （ａ）のＤ−１１
に沿って切断した各工程のＩｆｒ（３）図。 纂５図は本発明の他の実施例を示す各工程の断面図であ
る。 図において、３−１．４−１及び５−１にＮ型シリコン
基板、 ３−２． ４−２及び５−２はＰ型能動領域
、 ３−３． ３−３’、４−３． ４−３’、５−
３及び５−３′はＳ凰０□膜、３−５．４−５及び５−
５は配線層、３−７．４−７及び５−７は絶縁膜である
。
−にに沿った断面図、 ＩＩ！２図（ａ）も従来技術
を示す斜視図及び（ｂ）にＢ −Ｂ’に沿った断面図、
第３図は本発明の１！！施例會示すもので、 （ａ）は
平面図、（ｂ）〜（ｆ）は（ａ）のｅ −ｃ’に沿った
各工程断面図、第４−は第２の実施例を示すもので、（
ａ）は平面図、（ｂ）〜（ｆ）＄１ （ａ）のＤ−１１
に沿って切断した各工程のＩｆｒ（３）図。 纂５図は本発明の他の実施例を示す各工程の断面図であ
る。 図において、３−１．４−１及び５−１にＮ型シリコン
基板、 ３−２． ４−２及び５−２はＰ型能動領域
、 ３−３． ３−３’、４−３． ４−３’、５−
３及び５−３′はＳ凰０□膜、３−５．４−５及び５−
５は配線層、３−７．４−７及び５−７は絶縁膜である
。
Claims (1)
- 半導体ｒＩ＆置の配線領域上および該配線領域以外の領
域が、配線に用いる配線用材料が変化し九絶縁物層で連
続的に榎われた事ｔ％黴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21037582A JPS58116753A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21037582A JPS58116753A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49115882A Division JPS5815944B2 (ja) | 1974-10-08 | 1974-10-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58116753A true JPS58116753A (ja) | 1983-07-12 |
Family
ID=16588302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21037582A Pending JPS58116753A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116753A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0268971A2 (en) * | 1986-11-24 | 1988-06-01 | Microelectronics and Computer Technology Corporation | Electrical interconnect support system with low dielectric constant |
-
1982
- 1982-11-29 JP JP21037582A patent/JPS58116753A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0268971A2 (en) * | 1986-11-24 | 1988-06-01 | Microelectronics and Computer Technology Corporation | Electrical interconnect support system with low dielectric constant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3942241A (en) | Semiconductor devices and methods of manufacturing same | |
| JPS58116753A (ja) | 半導体装置 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JPS5811745B2 (ja) | 半導体装置の製造方法 | |
| US3825455A (en) | Method of producing insulated-gate field-effect semiconductor device having a channel stopper region | |
| JPS5815944B2 (ja) | 半導体装置 | |
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS6113383B2 (ja) | ||
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPS58194356A (ja) | 半導体集積回路装置 | |
| JPS5914650A (ja) | 半導体集積回路装置 | |
| JPS6163061A (ja) | 半導体装置 | |
| JPH0427694B2 (ja) | ||
| JPS59194451A (ja) | 半導体装置の製造方法 | |
| JPH03112151A (ja) | 能動層積層素子 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPH02113566A (ja) | 半導体集積回路 | |
| JPS6097628A (ja) | 半導体装置の製造方法 | |
| JPS5963740A (ja) | 半導体集積回路装置 | |
| JPS62160741A (ja) | 半導体装置の製造方法 | |
| JPH02170569A (ja) | Ｍｏｓ型半導体集積回路 | |
| JPS63129649A (ja) | Ｍｏｓ型半導体集積回路装置 | |
| JPH01202865A (ja) | 半導体装置の製造方法 |