JPS62296443A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS62296443A
JPS62296443A JP13975886A JP13975886A JPS62296443A JP S62296443 A JPS62296443 A JP S62296443A JP 13975886 A JP13975886 A JP 13975886A JP 13975886 A JP13975886 A JP 13975886A JP S62296443 A JPS62296443 A JP S62296443A
Authority
JP
Japan
Prior art keywords
melting point
point metal
aluminum wiring
high melting
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13975886A
Other languages
English (en)
Inventor
Yoshihide Nagakubo
長久保 吉秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13975886A priority Critical patent/JPS62296443A/ja
Publication of JPS62296443A publication Critical patent/JPS62296443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔発明の目的〕 (産業上の利用分野) 本発明は、特に二層以−ヒのアルミニウム配線を有する
、いわゆる多層配線の半導体装置及びその製造方法に関
する。
(従来の技術) 従来、上記半導体装置は、第3図に示すようにシリコン
基板1と下層のアルミニウム配線2との間に絶縁膜3を
、下層のアルミニウム配$22と上層のアルミニウム配
線4との間にその上面を平坦化した層間絶縁膜5を夫々
介在させて絶縁化を図ったものが一般的であった。この
製造方法は、シリコン基板1の上面に絶a膜3を形成し
、9この上面に下層のアルミニウム配線2を形成した後
、居間絶縁膜5を、エッチバック法や樹脂の塗布による
スピンコード法等により、その上面を平坦化して形成し
、しかる後、アルミニウム配線4を順次形成するもので
あった。
しかしながら、上記従来例の場合、下層のアルミニラム
配線2を形成した後、層間絶縁膜5を形成する工程にお
いて、この上面の平坦化も含め、300℃以上の高温熱
処理を必要とするため、第4図に示すように、下層のア
ルミニウム配線2に熱ストレスと思われるヒロック2a
が発生、成長し、このヒロック2aが上方に突出して上
層のアルミニウム配線4とショートしてしまうことがあ
る問題点があった。
このため、第5図に示すように、下層のアルミニウム配
線2の上面にチタン(Ti)膜等の高融点金fXfi6
を形成したものが開発されている。この製造方法は、絶
縁膜3の表面全体に下層のアルミニウム配線層を形成し
た後、この表面全体にチタン等の高融点金属膜を形成し
、同一のエツチングマスクによりエツチングを行うこと
により、下層のアルミニウム配線2及び上面のみの高融
点金属膜6の形成を行うものである。
(発明が解決しようとする問題点) しかしながら、この場合、下層のアルミニウム配線2の
上部からのヒロックの発生及び成長を抑制することがで
きるものの、この抑制されたストレスが下層のアルミニ
ウム配l!i12の側部に集中し、ここにヒロック2b
の発生及び成長が起こって、上層のアルミニウム配89
4とのショートや耐圧不良が発生することがあるという
問題点があった。
本発明は上記に鑑み、多層配線におけるヒロックの発生
の完全防止、特に微細化、絶縁膜の薄膜化に伴って、下
層のアルミニウム配線のヒロック抑制は必須であるので
、ヒロックの完全なる抑制を図ったものを提供すること
を目的としてなされたものである。
〔発明の構成〕
(問題点を解決するための手段) 本発明は、上記目的を達成するため、二層以上のアルミ
ニウム配線を有する半導体装置の下層のアルミニウム配
線の全表面を高融点金属膜で被覆したもの、及び下層の
アルミニウム層を形成した後、該アルミニウム層の上面
に第1の高融点金属膜を形成する工程と、上記下層のア
ルミニウム層を配線化して下層のアルミニウム配線を形
成した後、この全表面に第2の高融点金属膜を形成する
工程と、異方性エツチングによりこの第2の高誘電金属
膜を上記下層のアルミニウム配線の側部を除き除去する
工程を経る上記半導体装置の製造方法にある。
(作 用) 而して、下層のアルミニウム配線の全表面を高融点金属
膜で被覆することにより、このアルミニウム配線の上部
及び側部を完全に高融点金属膜で塞いで、高温熱処理の
際のヒロックの発生をこの高融点金属膜で完全に阻止す
るとともに、この変形を防止したものである。
(実施例) 第1図は本発明の半導体装置の一実施例を示すもので、
シリコン基板1と下層のアルミニウム配線2との間には
絶縁膜3が介在され、この下層のアルミニウム配線2の
全表面、すなわち上面及び側面は上部高融点金属膜6及
び側部高融点金属膜7.7で夫々被覆されて、層間絶縁
gtS内に埋設され、この層間絶縁膜5の上面は平坦化
されて、ここに上層のアルミニウム配Fi14を形成し
たものである。
このように下層のアルミニウム配線2の全表面を高融点
金属膜6及び7.7で被覆することにより、高温熱処理
の際のヒロックの発生を完全に防止するのである。
第2図は上記半導体装置の製造方法の一実施例を示すも
ので、先ず同図(イ)で示すように、シリコン基板1の
上面に絶縁膜3を形成した後、この上面に1.0μm程
度の下層のアルミニウム層2′を形成し、更にこの上面
にヒロック抑制メタルとして、例えばチタン等の第1の
高融点金属膜6′を500八程度形成し、この上面に下
層のアルミニウム配線を形成するためのフォトレジスト
8を形成する。
次に、同図(ロ)に示すように、RIE(反応性イオン
エツチング)等の異方性エツチングによってフォトレジ
スト8が形成されていない地域の第1の高融点金属膜6
′及び下層のアルミニウム層2′のエツチング(パター
ニング)を行って、下層のアルミニウム配線2及びこの
上面の上部高融点金属膜6を形成した後、フォトレジス
ト8を除去する。
この状態で、同図(ハ)に示すように、全表面、すなわ
ち、絶縁膜3及び上部高融点金属膜6の上面及び下層の
アルミニウム配線2の両側面に、均一に上記第1の高融
点金属膜6′を同程度の厚さ、すなわち500八程度の
第2の高融点金属膜7′を形成する。
次に、同図(ニ)に示すように、RIE等の貸方性エツ
チングにより、第2の高融点金属膜7′の厚さのエツチ
ングを行って、絶縁膜3及び上部高融点金属膜6の上面
の第2の高融点金属膜7′を除去し、下層のアルミニウ
ム配線2の両側面に側部高融点金属膜7,7を形成する
ことにより、下層のアルミニウム配線2の全表面を高融
点金属膜6及び7.7で被覆する。
この状態で、同図(ホ)に示すように、エッチバック法
や樹脂の塗布によるスピンコード法等により、その上面
を平坦化した層間絶縁膜5を形成する。
この時、通常300℃以上の高温熱処理を行うのである
が、上記のようにアルミニウム配線2の全表面は高融点
金属膜6及び7,7で被覆されているため、下層のアル
ミニウム配線2にヒロックが発生してしまうことはなく
、しかもこの熱で高融点金属膜6及び7,7が変形して
しまうことはない。
しかる後に、第1図に示すように層間絶縁膜5の上面に
上層のアルミニウム配線4を形成して半導体装置を構成
するのである。
〔発明ご効果〕
本発明は上記のような構成であるので、下層のアルミニ
ウム配線の全表面(上面及び側面)を完全にチタン等の
高融点金属膜で被覆することができ、これによって、下
層のアルミニウム配線の上面及び側壁からのヒロックの
発生を完全に抑制することができる。
従って、居間の絶縁性の向上を図ることができ、層間絶
縁膜の薄膜化が可能となることによって、工程時間の短
縮(処理能力の向上)、プロセスマージンの拡大、更に
は微細化等が容易となるといった諸効果がある。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の一実施例を示す断面
図、第2図(イ)〜(ホ・)はその製造を工程順に示す
断面図、第3図及び第4図は従来の半導体装置を示す断
面図、第5図は従来の他の半導体装置を示す断面図であ
る。 1・・・シリコン基板、2・・・下層のアルミニウム配
線、2′・・・下層のアルミニウム層、4・・・上層の
アルミニウム配線、5・・・層間絶縁膜、6,7・・・
高融点金属膜、6′・・・第1の高融点金属膜、7′・
・・第2の高融点金属膜。 出願人代理人  佐  藤  −雌 用1図 第3図 第4図     第5図 (イ) (ホ) 第2図

Claims (1)

  1. 【特許請求の範囲】 1、二層以上のアルミニウム配線を有する半導体装置に
    おいて、下層のアルミニウム配線の全表面を高融点金属
    膜で被覆したことを特徴とする半導体装置。 2、二層以上のアルミニウム配線を有する半導体装置の
    製造方法において、下層のアルミニウム層を形成した後
    、該アルミニウム層の上面に第1の高融点金属膜を形成
    する工程と、上記下層のアルミニウム層を配線化して下
    層のアルミニウム配線を形成した後、この全表面に第2
    の高融点金属膜を形成する工程と、異方性エッチングに
    よりこの第2の高融点金属膜を上記下層のアルミニウム
    配線の側部を除き除去する工程とを経ることを特徴とす
    る半導体装置の製造方法。
JP13975886A 1986-06-16 1986-06-16 半導体装置及びその製造方法 Pending JPS62296443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13975886A JPS62296443A (ja) 1986-06-16 1986-06-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13975886A JPS62296443A (ja) 1986-06-16 1986-06-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS62296443A true JPS62296443A (ja) 1987-12-23

Family

ID=15252701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13975886A Pending JPS62296443A (ja) 1986-06-16 1986-06-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS62296443A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112533A (ja) * 1990-09-01 1992-04-14 Fuji Electric Co Ltd 半導体装置用多重配線層およびその製造方法
US5332693A (en) * 1989-07-20 1994-07-26 Hyundai Electronics, Industries Co., Ltd. Method for manufacturing aluminum wired layer for interconnecting device to device in a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332693A (en) * 1989-07-20 1994-07-26 Hyundai Electronics, Industries Co., Ltd. Method for manufacturing aluminum wired layer for interconnecting device to device in a semiconductor device
JPH04112533A (ja) * 1990-09-01 1992-04-14 Fuji Electric Co Ltd 半導体装置用多重配線層およびその製造方法

Similar Documents

Publication Publication Date Title
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
JPS62296443A (ja) 半導体装置及びその製造方法
JPS62137853A (ja) 多層配線の形成方法
JP2761334B2 (ja) 半導体装置の製法
JPS6251243A (ja) 半導体装置の製造方法
JPH08213458A (ja) 半導体装置およびその製造方法
JPH01145835A (ja) 半導体装置の製造方法
JPH02170431A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
KR100487476B1 (ko) 반도체장치의제조방법및그에따라제조되는반도체장치
JPS60105254A (ja) プレ−ナ−素子形成方法
JPH05152444A (ja) 半導体装置の製造方法
JPS60261132A (ja) 半導体装置の製造方法
JPS6362255A (ja) 半導体装置の平坦化方法
JPH1187310A (ja) 緩やかな傾斜を有する酸化膜パターン形成のための半導体素子の製造方法
JPH01241845A (ja) 半導体装置の製造方法
JPH04103132A (ja) 半導体集積回路装置の製造方法
JPH0682665B2 (ja) 半導体装置の製造方法
JPH03153034A (ja) Ai合金配線層の製造方法
JPH021926A (ja) 半導体装置の製造方法
JPS6297348A (ja) 半導体装置の製造方法
JPS58219764A (ja) 半導体集積回路の製造方法
JPS59232444A (ja) 半導体装置の製造方法
JPH03278535A (ja) 半導体集積回路装置の製造方法
JPS61210661A (ja) 半導体装置の製造方法