JPH1187310A - 緩やかな傾斜を有する酸化膜パターン形成のための半導体素子の製造方法 - Google Patents
緩やかな傾斜を有する酸化膜パターン形成のための半導体素子の製造方法Info
- Publication number
- JPH1187310A JPH1187310A JP10206750A JP20675098A JPH1187310A JP H1187310 A JPH1187310 A JP H1187310A JP 10206750 A JP10206750 A JP 10206750A JP 20675098 A JP20675098 A JP 20675098A JP H1187310 A JPH1187310 A JP H1187310A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- forming
- oxide
- etching
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000008020 evaporation Effects 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 238000001039 wet etching Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 側面が緩やかな傾斜角度を有する酸化膜パタ
ーンを形成するための半導体素子の製造方法を提供す
る。 【解決手段】 基板上に上部層に行くに従ってその蒸着
温度が低い多層の異種接合酸化層、あるいはその熱処理
温度が低い多層の異種接合酸化層を形成し、前記多層の
酸化層を選択的にエッチングしてその側壁が斜めになる
酸化膜パターンを形成する。
ーンを形成するための半導体素子の製造方法を提供す
る。 【解決手段】 基板上に上部層に行くに従ってその蒸着
温度が低い多層の異種接合酸化層、あるいはその熱処理
温度が低い多層の異種接合酸化層を形成し、前記多層の
酸化層を選択的にエッチングしてその側壁が斜めになる
酸化膜パターンを形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体素子の製
造方法に関し、特に、酸化膜の斜面が７０°以下の傾斜
を有する酸化膜パターンを形成するための半導体素子の
製造方法に関するものである。
造方法に関し、特に、酸化膜の斜面が７０°以下の傾斜
を有する酸化膜パターンを形成するための半導体素子の
製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体素子は非常に多様に発展し
てきた。記憶素子の分野は集積度が高く、素子の特性が
低電圧、低電流の方向に研究されてきたが、最近では素
子の動作電圧が数十、あるいは数百Ｖ以上である高電圧
素子、低電流の形態と注文形半導体等の分野で新たな研
究が進行している。これによって、素子の構造も半導体
製造工程によって異なっている。特に、高電圧素子の構
造においては、従来の方法により酸化膜をエッチングす
る場合、素子の動作電圧が数百Ｖに上昇すれば問題が生
じる恐れがある。このような問題点を解決するために酸
化膜の斜面を斜めにエッチングすることによって、１０
０以上の高電圧による問題点を克服することができる。
酸化膜のエッチング傾斜膜をどのように調整するかが重
要な工程の変数となる。
てきた。記憶素子の分野は集積度が高く、素子の特性が
低電圧、低電流の方向に研究されてきたが、最近では素
子の動作電圧が数十、あるいは数百Ｖ以上である高電圧
素子、低電流の形態と注文形半導体等の分野で新たな研
究が進行している。これによって、素子の構造も半導体
製造工程によって異なっている。特に、高電圧素子の構
造においては、従来の方法により酸化膜をエッチングす
る場合、素子の動作電圧が数百Ｖに上昇すれば問題が生
じる恐れがある。このような問題点を解決するために酸
化膜の斜面を斜めにエッチングすることによって、１０
０以上の高電圧による問題点を克服することができる。
酸化膜のエッチング傾斜膜をどのように調整するかが重
要な工程の変数となる。
【０００３】図２は、従来のウエットエッチング技術に
よる酸化膜エッチングの後の断面図であって、半導体基
板上１０１に、例えばＳｉＯ2 のような酸化膜１０２
を形成し、酸化膜１０２上にフォトレジストパターン１
０３を形成した後、フォトレジストパターン１０３をエ
ッチングマスクとしてウエットエッチングを実施する状
態の断面図であり、ウエットエッチングは等方性エッチ
ング特性を有するため図面に示したように、エッチング
された酸化膜１０２のパターンの側面がやや斜めになっ
ており、この傾斜は、一般に約７０°〜８９°程度に傾
斜を有する。
よる酸化膜エッチングの後の断面図であって、半導体基
板上１０１に、例えばＳｉＯ2 のような酸化膜１０２
を形成し、酸化膜１０２上にフォトレジストパターン１
０３を形成した後、フォトレジストパターン１０３をエ
ッチングマスクとしてウエットエッチングを実施する状
態の断面図であり、ウエットエッチングは等方性エッチ
ング特性を有するため図面に示したように、エッチング
された酸化膜１０２のパターンの側面がやや斜めになっ
ており、この傾斜は、一般に約７０°〜８９°程度に傾
斜を有する。
【０００４】図３は、従来のドライエッチング技術によ
る酸化膜エッチングの後の断面図であって、半導体基板
２０１上に、例えばＳｉＯ2 のような酸化膜２０２を
形成し、酸化膜２０２上にフォトレジストパターン２０
３を形成した後、フォトレジストパターン２０３をエッ
チングマスクとしてドライエッチングを実施する。ドラ
イエッチングは、通常、非等方性のエッチング特性を有
するため、図面に示されたように、エッチングされた酸
化膜３０２のパターンの側面がほぼ直角を維持するよう
になる。工程技術及び装備の発達によりドライエッチン
グも等方性を維持することができるが、この時の傾斜も
やはり約７０°〜８９°程度の傾斜となる。
る酸化膜エッチングの後の断面図であって、半導体基板
２０１上に、例えばＳｉＯ2 のような酸化膜２０２を
形成し、酸化膜２０２上にフォトレジストパターン２０
３を形成した後、フォトレジストパターン２０３をエッ
チングマスクとしてドライエッチングを実施する。ドラ
イエッチングは、通常、非等方性のエッチング特性を有
するため、図面に示されたように、エッチングされた酸
化膜３０２のパターンの側面がほぼ直角を維持するよう
になる。工程技術及び装備の発達によりドライエッチン
グも等方性を維持することができるが、この時の傾斜も
やはり約７０°〜８９°程度の傾斜となる。
【０００５】
【発明が解決しようとする課題】以上で説明したよう
に、従来の技術としては、ライン、あるいはスペースの
酸化膜パターンを形成する際に、その側壁の傾斜を最小
限約６０°程度形成することができるが、これ以下の緩
やかな傾斜を形成することができなかった。
に、従来の技術としては、ライン、あるいはスペースの
酸化膜パターンを形成する際に、その側壁の傾斜を最小
限約６０°程度形成することができるが、これ以下の緩
やかな傾斜を形成することができなかった。
【０００６】この発明の目的は、側面が緩やかな傾斜角
度を有する酸化膜パターンを形成するための半導体素子
の製造方法を提供することにある。
度を有する酸化膜パターンを形成するための半導体素子
の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達するため
に、この発明に係る緩やかな傾斜を有する酸化膜パター
ンの形成のための半導体素子の製造方法は、基板上に上
部層に行くに従ってその蒸着温度が低い多層の異種接合
酸化層を形成する段階と、前記多層の酸化層を選択的に
エッチングしてその側壁が傾斜した酸化膜パターンを形
成する段階とを含むことを特徴とするものである。
に、この発明に係る緩やかな傾斜を有する酸化膜パター
ンの形成のための半導体素子の製造方法は、基板上に上
部層に行くに従ってその蒸着温度が低い多層の異種接合
酸化層を形成する段階と、前記多層の酸化層を選択的に
エッチングしてその側壁が傾斜した酸化膜パターンを形
成する段階とを含むことを特徴とするものである。
【０００８】また、他の発明に係る緩やかな傾斜を有す
る酸化膜パターンの形成のための半導体素子の製造方法
は、基板上に上部層に行くに従ってその熱処理温度が低
い多層の異種接合酸化層を形成する段階と、前記多層の
酸化層を選択的にエッチングしてその側壁が傾斜した酸
化膜パターンを形成する段階とを含むことを特徴とする
ものである。
る酸化膜パターンの形成のための半導体素子の製造方法
は、基板上に上部層に行くに従ってその熱処理温度が低
い多層の異種接合酸化層を形成する段階と、前記多層の
酸化層を選択的にエッチングしてその側壁が傾斜した酸
化膜パターンを形成する段階とを含むことを特徴とする
ものである。
【０００９】また、さらに他の発明に係る緩やかな傾斜
を有する酸化膜パターン形成のための半導体素子の製造
方法は、基板上に第１酸化膜を蒸着し所定温度で熱処理
する段階と、前記第１酸化膜上に前記第一酸化膜の熱処
理温度より低い温度下で第２酸化膜を蒸着する段階と、
前記第２酸化膜上にエッチングマスクパターンを形成す
る段階と、前記第２酸化膜及び第１酸化膜をエッチング
する段階とを含むことを特徴とするものである。
を有する酸化膜パターン形成のための半導体素子の製造
方法は、基板上に第１酸化膜を蒸着し所定温度で熱処理
する段階と、前記第１酸化膜上に前記第一酸化膜の熱処
理温度より低い温度下で第２酸化膜を蒸着する段階と、
前記第２酸化膜上にエッチングマスクパターンを形成す
る段階と、前記第２酸化膜及び第１酸化膜をエッチング
する段階とを含むことを特徴とするものである。
【００１０】また、前記熱処理は、電気炉において２０
０℃〜１４００℃の温度で５分〜２０時間実施すること
を特徴とするものである。
０℃〜１４００℃の温度で５分〜２０時間実施すること
を特徴とするものである。
【００１１】さらに、前記熱処理は、急速熱処理装置に
おいて５００℃〜１２００℃の温度で２秒〜１時間実施
することを特徴とするものである。
おいて５００℃〜１２００℃の温度で２秒〜１時間実施
することを特徴とするものである。
【００１２】
【発明の実施の形態】この発明の一実施の形態による半
導体素子の製造方法は、基板上に上部層に行くに従って
その蒸着温度の低い多層の異種接合酸化層を形成する段
階と、前記多層の酸化層を選択的にエッチングしてその
側壁が傾斜する酸化膜パターンを形成する段階を含めて
なる。
導体素子の製造方法は、基板上に上部層に行くに従って
その蒸着温度の低い多層の異種接合酸化層を形成する段
階と、前記多層の酸化層を選択的にエッチングしてその
側壁が傾斜する酸化膜パターンを形成する段階を含めて
なる。
【００１３】また、この発明の他の実施の形態による半
導体素子の製造方法は、基板上に上部に行くに従ってそ
の熱処理温度が低い多層の異種接合酸化層を形成する段
階と、前記多層の酸化層を選択的にエッチングしてその
側壁が傾斜した酸化膜パターンを形成する段階とを含め
てなる。
導体素子の製造方法は、基板上に上部に行くに従ってそ
の熱処理温度が低い多層の異種接合酸化層を形成する段
階と、前記多層の酸化層を選択的にエッチングしてその
側壁が傾斜した酸化膜パターンを形成する段階とを含め
てなる。
【００１４】このように、この発明は、互いに異なる温
度条件で形成されて、互いに異なる酸化膜密度を有する
異種接合酸化膜を形成した後、異種接合酸化膜のウエッ
トエッチング（wet etch）およびドライエッチング（dr
y etch）のエッチング比を利用する技術である。即ち、
多層の酸化膜を形成して、形成された各層ごとに酸化膜
成長、あるいは蒸着温度や、成長又は蒸着後に熱処理温
度を異なるようにすることによって形成された酸化膜の
異種特性を造る技術である。このような異種段階の特性
を造ってエッチングすることによって、酸化膜特性によ
るエッチング比が異なるため、エッチング角度の低い斜
面に形成される。また、斜面の角度を調整するために
は、酸化膜の熱処理温度を変化させることによって可能
である。
度条件で形成されて、互いに異なる酸化膜密度を有する
異種接合酸化膜を形成した後、異種接合酸化膜のウエッ
トエッチング（wet etch）およびドライエッチング（dr
y etch）のエッチング比を利用する技術である。即ち、
多層の酸化膜を形成して、形成された各層ごとに酸化膜
成長、あるいは蒸着温度や、成長又は蒸着後に熱処理温
度を異なるようにすることによって形成された酸化膜の
異種特性を造る技術である。このような異種段階の特性
を造ってエッチングすることによって、酸化膜特性によ
るエッチング比が異なるため、エッチング角度の低い斜
面に形成される。また、斜面の角度を調整するために
は、酸化膜の熱処理温度を変化させることによって可能
である。
【００１５】このような低い斜面の角度を利用したエッ
チング工程や、低い斜面のエッチング工程を利用した半
導体素子の製造に必要な新しい素子の開発と問題点等を
補完して、既存の斜面エッチング角度を必要とする工程
に適用するものである。
チング工程や、低い斜面のエッチング工程を利用した半
導体素子の製造に必要な新しい素子の開発と問題点等を
補完して、既存の斜面エッチング角度を必要とする工程
に適用するものである。
【００１６】以下添付された図面の図１（Ａ）〜（Ｃ）
を参照してこの発明の一実施の形態を詳細に説明する。
図１（Ａ）〜（Ｃ）は、この発明の一実施の形態による
酸化膜パターン形成の工程図であって、二つの層の異種
酸化膜による実施の形態を示している。
を参照してこの発明の一実施の形態を詳細に説明する。
図１（Ａ）〜（Ｃ）は、この発明の一実施の形態による
酸化膜パターン形成の工程図であって、二つの層の異種
酸化膜による実施の形態を示している。
【００１７】先ず、図１（Ａ）のように、半導体基板３
０１上に第１酸化膜３０２ａを蒸着した後、２００℃〜
１４００℃の温度で熱処理し、再び、第１酸化膜３０２
ａ上に第２酸化膜３０２ｂを蒸着するが、この時、第２
酸化膜３０２ｂの蒸着温度は、第１酸化膜３０２ａの蒸
着温度より低い温度、あるいは、第１酸化膜３０２ａの
熱処理温度より低い温度で蒸着させる。そして、酸化膜
の選択的エッチングのためにエッチングマスクパターン
であるフォトレジストパターン３０３を形成する。
０１上に第１酸化膜３０２ａを蒸着した後、２００℃〜
１４００℃の温度で熱処理し、再び、第１酸化膜３０２
ａ上に第２酸化膜３０２ｂを蒸着するが、この時、第２
酸化膜３０２ｂの蒸着温度は、第１酸化膜３０２ａの蒸
着温度より低い温度、あるいは、第１酸化膜３０２ａの
熱処理温度より低い温度で蒸着させる。そして、酸化膜
の選択的エッチングのためにエッチングマスクパターン
であるフォトレジストパターン３０３を形成する。
【００１８】次に、図１（Ｂ）は、ウエットエッチング
の方法により第２及び第１酸化膜３０２ｂ、３０２ａを
エッチングした後の断面図であって、図面に示したよう
に、エッチングの後に形成された第１及び第２酸化膜パ
ターンの側面傾斜が従来の角度より非常に緩やかなこと
が分かるが、このような形状が現われる理由は、第２酸
化膜３０２ｂが第１酸化膜３０２ａよりさらに早くエッ
チングがなされるためである。即ち、異種接合による第
１および第２酸化膜層３０２ａ、３０２ｂは互いにその
構造と物性的な特性とが異なり、同一のエッチャント
（etchant)でエッチングされる時、相互エッチング比が
異なるため、その側壁が非常に緩やかな傾斜を有する。
の方法により第２及び第１酸化膜３０２ｂ、３０２ａを
エッチングした後の断面図であって、図面に示したよう
に、エッチングの後に形成された第１及び第２酸化膜パ
ターンの側面傾斜が従来の角度より非常に緩やかなこと
が分かるが、このような形状が現われる理由は、第２酸
化膜３０２ｂが第１酸化膜３０２ａよりさらに早くエッ
チングがなされるためである。即ち、異種接合による第
１および第２酸化膜層３０２ａ、３０２ｂは互いにその
構造と物性的な特性とが異なり、同一のエッチャント
（etchant)でエッチングされる時、相互エッチング比が
異なるため、その側壁が非常に緩やかな傾斜を有する。
【００１９】例えば、第１酸化膜３０２ａを７００℃で
５０００Å形成し、この第１酸化膜３０２ａを９５０℃
で３０分間熱処理したあと、第２酸化膜３０２ｂを７０
０℃で２００0Å形成した場合、フッ酸と脱イオン水と
の比率が約１：６であるエッチャントで数分間ウエット
エッチングを実施すれば、図１（Ｂ）のような形状とな
る。
５０００Å形成し、この第１酸化膜３０２ａを９５０℃
で３０分間熱処理したあと、第２酸化膜３０２ｂを７０
０℃で２００0Å形成した場合、フッ酸と脱イオン水と
の比率が約１：６であるエッチャントで数分間ウエット
エッチングを実施すれば、図１（Ｂ）のような形状とな
る。
【００２０】また、第１酸化膜３０２ａを９５０℃で５
０００Å形成した後、第２酸化膜３０２ｂを７００℃で
２０００Å形成した場合、フッ酸と脱イオン水との比率
が約１：６であるエッチャントで数分間ウエットエッチ
ングを実施すれば、同様に図１（Ｂ）のような形状とな
る。
０００Å形成した後、第２酸化膜３０２ｂを７００℃で
２０００Å形成した場合、フッ酸と脱イオン水との比率
が約１：６であるエッチャントで数分間ウエットエッチ
ングを実施すれば、同様に図１（Ｂ）のような形状とな
る。
【００２１】次に、図１（Ｃ）は、フォトレジストパタ
ーン３０３を除去した状態の断面図であって（一つの酸
化膜パターンだけを図示する）、エッチングの後形成さ
れた酸化膜３０２ａ、３０２ｂパターン側面の傾斜が従
来の角度より非常に緩やかに１０°〜８０°に形成され
ることを示している。
ーン３０３を除去した状態の断面図であって（一つの酸
化膜パターンだけを図示する）、エッチングの後形成さ
れた酸化膜３０２ａ、３０２ｂパターン側面の傾斜が従
来の角度より非常に緩やかに１０°〜８０°に形成され
ることを示している。
【００２２】この実施の形態においては、二層の異種酸
化膜を用いたが、二層以上の多層で酸化膜を形成しなが
ら互いに異なる熱処理により各酸化膜の化学的エッチン
グ比を異なるように形成することにより、この発明の効
果を奏することができる。また、熱処理は、電気炉（fu
rnace）で２００℃以上１４００℃以下の温度で５分〜
２０時間実施したり、急速熱処理装置で５００℃〜１２
００℃の温度で２秒〜１時間急速熱処理する方法を使用
する。
化膜を用いたが、二層以上の多層で酸化膜を形成しなが
ら互いに異なる熱処理により各酸化膜の化学的エッチン
グ比を異なるように形成することにより、この発明の効
果を奏することができる。また、熱処理は、電気炉（fu
rnace）で２００℃以上１４００℃以下の温度で５分〜
２０時間実施したり、急速熱処理装置で５００℃〜１２
００℃の温度で２秒〜１時間急速熱処理する方法を使用
する。
【００２３】このように互いに異なる条件の酸化膜特性
とウエットエッチング比を使用すれば、斜面のエッチン
グの角度と形状も調整が可能である。その側面が緩やか
な傾斜を有する酸化膜パターンは、いろいろな高電圧素
子のキャパシタ（蓄電池）として活用される。斜面にエ
ッチングされた酸化膜は直角に形成された酸化膜よりキ
ャパシタの両端に高電圧を印加する時、直角に形成され
た酸化膜の角部分が破壊し易くなる。しかしながら、斜
めに傾斜された酸化膜は、高電圧を印加するとき斜面が
緩やかであるため、角部分が形成されないので高電圧に
もキャパシタ部分が容易に破壊されない。
とウエットエッチング比を使用すれば、斜面のエッチン
グの角度と形状も調整が可能である。その側面が緩やか
な傾斜を有する酸化膜パターンは、いろいろな高電圧素
子のキャパシタ（蓄電池）として活用される。斜面にエ
ッチングされた酸化膜は直角に形成された酸化膜よりキ
ャパシタの両端に高電圧を印加する時、直角に形成され
た酸化膜の角部分が破壊し易くなる。しかしながら、斜
めに傾斜された酸化膜は、高電圧を印加するとき斜面が
緩やかであるため、角部分が形成されないので高電圧に
もキャパシタ部分が容易に破壊されない。
【００２４】この発明は、前述した実施の形態及び添付
された図面に限定されるものではなく、この発明の技術
的思想を外れない範囲内において、いろいろな置換え、
変形、及び変更が可能である。
された図面に限定されるものではなく、この発明の技術
的思想を外れない範囲内において、いろいろな置換え、
変形、及び変更が可能である。
【００２５】
【発明の効果】この発明は、従来の一般的なエッチング
方法とは異なるようにエッチング角度を調整することに
よって、新しい素子を開発するのに非常に有用に用いる
ことができる。特に高電圧電力用の半導体素子のキャパ
シタ製造にこの発明を適用すれば高電圧素子の特性を向
上させることができる。
方法とは異なるようにエッチング角度を調整することに
よって、新しい素子を開発するのに非常に有用に用いる
ことができる。特に高電圧電力用の半導体素子のキャパ
シタ製造にこの発明を適用すれば高電圧素子の特性を向
上させることができる。
【図１】 この発明の一実施の形態に従う酸化膜パター
ンの形成工程図である。
ンの形成工程図である。
【図２】 従来のウエットエッチング技術による酸化膜
エッチング後の断面図である。
エッチング後の断面図である。
【図３】 従来のドライエッチング技術による酸化膜エ
ッチング後の断面図である。
ッチング後の断面図である。
３０１ 半導体基板、３０２ａ 第１酸化膜、３０２ｂ
第２酸化膜、３０３ フォトレジストパターン。
第２酸化膜、３０３ フォトレジストパターン。
フロントページの続き (72)発明者 南 基 守 大韓民国大田廣域市儒城區漁隱洞99ハンビ ットアパートメント138洞1502戸 (72)発明者 李 大 雨 大韓民国大田廣域市儒城區漁隱洞99ハンビ ットアパートメント110洞1506戸 (72)発明者 盧 泰 文 大韓民国大田廣域市儒城區新城洞160−１ ハンウールアパートメント103洞802戸
Claims (5)
- 【請求項１】 基板上に上部層に行くに従ってその蒸着
温度が低い多層の異種接合酸化層を形成する段階と、 前記多層の酸化層を選択的にエッチングしてその側壁が
傾斜した酸化膜パターンを形成する段階とを含むことを
特徴とする緩やかな傾斜を有する酸化膜パターン形成の
ための半導体素子の製造方法。 - 【請求項２】 基板上に上部層に行くに従ってその熱処
理温度が低い多層の異種接合酸化層を形成する段階と、 前記多層の酸化層を選択的にエッチングしてその側壁が
傾斜した酸化膜パターンを形成する段階とを含むことを
特徴とする緩やかな傾斜を有する酸化膜パターン形成の
ための半導体素子の製造方法。 - 【請求項３】 基板上に第１酸化膜を蒸着し所定温度で
熱処理する段階と、 前記第１酸化膜上に前記第一酸化膜の熱処理温度より低
い温度下で第２酸化膜を蒸着する段階と、 前記第２酸化膜上にエッチングマスクパターンを形成す
る段階と、 前記第２酸化膜及び第１酸化膜をエッチングする段階と
を含むことを特徴とする緩やかな傾斜を有する酸化膜パ
ターン形成のための半導体素子の製造方法。 - 【請求項４】 前記熱処理は、電気炉において２００℃
〜１４００℃の温度で５分〜２０時間実施することを特
徴とする請求項３記載の緩やかな傾斜を有する酸化膜パ
ターン形成のための半導体素子の製造方法。 - 【請求項５】 前記熱処理は、急速熱処理装置において
５００℃〜１２００℃の温度で２秒〜１時間実施するこ
とを特徴とする請求項３記載の緩やかな傾斜を有する酸
化膜パターン形成のための半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997-38667 | 1997-08-13 | ||
| KR1019970038667A KR100236970B1 (ko) | 1997-08-13 | 1997-08-13 | 완만한 경사를 갖는 산화막 패턴 형성을 위한 반도체 소자제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187310A true JPH1187310A (ja) | 1999-03-30 |
Family
ID=19517420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10206750A Pending JPH1187310A (ja) | 1997-08-13 | 1998-07-22 | 緩やかな傾斜を有する酸化膜パターン形成のための半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1187310A (ja) |
| KR (1) | KR100236970B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002006560A1 (fr) * | 2000-07-18 | 2002-01-24 | National Institute Of Advanced Industrial Science And Technology | Materiau calibre et ses procedes de synthese et de traitement |
| US10325922B2 (en) | 2017-05-31 | 2019-06-18 | Samsung Electronics Co., Ltd. | Semiconductor device including insulating layers and method of forming the same |
-
1997
- 1997-08-13 KR KR1019970038667A patent/KR100236970B1/ko not_active IP Right Cessation
-
1998
- 1998-07-22 JP JP10206750A patent/JPH1187310A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002006560A1 (fr) * | 2000-07-18 | 2002-01-24 | National Institute Of Advanced Industrial Science And Technology | Materiau calibre et ses procedes de synthese et de traitement |
| US6984436B2 (en) | 2000-07-18 | 2006-01-10 | National Institute Of Advanced Industrial Science And Technology | Graded material and method for synthesis thereof and method for processing thereof |
| US10325922B2 (en) | 2017-05-31 | 2019-06-18 | Samsung Electronics Co., Ltd. | Semiconductor device including insulating layers and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990016196A (ko) | 1999-03-05 |
| KR100236970B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3024317B2 (ja) | 半導体装置の製造方法 | |
| JP2001035841A (ja) | ペロブスカイト強誘電性材料のウェット・エッチング・プロセスと溶液 | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JPH1187310A (ja) | 緩やかな傾斜を有する酸化膜パターン形成のための半導体素子の製造方法 | |
| JPH0313744B2 (ja) | ||
| KR0166508B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR910006446B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR960003758B1 (ko) | 반도체 소자의 수직 스토리지 노드 형성 방법 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| KR100204018B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR100220943B1 (ko) | 반도체 소자의 콘택 형성방법 및 그 장치 | |
| KR100504437B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 | |
| KR0168362B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100576438B1 (ko) | 반도체 소자 제조 방법 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| KR940009620B1 (ko) | 반도체 셀의 캐패시터 제조방법 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPS63293948A (ja) | 層間絶縁膜の形成方法 | |
| JPS59114824A (ja) | 半導体装置の平坦化方法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPS6258543B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000425 |