KR100236970B1 - 완만한 경사를 갖는 산화막 패턴 형성을 위한 반도체 소자제조 방법 - Google Patents
완만한 경사를 갖는 산화막 패턴 형성을 위한 반도체 소자제조 방법 Download PDFInfo
- Publication number
- KR100236970B1 KR100236970B1 KR1019970038667A KR19970038667A KR100236970B1 KR 100236970 B1 KR100236970 B1 KR 100236970B1 KR 1019970038667 A KR1019970038667 A KR 1019970038667A KR 19970038667 A KR19970038667 A KR 19970038667A KR 100236970 B1 KR100236970 B1 KR 100236970B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- etching
- heat treatment
- oxide
- temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 abstract description 11
- 238000001312 dry etching Methods 0.000 abstract description 7
- 238000011161 development Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
고전압 소자의 발달과 함께 산화막의 측면이 직각보다는 60°이하의 낮은 빗면을 원하는 경우가 있는데, 이러한 산화막 측면의 낮은 각도를 요구하는 식각은 종래의 습식식각이나 건식식각으로 구현할 수 없으나, 본 발명은 이러한 문제점을 극복하기 위하여, 본 발명은 서로 다른 온도에서 성장된 산화막 특성을 이용하여 습식식각(wet etch) 및 건식식각(dry etch)때 식각비를 이용하는 기술로서, 여러 층의 산화막을 형성하여 형성된 각 층마다 산화막 초기 성장온도나 성장후 열처리 온도를 다르게 함으로서 형성된 산화막의 선택 식각비를 다르게 만드는 기술이다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 산화막의 빗면이 70°이하의 경사를 갖는 산화막 패턴을 형성하기 위한 반도체 소자 제조 방법에 관한 것이다.
반도체 소자는 매우 다양하게 발전되어 왔다. 기억소자 분야는 집적도가 높고 소자의 특성이 저전압, 저전류의 방향으로 연구되어 왔으나, 최근에는 소자의 동작 전압이 수십 혹은 수백 볼트 이상인 고전압 소자, 저전류의 형태와 주문형반도체 등의 분야로 새로운 연구가 진행되고 있다. 이에 따라 소자의 구조도 반도체 제조 공정에 따라 달라지고 있다. 특히 고전압 소자 구조에서는 종래의 방법으로 산화막을 식각할 경우 소자의 동작 전압이 수백 볼트로 높일 경우 문제를 야기 시킬수 있다. 이러한 문제점을 해결하기 위하여 산화막 빗면을 경사지게 식각함으로서 100볼트 이상의 고전압에 의한 문제점을 극복할 수 있다. 산화막의 식각 경사각을 어떻게 조정하느냐가 중요한 공정의 변수가 된다.
도 1은 종래의 습식식각 기술에 의한 산화막 식각후 단면도로서, 반도체 기판(101)상에 예컨데 SiO2와 같은 산화막(102)을 형성하고, 산화막(102) 상에 포토레지스트 패턴(103)을 형성한 다음, 포토레지스트 패턴(103)을 식각 마스크로하여 습식식각을 실시한 상태의 단면도로서, 습식식각은 등방성 식각 특성을 가지기 때문에 도면에 도시된 바와같이, 식각된 산화막(102) 패턴의 측면이 약간의 경사를 이루고 있으며, 이 경사는 일반적으로 약 70°~ 89°정도의 경사를 이루게 된다.
도 2는 종래의 건식식각 기술에 의한 산화막 식각후 단면도로서, 반도체 기판(201)상에 예컨데 SiO2와 같은 산화막(202)을 형성하고, 산화막(202) 상에 포토레지스트 패턴(203)을 형성한 다음, 포토레지스트 패턴(203)을 식각 마스크로하여 건식식각을 실시한 상태의 단면도로서, 건식식각은 통상적으로 비등방성 식각 특성을 가지기 때문에 도면에 도시된 바와같이, 식각된 산화막(302) 패턴의 측면이 거의 직각을 유지하게된다. 공정기술 및 장비의 발달로 인하여 건식식각도 등방성을 유지할 수 있으나, 이때의 경사 역시 약 70°~ 89°정도의 경사를 이루게된다.
이상에서 설명한 바와같이, 종래기술로는 라인 또는 스페이스의 산화막 패턴을 형성함에 있어, 그 측벽의 경사를 최소 약 60°정도 형성할 수 있으나, 그 이하의 완만한 경사를 형성할 수 없었다.
본 발명의 목적은 그 측면이 낮은 경사 각도를 갖는 산화막 패턴 형성을 위한 반도체 소자 제조 방법을 제공하는데 있다.
도 1은 종래의 습식식각 기술에 의한 산화막 식각후 단면도.
도 2는 종래의 건식식각 기술에 의한 산화막 식각후 단면도.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 산화막 패턴 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
301 : 반도체 기판 302a : 제1산화막
302b : 제2산화막 303 : 포토레지스트 패턴
상기 목적을 달성하기 위한, 본 발명의 일 특징적인 반도체 소자 제조 방법은 기판상에 상부층으로 갈수록 그 증착온도가 낮은 다층의 이종접합 산화층을 형성하는 단계; 및 상기 다층의 산화층을 선택적으로 식각하여 그 측벽이 경사진 산화막 패턴을 형성하는 단계를 포함하여 이루어진다.
또한, 본 발명의 다른 특징적인 반도체 소자 제조 방법은 기판상에 상부층으로 갈수록 그 열처리 온도가 낮은 다층의 이종접합 산화층을 형성하는 단계; 및 상기 다층의 산화층을 선택적으로 식각하여 그 측벽이 경사진 산화막 패턴을 형성하는 단계를 포함하여 이루어진다.
이렇듯, 본 발명은 서로 다른 온도조건에서 형성되어 서로다른 산화막 밀도를 갖는 이종 접합 산화막을 형성한 다음, 이종접합 산화막의 습식식각(wet etch) 및 건식식각(dry etch) 식각비를 이용하는 기술이다. 즉, 여러 층의 산화막을 형성하여 형성된 각 층마다 산화막 성장 또는 증착 온도나, 성장 또는 증착후 열처리 온도를 다르게 함으로서 형성된 산화막의 이종 특성을 만드는 기술이다. 이러한 이종 단계의 특성을 만들어 식각함으로서 산화막 특성에 의한 식각비가 다르기 때문에 식각 각도가 낮은 빗면으로 형성된다. 또한 빗면의 각도를 조정하기 위해서는 산화막의 열처리 온도를 변화시킴으로서 가능하다.
이러한 낮은 빗면 각도를 이용한 식각 공정이나 낮은 빗면 식각공정을 이용한 반도체 소자 제조에 필요한 새로운 소자의 개발과 문제점 등을 보완하여 기존의 빗면 식각 각도를 필요로 하는 공정에 적용하는 것이다.
이하, 첨부된 도면 도 3a 내지 도 3c를 참조하여 본 발명의 일실시예를 상세히 설명한다.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 산화막 패턴 형성 공정도로서, 두 층의 이종 산화막에 의한 실시예를 보여준다.
먼저, 도 3a와 같이, 반도체 기판(301) 상에 제1산화막(302a)을 증착한 후, 200℃ 내지 1400℃의 온도로 열처리하고, 다시 제1산화막(302a) 상에 제2산화막(302b)을 증착하는데, 이때 제2산화막(302b)의 증착온도는 제1산화막(302a)의 증착온도 보다 낮은 온도 또는 제1산화막(302a)의 열처리 온도보다 낮은 온도에서 증착시킨다. 그리고 산화막의 선택적 식각을 위하여 식각 마스크 패턴인 포토레지스트 패턴(303)을 형성한다.
다음으로, 도 3b는 습식식각 방법에 의해 제2 및 제1산화막(302b, 302a)을 식각후의 단면도로서, 도면에 도시된 바와같이, 식각후 형성된 제1 및 제2산화막 패턴의 측면 경사가 종래의 각도보다 매우 완만함을 알 수 있는데, 이러한 형상이 나타나는 이유는 제2 산화막(302b)이 제1산화막(302a)보다 더 빨리 식각이 이루어지기 때문이다. 즉, 이종접합에 의한 제1 및 제2 산화막층(302a, 302b)은 서로 그 구조 및 물성적인 특성이 달라 동일한 에천트에서 식각될 때 서로 식각비가 다르기 때문에 그 측벽이 매우 완만한 경사를 갖는다.
예를 들어, 제1산화막(302a)을 700℃에서 5000Å형성하고, 이 제1산화막(302a)을 950℃에서 30분간 열처리한 다음, 제2산화막(302b)을 700℃에서 2000Å형성했을 경우, 불산과 탈이온수의 비율이 약 1:6인 에천트에서 몇 분동안 습식식각을 실시하게되면, 도 3b와 같은 형상이 되게된다.
또한, 제1산화막(302a)을 950℃에서 5000Å형성한 다음, 제2산화막(302b)을 700℃에서 2000Å형성했을 경우, 불산과 탈이온수의 비율이 약 1:6인 에천트에서 몇 분동안 습식식각을 실시하게되면, 마찬가지로 도 3b와 같은 형상이 되게 된다.
다음으로, 도 3c는 포토레지스트 패턴(303)을 제거한 상태의 단면도로서(하나의 산화막 패턴 만을 도시함), 식각후 형성된 산화막(302a, 302b) 패턴 측면의 경사가 종래의 각도보다 매우 완만하게 10°내지 80°로 형성됨을 보여준다.
본 실시예에서는 두 층의 이종 산화막을 사용하였으나, 두 층 이상의 다층으로 산화막을 형성하면서 서로 다른 열처리에 의해 각 산화막의 화학적 식각비를 다르게 형성하는 것에 의해 본 발명의 효과를 가져올 수 있다. 또한 열처리는 전기로(furnace)에서 200℃ 이상 1400℃ 이하의 온도로 5분 내지 20시간 실시하거나, 급속열처리 장치에서 500℃ 내지 1200℃의 온도에서 2초 내지 1시간 급속열처리하는 방법을 사용한다.
이렇게 서로 다른 조건의 산화막 특성을 이용하여 습식 식각비를 이용하면 빗면 식각 각도와 모양도 조정이 가능하다. 그 측면이 완만한 경사를 갖는 산화막 패턴은 여러가지 고전압 소자의 캐페시터(축전지)로 활용될 수 있다. 빗면으로 식각된 산화막은 직각으로 형성된 산화막보다 캐패시터 양단에 고전압을 인가할 때 직각으로 형성된 산화막의 모퉁이 부분이 쉽게 파괴된다. 그러나 빗면으로 경사된 산화막은 고전압을 인가할 때 빗면이 완만하기 때문에 모서리 부분이 형성되지 않아 고전압에도 캐패시터 부분이 쉽게 파괴되지 않는다.
본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다.
본 발명은 종래의 일반적인 식각에서 벗어나 식각 각도를 조정함으로서 새로운 소자를 개발하는데 매우 유용하게 사용할 수 있다. 특히 고전압 전력용 반도체 소자의 캐패시터 제조에 본 발명을 적용하면 고전압 소자 특성을 향상시키게 된다.
Claims (5)
- 기판상에 상부층으로 갈수록 그 증착온도가 낮은 다층의 이종접합 산화층을 형성하는 단계; 및상기 다층의 산화층을 선택적으로 식각하여 그 측벽이 경사진 산화막 패턴을 형성하는 단계를 포함하여 이루어지는 반도체 소자 제조 방법.
- 기판상에 상부층으로 갈수록 그 열처리 온도가 낮은 다층의 이종접합 산화층을 형성하는 단계; 및상기 다층의 산화층을 선택적으로 식각하여 그 측벽이 경사진 산화막 패턴을 형성하는 단계를 포함하여 이루어지는 반도체 소자 제조 방법.
- 기판상에 제1 산화막을 증착하고 소정 온도에서 열처리하는 단계;상기 제1 산화막 상에 상기 제1산화막의 열처리 온도 보다 낮은 온도하에서 제2 산화막을 증착하는 단계;상기 제2 산화막 상에 식각 마스크 패턴을 형성하는 단계; 및상기 제2 산화막 및 제1 산화막을 식각하는 단계를 포함하여 이루어지는 반도체 소자 제조 방법.
- 제3항에 있어서,상기 열처리는 전기로에서 200℃ 내지 1400℃의 온도로 5분 내지 20시간 실시하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제3항에 있어서,상기 열처리는 급속열처리 장치에서 500℃ 내지 1200℃의 온도로 2초 내지 1시간 실시하는 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970038667A KR100236970B1 (ko) | 1997-08-13 | 1997-08-13 | 완만한 경사를 갖는 산화막 패턴 형성을 위한 반도체 소자제조 방법 |
| JP10206750A JPH1187310A (ja) | 1997-08-13 | 1998-07-22 | 緩やかな傾斜を有する酸化膜パターン形成のための半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970038667A KR100236970B1 (ko) | 1997-08-13 | 1997-08-13 | 완만한 경사를 갖는 산화막 패턴 형성을 위한 반도체 소자제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990016196A KR19990016196A (ko) | 1999-03-05 |
| KR100236970B1 true KR100236970B1 (ko) | 2000-01-15 |
Family
ID=19517420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970038667A KR100236970B1 (ko) | 1997-08-13 | 1997-08-13 | 완만한 경사를 갖는 산화막 패턴 형성을 위한 반도체 소자제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1187310A (ko) |
| KR (1) | KR100236970B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002030440A (ja) | 2000-07-18 | 2002-01-31 | National Institute Of Advanced Industrial & Technology | 傾斜材料およびその合成、加工方法 |
| KR102356741B1 (ko) | 2017-05-31 | 2022-01-28 | 삼성전자주식회사 | 절연층들을 갖는 반도체 소자 및 그 제조 방법 |
-
1997
- 1997-08-13 KR KR1019970038667A patent/KR100236970B1/ko not_active IP Right Cessation
-
1998
- 1998-07-22 JP JP10206750A patent/JPH1187310A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990016196A (ko) | 1999-03-05 |
| JPH1187310A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960013147B1 (ko) | 반도체 디바이스상에 저항기를 패턴 형성하기 위한 방법 | |
| KR100822232B1 (ko) | 반도체 소자 및 그를 형성하기 위한 방법 | |
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| KR100236970B1 (ko) | 완만한 경사를 갖는 산화막 패턴 형성을 위한 반도체 소자제조 방법 | |
| CN108346570B (zh) | 一种半导体器件的制作方法 | |
| US4749663A (en) | Process of fabricating a semiconductor IC involving simultaneous sputter etching and deposition | |
| KR100427153B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100526476B1 (ko) | 스플릿 게이트형 플래쉬 메모리 소자의제조방법 | |
| JPH05110099A (ja) | 薄膜トランジスタの製造方法 | |
| KR100218292B1 (ko) | 반도체소자의 격리영역 제조방법 | |
| KR100356475B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR0154162B1 (ko) | 반도체소자의캐패시터 제조방법 | |
| KR0168362B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100920037B1 (ko) | 반도체소자의 트렌치 형성방법 | |
| US6890860B1 (en) | Method for etching and/or patterning a silicon-containing layer | |
| KR100237758B1 (ko) | 반도체 소자의 금속라인 형성 방법 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
| KR100674901B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100562317B1 (ko) | 반도체 소자의 트렌치 프로파일 모니터링 방법 | |
| KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100227635B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100231851B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR19980030446A (ko) | 반도체 기판 및 그의 형성방법 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070919 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |