KR960003758B1 - 반도체 소자의 수직 스토리지 노드 형성 방법 - Google Patents
반도체 소자의 수직 스토리지 노드 형성 방법 Download PDFInfo
- Publication number
- KR960003758B1 KR960003758B1 KR1019920026868A KR920026868A KR960003758B1 KR 960003758 B1 KR960003758 B1 KR 960003758B1 KR 1019920026868 A KR1019920026868 A KR 1019920026868A KR 920026868 A KR920026868 A KR 920026868A KR 960003758 B1 KR960003758 B1 KR 960003758B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- forming
- storage node
- depositing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
Landscapes
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 수직 스토리지 노드 형성 방법의 공정도.
제 2 도는 본 발명에 따른 수직 스토리지 노드 형성 방법의 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 필드 산화막
13 : 게이트 전극 14 : 스페이서용 측면 산화막
15 : N+확산층 16 : 절연용 산화막
17 : 제 1 폴리실리콘막 18 : 제 1 감광막
19 : 제 2 감광막 20 : 평탄화용 산화막
본 발명은 반도체 소자의 제조 방법에 관한 것으로써, 특히, 반도체 소자의 수직 형태의 스토리지 노드(Storage Node)를 형성하는 방법에 관한 것이다.
종래의 수직 형태를 갖는 스토리지 노드를 형성하는 방법을 제 1 도를 참조하여 개략적으로 설명하도록 한다.
먼저, 반도체 기판(1)위에 필드 산화막(2)와 게이트 전극(3) 및 스페이서용 측면 산화막(4)을 형성한 다음에, N+확산층을 형성한다. 다음에, 절연용 산화막(5)을 증착하고 사진식각하여 소정부분을 오픈(open)한 후, 제 2 폴리실리콘막(6)을 증착하고 감광막(7)을 형성하여 소정부분을 식각하고 나서, 저온 산화막(8) 증착한다. 다음에, 블랭킷(blanket) 식각으로 측면산화막(9)을 형성시키고, 감광막(7)을 제거시킨 후, 그 위에 스토리지 노드가 될 제 3 폴리실리콘막(10)을 증착하고 사진식각하여 수직형태의 스토리지 노드를 제조한다. 이때, 형성되는 측면산화막(9)의 높이가 달라 부착된 바닥의 넓이도 함께 각각 달라지며, 이로 인한 제품의 특정 및 신뢰성이 저하되는 문제점이 있다.
따라서, 본 발명은, 전술한 문제점을 해결하기 위해, 이중 감광막 공정을 이용하여 측면 산화막의 높이 차이에 관계없이, 일정한 형태의 수직 스토리지 노드를 형성하는 방법을 제공하는 것을 목적으로 한다.
이제, 본 발명에 따른 수직 스토리지 노드 형성 공정을 도시하고 있는 제 2 도를 참조하여 본 발명의 일실시예를 상세히 설명한다.
먼저, 제 2 도(a)에 도시된 바와같이, 반도체 기판(11)위에 필드 산화막(12) 및 게이트전극(13)과 스페이서용 측면 산화막(14)을 형성한 다음에, N+확산층(15) 형성하고 절연용 산화막(16)을 증착하고 나서 사진식각법으로 소정부분을 오픈한다. 다음에, 제 2 도(b)에 도시된 바와같이, 제 1 폴리실리콘막(17)을 증착하고, 그 위에 제 1 감광막(18)을 소정의 두께로 도포한 다음에, 제 1 감광막(18)의 패턴을 형성한 후 식각에 의해 제 1 폴리실리콘막(17)의 소정 부위를 제거한다. 다음에, 제 2 도(c)에 도시된 바와같이, 잔류되어 있는 제 1 감광막(18)을 제거하지 않은 상태에서, 제 2 감광막(19)을 도포한 다음에 수직 스토리지 노드가 형성될 일정한 패턴을 형성하여 식각한다. 다음에, 제 2 도(d)에 도시된 바와같이, 평탄화를 위한 TEOS-Ozone막(20)을 증착한다. 다음에, 제 2 도(e)에 도시된 바와같이, 건식 또는 습식 식각으로 제 2 감광막(19)이 드러날 때까지 TEOS-Ozone막(20)을 제거한 다음에 모든 감광막(18,19)을 제거하고, 제 2 폴리실리콘(21)을 증착한 후, 사진 식각에 의해 수직 형태의 스토리지 노드를 형성한다. 이때, 건식 식각법을 이용하는 경우에는 CF3또는 CHF4가스를 이용할 수 있으며, 습식 식각법을 이용하는 경우에는 HF 용액을 이용할 수 있다.
전술한 제 1 및 제 2 감광막 대신에 폴리마이드(POLYMIDE) 등과 같이 유기 수지를 사용하여 회전 도포할 수도 있으며, TEOS-Ozone 막 대신에 저온 산화막을 사용할 수도 있고, 제 1, 2 폴리실리콘막에 불순물이온을 주입할 수도 있다.
전술한 바와같이, 본 발명에 있어서는 이중 감광막 공정을 이용하여 측면 산화막의 높이 차이에 관계없이 일정한 형태의 원하는 만큼 조절가능한 수직 산화막을 얻음으로써, 메모리 캐패시터가 비교적 긴 수직 산화막으로 구성되어 점유 면적을 증대시키지 않고 전기적 용량을 크게할 수 있으며, 적절한 수직 산화막의 조절로 누설전류가 흐르지 않도록 하여 기억정보의 유실도 없게된다. 또한, 종래의 방법에 있어서는 측면 산화막 형성시 일정한 산화막을 남겨야 하는 어려움이 있으나, TEOS-Ozone막에 의한 평탄화 및 블랭킷 식각으로 공정을 수행할 수 있다는 편리한 잇점도 있다.
Claims (2)
- 반도체 소자의 수직 스토리지 노드를 형성하는 방법에 있어서, 반도체 기판(11)위에 필드 산화막(12) 및 게이트전극(13)과 스페이서용 측면 산화막(14)을 형성한 다음에, N+확산층(15)을 형성하고, 절연용 산화막(16)을 증착하고 나서 사진 식각법으로 소정부분을 오픈하는 제 1 단계와, 제 1 폴리실리콘막(17)을 증착하고, 그 위에 제 1 감광막(18)을 소정의 두께로 도포한 다음에, 제 1 감광막(18)의 패턴을 형성한 후, 식각에 의해 제 1 폴리실리콘막(17)의 소정 부위를 제거하는 제 2 단계와, 잔류되어 있는 제 1 감광막(18)을 제거하지 않은 상태에서, 제 2 감광막(19)을 도포한 다음에 수직 스토리지 노드가 형성될 일정한 패턴을 형성하여 식각하는 제 3 단계와, 평탄화를 위한 산화막(20)을 증착하는 제 4 단계와, 제 2 감광막(19)이 드러날 때까지 TEOS-Ozone막(20)을 식각한 다음에, 상기 제 1 및 제 2 감광막(18, 19)을 제거하고, 제 2 폴리실리콘(21)을 증착한 후, 사진 식각에 의해 수직 형태의 스토리지 노드를 형성하는 제 5 단계를 포함하는 것을 특징으로 하는 반도체 소자의 수직 스토리지 노드 형성 방법.
- 제 1 항에 있어서, 평탄화용 산화막(20)은 TEOS-Ozone막 또는 저온 산화막중 어느 하나인 것을 특징으로 하는 반도체 소자의 수직 스토리지 노드 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026868A KR960003758B1 (ko) | 1992-12-30 | 1992-12-30 | 반도체 소자의 수직 스토리지 노드 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026868A KR960003758B1 (ko) | 1992-12-30 | 1992-12-30 | 반도체 소자의 수직 스토리지 노드 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016577A KR940016577A (ko) | 1994-07-23 |
| KR960003758B1 true KR960003758B1 (ko) | 1996-03-22 |
Family
ID=19348014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026868A KR960003758B1 (ko) | 1992-12-30 | 1992-12-30 | 반도체 소자의 수직 스토리지 노드 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960003758B1 (ko) |
-
1992
- 1992-12-30 KR KR1019920026868A patent/KR960003758B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016577A (ko) | 1994-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635421A (en) | Method of making a precision capacitor array | |
| KR960003758B1 (ko) | 반도체 소자의 수직 스토리지 노드 형성 방법 | |
| KR100199093B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR100275934B1 (ko) | 반도체장치의 미세도전라인 형성방법 | |
| KR100557644B1 (ko) | 반도체장치의 캐패시터 제조방법_ | |
| KR100218338B1 (ko) | 실린더형 캐패시터 제조방법 | |
| KR0164152B1 (ko) | 반도체소자의 캐패시터의 제조방법 | |
| KR100223765B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100399963B1 (ko) | 반도체 장치의 전하저장전극 형성방법 | |
| KR940009620B1 (ko) | 반도체 셀의 캐패시터 제조방법 | |
| KR960005575B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR960003779B1 (ko) | 반도체 소자의 적층형 커패시터 제조 방법 | |
| KR0124576B1 (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR100218735B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100218730B1 (ko) | 반도체 소자 제조방법 | |
| KR950002279B1 (ko) | 메모리 셀의 실린더형 캐패시터 제조방법 | |
| KR940009617B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR930004345B1 (ko) | 적층캐패시터 구조의 전하저장전극 제조방법 | |
| KR930008893B1 (ko) | 메모리 셀의 캐패시터 제조방법 | |
| KR970011676B1 (ko) | 반도체 소자의 적층 캐패시터 형성방법 | |
| KR100297611B1 (ko) | 반도체 소자의 제조방법 | |
| KR0130200B1 (ko) | 반도체 소자 제조방법 | |
| KR0166039B1 (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040218 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |