JPH08213458A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08213458A JPH08213458A JP1761795A JP1761795A JPH08213458A JP H08213458 A JPH08213458 A JP H08213458A JP 1761795 A JP1761795 A JP 1761795A JP 1761795 A JP1761795 A JP 1761795A JP H08213458 A JPH08213458 A JP H08213458A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- contact hole
- bpsg
- teos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 微細なパターンにおいて良好なカバレージ形
状を有する配線電極を形成でき、高集積化が可能となる
半導体装置およびその製造方法を提供する。 【構成】 ＴＥＯＳによる第１の層間絶縁膜５と、その
上にＢＰＳＧによる第２の層間絶縁膜６とを形成した
後、コンタクトホールのレジストパターン８を形成し、
水で希釈したフッ化水素酸でウエットエッチングし、さ
らにドライエッチングしてコンタクトホール９を形成す
る。ウエットエッチングの際、ＴＥＯＳのエッチングレ
ートがＢＰＳＧに比べて遅いため、エッチング時間を増
加すると、第１の層間絶縁膜５は殆どエッチングされな
いが、第２の層間絶縁膜６のエッチング量は多くなり、
コンタクトホール９はなだらかな断面形状となり、コン
タクトホール９とゲート電極３との距離が非常に近くな
っても、ゲート電極３と配線電極１０とがショートする
ことなく、良好なカバレージ形状の配線電極１０が得ら
れる。
状を有する配線電極を形成でき、高集積化が可能となる
半導体装置およびその製造方法を提供する。 【構成】 ＴＥＯＳによる第１の層間絶縁膜５と、その
上にＢＰＳＧによる第２の層間絶縁膜６とを形成した
後、コンタクトホールのレジストパターン８を形成し、
水で希釈したフッ化水素酸でウエットエッチングし、さ
らにドライエッチングしてコンタクトホール９を形成す
る。ウエットエッチングの際、ＴＥＯＳのエッチングレ
ートがＢＰＳＧに比べて遅いため、エッチング時間を増
加すると、第１の層間絶縁膜５は殆どエッチングされな
いが、第２の層間絶縁膜６のエッチング量は多くなり、
コンタクトホール９はなだらかな断面形状となり、コン
タクトホール９とゲート電極３との距離が非常に近くな
っても、ゲート電極３と配線電極１０とがショートする
ことなく、良好なカバレージ形状の配線電極１０が得ら
れる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関するものである。
の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置、特にメモリー装置では、高
集積化の要望が高く、微細な多層電極構造が多用されて
きているが、その信頼性を確保するためには、層間絶縁
膜のコンタクトホール部で良好なカバレージを有する配
線電極が不可欠となっている。層間絶縁膜に形成するコ
ンタクトホールの断面が垂直形状であれば、配線電極の
カバレージが悪く、コンタクトホール側壁の配線電極の
膜厚が薄くなり、後で上部に形成する保護膜の熱応力
や、配線への電荷密度の増加などによる断線不良が発生
しやすくなるという問題が有った。この問題に対処する
ための従来の製造方法を、図２を参照しながら説明す
る。
集積化の要望が高く、微細な多層電極構造が多用されて
きているが、その信頼性を確保するためには、層間絶縁
膜のコンタクトホール部で良好なカバレージを有する配
線電極が不可欠となっている。層間絶縁膜に形成するコ
ンタクトホールの断面が垂直形状であれば、配線電極の
カバレージが悪く、コンタクトホール側壁の配線電極の
膜厚が薄くなり、後で上部に形成する保護膜の熱応力
や、配線への電荷密度の増加などによる断線不良が発生
しやすくなるという問題が有った。この問題に対処する
ための従来の製造方法を、図２を参照しながら説明す
る。
【０００３】図２は従来の多層電極構造を有する半導体
装置の製造方法を示す工程断面図である。図２（ａ）に
示すように、半導体基板１にゲート絶縁膜２を介してゲ
ート電極３を形成し、不純物のイオン注入により不純物
拡散層４を形成し、さらにゲート電極３上にＢＰＳＧ
（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌ
ａｓｓ）等の層間絶縁膜７を形成する。次に図２（ｂ）
に示すように、層間絶縁膜７を高温度の窒素雰囲気中で
加熱して平坦化し、リソグラフィによりコンタクトホー
ルのレジストパターン８を得る。次に図２（ｃ）に示す
ように、レジストパターン８をマスクとしてフッ化水素
酸とフッ化アンモニウムの混合溶液にて等方性のウエッ
トエッチングを行い、その後、異方性のドライエッチン
グを行うことにより、層間絶縁膜７にコンタクトホール
９を形成する。次に図２（ｄ）に示すように、レジスト
パターン８を除去した後、アルミ等のスパッタリングに
より配線電極１０を形成する。
装置の製造方法を示す工程断面図である。図２（ａ）に
示すように、半導体基板１にゲート絶縁膜２を介してゲ
ート電極３を形成し、不純物のイオン注入により不純物
拡散層４を形成し、さらにゲート電極３上にＢＰＳＧ
（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌ
ａｓｓ）等の層間絶縁膜７を形成する。次に図２（ｂ）
に示すように、層間絶縁膜７を高温度の窒素雰囲気中で
加熱して平坦化し、リソグラフィによりコンタクトホー
ルのレジストパターン８を得る。次に図２（ｃ）に示す
ように、レジストパターン８をマスクとしてフッ化水素
酸とフッ化アンモニウムの混合溶液にて等方性のウエッ
トエッチングを行い、その後、異方性のドライエッチン
グを行うことにより、層間絶縁膜７にコンタクトホール
９を形成する。次に図２（ｄ）に示すように、レジスト
パターン８を除去した後、アルミ等のスパッタリングに
より配線電極１０を形成する。
【０００４】
【発明が解決しようとする課題】このように上記従来の
製造方法では、コンタクトホールのレジストパターン８
を形成後、ＢＰＳＧの層間絶縁膜７をフッ化水素酸とフ
ッ化アンモニウムの混合溶液で等方性のウェットエッチ
ングを行うことにより、コンタクトホール９の断面の垂
直形状を緩和し、その後、異方性のドライエッチングを
行ってコンタクトホール９を形成することにより、配線
電極１０のカバレージを改善してきた。しかしながら、
高集積化が進むにつれ、ゲート電極３とコンタクトホー
ル９との間の距離が短くなり、十分なウェットエッチン
グによりコンタクトホール９の断面の垂直形状の緩和を
図ると、必然的にゲート電極３と配線電極１０がショー
トする不良が発生しやすくなり、好ましくないという問
題点も発生してきた。
製造方法では、コンタクトホールのレジストパターン８
を形成後、ＢＰＳＧの層間絶縁膜７をフッ化水素酸とフ
ッ化アンモニウムの混合溶液で等方性のウェットエッチ
ングを行うことにより、コンタクトホール９の断面の垂
直形状を緩和し、その後、異方性のドライエッチングを
行ってコンタクトホール９を形成することにより、配線
電極１０のカバレージを改善してきた。しかしながら、
高集積化が進むにつれ、ゲート電極３とコンタクトホー
ル９との間の距離が短くなり、十分なウェットエッチン
グによりコンタクトホール９の断面の垂直形状の緩和を
図ると、必然的にゲート電極３と配線電極１０がショー
トする不良が発生しやすくなり、好ましくないという問
題点も発生してきた。
【０００５】この発明は上記従来の問題点を解決するも
ので、微細なパターンにおいて良好なカバレージ形状を
有する配線電極を形成でき、高集積化が可能となる半導
体装置およびその製造方法を提供することを目的とす
る。
ので、微細なパターンにおいて良好なカバレージ形状を
有する配線電極を形成でき、高集積化が可能となる半導
体装置およびその製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板上に形成した層間絶縁膜のコンタクト
ホールに配線電極を形成した半導体装置であって、層間
絶縁膜は、下層となるＴＥＯＳによる第１の層間絶縁膜
と、上層となるＢＰＳＧによる第２の層間絶縁膜との２
層構造からなることを特徴とする。
置は、半導体基板上に形成した層間絶縁膜のコンタクト
ホールに配線電極を形成した半導体装置であって、層間
絶縁膜は、下層となるＴＥＯＳによる第１の層間絶縁膜
と、上層となるＢＰＳＧによる第２の層間絶縁膜との２
層構造からなることを特徴とする。
【０００７】請求項２記載の半導体装置の製造方法は、
半導体基板上にＴＥＯＳによる第１の層間絶縁膜を形成
する工程と、第１の層間絶縁膜上にＢＰＳＧによる第２
の層間絶縁膜を形成する工程と、第２の層間絶縁膜を高
温熱処理により平坦化する工程と、平坦化した第２の層
間絶縁膜上にコンタクトホールのレジストパターンを形
成する工程と、コンタクトホールのレジストパターンを
マスクとして第２の層間絶縁膜を水で希釈したフッ化水
素酸にてウエットエッチングし、さらに、第１の層間絶
縁膜をドライエッチングすることによりコンタクトホー
ルを形成する工程と、コンタクトホールに配線電極を形
成する工程とを含んでいる。
半導体基板上にＴＥＯＳによる第１の層間絶縁膜を形成
する工程と、第１の層間絶縁膜上にＢＰＳＧによる第２
の層間絶縁膜を形成する工程と、第２の層間絶縁膜を高
温熱処理により平坦化する工程と、平坦化した第２の層
間絶縁膜上にコンタクトホールのレジストパターンを形
成する工程と、コンタクトホールのレジストパターンを
マスクとして第２の層間絶縁膜を水で希釈したフッ化水
素酸にてウエットエッチングし、さらに、第１の層間絶
縁膜をドライエッチングすることによりコンタクトホー
ルを形成する工程と、コンタクトホールに配線電極を形
成する工程とを含んでいる。
【０００８】
【作用】この発明によれば、下層にＴＥＯＳによる第１
の層間絶縁膜、上層にＢＰＳＧによる第２の層間絶縁膜
の２層からなる層間絶縁膜を形成し、コンタクトホール
のレジストパターンを形成後、水で希釈したフッ化水素
酸でウエットエッチングし、さらにドライエッチングし
てコンタクトホールを形成する。ウエットエッチングの
際、ＴＥＯＳのエッチングレートがＢＰＳＧに比べて遅
いため、微細なパターンにおいてもウェットエッチング
の時間制御が簡単になり、ウエットエッチング時間を増
加すると、下層のＴＥＯＳによる第１の層間絶縁膜は殆
どエッチングされないが、上層のＢＰＳＧによる第２の
層間絶縁膜のエッチング量は多くなり、コンタクトホー
ルの断面の垂直形状を十分に緩和して、なだらかな断面
形状を形成できるため、コンタクトホールに形成する配
線電極は良好なカバレージ形状が得られ、高集積化が可
能となる。
の層間絶縁膜、上層にＢＰＳＧによる第２の層間絶縁膜
の２層からなる層間絶縁膜を形成し、コンタクトホール
のレジストパターンを形成後、水で希釈したフッ化水素
酸でウエットエッチングし、さらにドライエッチングし
てコンタクトホールを形成する。ウエットエッチングの
際、ＴＥＯＳのエッチングレートがＢＰＳＧに比べて遅
いため、微細なパターンにおいてもウェットエッチング
の時間制御が簡単になり、ウエットエッチング時間を増
加すると、下層のＴＥＯＳによる第１の層間絶縁膜は殆
どエッチングされないが、上層のＢＰＳＧによる第２の
層間絶縁膜のエッチング量は多くなり、コンタクトホー
ルの断面の垂直形状を十分に緩和して、なだらかな断面
形状を形成できるため、コンタクトホールに形成する配
線電極は良好なカバレージ形状が得られ、高集積化が可
能となる。
【０００９】
【実施例】この発明の一実施例を図１を参照しながら説
明する。図１はこの発明の一実施例の半導体装置の製造
方法を示す工程断面図である。図１（ａ）に示すよう
に、半導体基板１にゲート絶縁膜２を介してゲート電極
３を形成し、不純物のイオン注入により不純物拡散層４
を形成し、さらにゲート電極３上に膜厚２５０ｎｍ程度
のＴＥＯＳ〔Ｓｉ (ＯＣ2 Ｈ5)4 〕による第１の層間絶
縁膜５を形成した後、さらにその上に膜厚５５０ｎｍ程
度のＢＰＳＧによる第２の層間絶縁膜６を形成する。次
に図１（ｂ）に示すように、９００℃程度の高温度の窒
素雰囲気中で６０分程度加熱して第２の層間絶縁膜６を
平坦化し、リソグラフィによりコンタクトホールのレジ
ストパターン８を得る。次に図１（ｃ）に示すように、
レジストパターン８をマスクとして、５０ｗｔ％フッ化
水素酸１に対し水１０の体積比で希釈した溶液にて３分
程度等方性のウエットエッチングを行い、その後、異方
性のドライエッチングを行うことにより、層間絶縁膜
５，６にコンタクトホール９を形成する。次に図１
（ｄ）に示すように、レジストパターン８を除去した
後、アルミ等のスパッタリングにより配線電極１０を形
成する。
明する。図１はこの発明の一実施例の半導体装置の製造
方法を示す工程断面図である。図１（ａ）に示すよう
に、半導体基板１にゲート絶縁膜２を介してゲート電極
３を形成し、不純物のイオン注入により不純物拡散層４
を形成し、さらにゲート電極３上に膜厚２５０ｎｍ程度
のＴＥＯＳ〔Ｓｉ (ＯＣ2 Ｈ5)4 〕による第１の層間絶
縁膜５を形成した後、さらにその上に膜厚５５０ｎｍ程
度のＢＰＳＧによる第２の層間絶縁膜６を形成する。次
に図１（ｂ）に示すように、９００℃程度の高温度の窒
素雰囲気中で６０分程度加熱して第２の層間絶縁膜６を
平坦化し、リソグラフィによりコンタクトホールのレジ
ストパターン８を得る。次に図１（ｃ）に示すように、
レジストパターン８をマスクとして、５０ｗｔ％フッ化
水素酸１に対し水１０の体積比で希釈した溶液にて３分
程度等方性のウエットエッチングを行い、その後、異方
性のドライエッチングを行うことにより、層間絶縁膜
５，６にコンタクトホール９を形成する。次に図１
（ｄ）に示すように、レジストパターン８を除去した
後、アルミ等のスパッタリングにより配線電極１０を形
成する。
【００１０】以上のようにこの実施例によれば、下層に
ＴＥＯＳによる第１の層間絶縁膜５、上層にＢＰＳＧに
よる第２の層間絶縁膜６の２層からなる層間絶縁膜を形
成し、コンタクトホールのレジストパターン８を形成
後、水で希釈したフッ化水素酸でウエットエッチング
し、さらにドライエッチングしてコンタクトホール９を
形成する。ウエットエッチングの際、ＴＥＯＳのエッチ
ングレートがＢＰＳＧに比べて遅いため、微細なパター
ンにおいてもウェットエッチングの時間制御が簡単にな
り、ウエットエッチング時間を増加すると、下層のＴＥ
ＯＳによる第１の層間絶縁膜５は殆どエッチングされな
いが、上層のＢＰＳＧによる第２の層間絶縁膜６のエッ
チング量は多くなり、コンタクトホール９の断面の垂直
形状を十分に緩和して、なだらかな断面形状を形成でき
る。したがって、高集積化のためにコンタクトホール９
とゲート電極３との間の距離が非常に近くなっても、ゲ
ート電極３と配線電極１０とがショートすることなく、
良好なカバレージ形状の配線電極１０が得られ、高集積
化が可能となる。
ＴＥＯＳによる第１の層間絶縁膜５、上層にＢＰＳＧに
よる第２の層間絶縁膜６の２層からなる層間絶縁膜を形
成し、コンタクトホールのレジストパターン８を形成
後、水で希釈したフッ化水素酸でウエットエッチング
し、さらにドライエッチングしてコンタクトホール９を
形成する。ウエットエッチングの際、ＴＥＯＳのエッチ
ングレートがＢＰＳＧに比べて遅いため、微細なパター
ンにおいてもウェットエッチングの時間制御が簡単にな
り、ウエットエッチング時間を増加すると、下層のＴＥ
ＯＳによる第１の層間絶縁膜５は殆どエッチングされな
いが、上層のＢＰＳＧによる第２の層間絶縁膜６のエッ
チング量は多くなり、コンタクトホール９の断面の垂直
形状を十分に緩和して、なだらかな断面形状を形成でき
る。したがって、高集積化のためにコンタクトホール９
とゲート電極３との間の距離が非常に近くなっても、ゲ
ート電極３と配線電極１０とがショートすることなく、
良好なカバレージ形状の配線電極１０が得られ、高集積
化が可能となる。
【００１１】
【発明の効果】この発明によれば、下層にＴＥＯＳによ
る第１の層間絶縁膜、上層にＢＰＳＧによる第２の層間
絶縁膜の２層からなる層間絶縁膜を形成し、コンタクト
ホールのレジストパターンを形成後、水で希釈したフッ
化水素酸でウエットエッチングし、さらにドライエッチ
ングしてコンタクトホールを形成する。ウエットエッチ
ングの際、ＴＥＯＳのエッチングレートがＢＰＳＧに比
べて遅いため、微細なパターンにおいてもウェットエッ
チングの時間制御が簡単になり、ウエットエッチング時
間を増加すると、下層のＴＥＯＳによる第１の層間絶縁
膜は殆どエッチングされないが、上層のＢＰＳＧによる
第２の層間絶縁膜のエッチング量は多くなり、コンタク
トホールの断面の垂直形状を十分に緩和して、なだらか
な断面形状を形成できるため、コンタクトホールに形成
する配線電極は良好なカバレージ形状が得られる。例え
ば、コンタクトホールの近傍にゲート電極が形成される
場合に、高集積化のためにコンタクトホールとゲート電
極との間の距離が非常に近くなっても、ゲート電極とコ
ンタクトホールに形成する配線電極とがショートするこ
となく、良好なカバレージ形状の配線電極が得られ、高
集積化が可能となる。
る第１の層間絶縁膜、上層にＢＰＳＧによる第２の層間
絶縁膜の２層からなる層間絶縁膜を形成し、コンタクト
ホールのレジストパターンを形成後、水で希釈したフッ
化水素酸でウエットエッチングし、さらにドライエッチ
ングしてコンタクトホールを形成する。ウエットエッチ
ングの際、ＴＥＯＳのエッチングレートがＢＰＳＧに比
べて遅いため、微細なパターンにおいてもウェットエッ
チングの時間制御が簡単になり、ウエットエッチング時
間を増加すると、下層のＴＥＯＳによる第１の層間絶縁
膜は殆どエッチングされないが、上層のＢＰＳＧによる
第２の層間絶縁膜のエッチング量は多くなり、コンタク
トホールの断面の垂直形状を十分に緩和して、なだらか
な断面形状を形成できるため、コンタクトホールに形成
する配線電極は良好なカバレージ形状が得られる。例え
ば、コンタクトホールの近傍にゲート電極が形成される
場合に、高集積化のためにコンタクトホールとゲート電
極との間の距離が非常に近くなっても、ゲート電極とコ
ンタクトホールに形成する配線電極とがショートするこ
となく、良好なカバレージ形状の配線電極が得られ、高
集積化が可能となる。
【図１】この発明の一実施例の半導体装置の製造方法を
示す工程断面図。
示す工程断面図。
【図２】従来の半導体装置の製造方法を示す工程断面
図。
図。
１ 半導体基板 ２ ゲート絶縁膜 ３ ゲート電極 ４ 不純物拡散層 ５ 第１の層間絶縁膜 ６ 第２の層間絶縁膜 ８ コンタクトホールのレジストパターン ９ コンタクトホール １０ 配線電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/306 29/41 Ｈ０１Ｌ 21/306 Ｆ 29/44 Ｄ
Claims (2)
- 【請求項１】 半導体基板上に形成した層間絶縁膜のコ
ンタクトホールに配線電極を形成した半導体装置であっ
て、 前記層間絶縁膜は、下層となるＴＥＯＳによる第１の層
間絶縁膜と、上層となるＢＰＳＧによる第２の層間絶縁
膜との２層構造からなることを特徴とする半導体装置。 - 【請求項２】 半導体基板上にＴＥＯＳによる第１の層
間絶縁膜を形成する工程と、前記第１の層間絶縁膜上に
ＢＰＳＧによる第２の層間絶縁膜を形成する工程と、前
記第２の層間絶縁膜を高温熱処理により平坦化する工程
と、前記平坦化した第２の層間絶縁膜上にコンタクトホ
ールのレジストパターンを形成する工程と、前記コンタ
クトホールのレジストパターンをマスクとして前記第２
の層間絶縁膜を水で希釈したフッ化水素酸にてウエット
エッチングし、さらに、前記第１の層間絶縁膜をドライ
エッチングすることによりコンタクトホールを形成する
工程と、前記コンタクトホールに配線電極を形成する工
程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1761795A JPH08213458A (ja) | 1995-02-06 | 1995-02-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1761795A JPH08213458A (ja) | 1995-02-06 | 1995-02-06 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213458A true JPH08213458A (ja) | 1996-08-20 |
Family
ID=11948846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1761795A Pending JPH08213458A (ja) | 1995-02-06 | 1995-02-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213458A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000019959A (ko) * | 1998-09-16 | 2000-04-15 | 김영환 | 반도체 소자의 플러그 형성방법 |
| KR100502670B1 (ko) * | 2000-08-31 | 2005-07-22 | 주식회사 하이닉스반도체 | 비피에스지의 리플로우에 따른 패턴의 이동을 방지할 수 있는 반도체소자 제조 방법 |
| CN103426908A (zh) * | 2012-05-24 | 2013-12-04 | 上海宏力半导体制造有限公司 | 一种能保护硼磷硅玻璃层的半导体结构及其制造方法 |
-
1995
- 1995-02-06 JP JP1761795A patent/JPH08213458A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000019959A (ko) * | 1998-09-16 | 2000-04-15 | 김영환 | 반도체 소자의 플러그 형성방법 |
| KR100502670B1 (ko) * | 2000-08-31 | 2005-07-22 | 주식회사 하이닉스반도체 | 비피에스지의 리플로우에 따른 패턴의 이동을 방지할 수 있는 반도체소자 제조 방법 |
| CN103426908A (zh) * | 2012-05-24 | 2013-12-04 | 上海宏力半导体制造有限公司 | 一种能保护硼磷硅玻璃层的半导体结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JPH06104258A (ja) | 半導体装置およびその製造方法 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
| JPH08213458A (ja) | 半導体装置およびその製造方法 | |
| JPH02125449A (ja) | 半導体装置の製造方法 | |
| JPH04242938A (ja) | 半導体装置およびその製造方法 | |
| JPH1056021A (ja) | 半導体装置及びその製造方法 | |
| JPH0897383A (ja) | 半導体装置の製造方法 | |
| JP2001230319A (ja) | 平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法 | |
| JPH10214795A (ja) | 半導体装置及びその製造方法 | |
| JP3256946B2 (ja) | コンタクト形成方法 | |
| JP3432644B2 (ja) | メモリキャパシタおよびメモリキャパシタの形成方法 | |
| JPH07230968A (ja) | 半導体装置の製造方法 | |
| JP3565316B2 (ja) | タングステンプラグの形成方法 | |
| JP3555319B2 (ja) | 半導体装置の製造方法 | |
| JP3112036B2 (ja) | 半導体装置の製造方法 | |
| JP2711190B2 (ja) | 半導体装置の製造方法 | |
| JP3021711B2 (ja) | 半導体集積回路の製造方法 | |
| JP3113755B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0574953A (ja) | 半導体装置の製造方法 | |
| JPH1167910A (ja) | 半導体装置およびその製造方法 | |
| JPH04280455A (ja) | 半導体装置の製造方法 | |
| JPH11340457A (ja) | 半導体装置及びその製造方法 |