JPH0574953A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0574953A JPH0574953A JP26132191A JP26132191A JPH0574953A JP H0574953 A JPH0574953 A JP H0574953A JP 26132191 A JP26132191 A JP 26132191A JP 26132191 A JP26132191 A JP 26132191A JP H0574953 A JPH0574953 A JP H0574953A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- taper
- forming
- resist
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 多層配線の半導体装置を製造するに当たっ
て、同一のレジストパターンを用いて、コンタクト上部
に２段のテーパをレジストにダメージを与えずに形成
し、アルミ配線のカバーレージを向上させる。 【構成】 半導体基板１上に熱処理によって流動する性
質を有する絶縁膜５を形成し、軟化点以上の温度の熱処
理によって流動させた後、前記絶縁膜上にエッチバック
用のレジスト９を全面塗布した後レジストと絶縁膜５を
エッチバックし、さらに、レジストパターンを形成して
絶縁膜５を等方性ドライエッチングし第１のテーパを形
成した後、等方性ウェットエッチングして第２のテーパ
を形成し、その後絶縁膜５を異方性エッチングして第１
配線層に達するコンタクト開口部７を開口することから
なる半導体装置の製造方法。
て、同一のレジストパターンを用いて、コンタクト上部
に２段のテーパをレジストにダメージを与えずに形成
し、アルミ配線のカバーレージを向上させる。 【構成】 半導体基板１上に熱処理によって流動する性
質を有する絶縁膜５を形成し、軟化点以上の温度の熱処
理によって流動させた後、前記絶縁膜上にエッチバック
用のレジスト９を全面塗布した後レジストと絶縁膜５を
エッチバックし、さらに、レジストパターンを形成して
絶縁膜５を等方性ドライエッチングし第１のテーパを形
成した後、等方性ウェットエッチングして第２のテーパ
を形成し、その後絶縁膜５を異方性エッチングして第１
配線層に達するコンタクト開口部７を開口することから
なる半導体装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線の半導体集積
回路において、第１配線層と第２配線層を接続するコン
タクトの製造方法に関するものである。
回路において、第１配線層と第２配線層を接続するコン
タクトの製造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路において、基板上に設け
た回路素子や配線層と、絶縁層上に設けた上部配線層を
接続するいわゆる多層配線に当って、図１５に示すよう
に、基板１に素子分離用酸化膜２を形成し、基板１の一
部に不純物を拡散して設けた例えばＴＦＴのソースまた
はドレインとなる導電層３および素子分離用酸化膜の上
に例えばポリシリコンを積層しパターンニングして設け
たゲートとなる他の導体４からなる第１の配線層を形成
し、この上に絶縁層５を形成し、この絶縁層５上に第２
の配線層６を形成した後、絶縁層５に開口したコンタク
ト開口部７にコンタクト８を設けて第１の配線層と第２
の配線層６とを接続している。半導体装置の微細化に伴
い、半導体基板１上に形成された第１の配線層とアルミ
などからなる第２の配線層６を接続するコンタクト開口
部７の開口の径は小さくなり、アスペクト比が高くなっ
ており、そのため、アルミ配線のカバーレージは低下
し、電流密度の増加や配線の断線の問題が生じている。
また、その上に堆積される絶縁層のカバーレージも低い
ため、コンタクト内にボイドが発生し、信頼性が低下す
る等の問題を生じている。そのため、コンタクト上部に
テーパを形成されるようになっている。この方法により
アルミ配線のカバレージの低下を防ぐことができた。
た回路素子や配線層と、絶縁層上に設けた上部配線層を
接続するいわゆる多層配線に当って、図１５に示すよう
に、基板１に素子分離用酸化膜２を形成し、基板１の一
部に不純物を拡散して設けた例えばＴＦＴのソースまた
はドレインとなる導電層３および素子分離用酸化膜の上
に例えばポリシリコンを積層しパターンニングして設け
たゲートとなる他の導体４からなる第１の配線層を形成
し、この上に絶縁層５を形成し、この絶縁層５上に第２
の配線層６を形成した後、絶縁層５に開口したコンタク
ト開口部７にコンタクト８を設けて第１の配線層と第２
の配線層６とを接続している。半導体装置の微細化に伴
い、半導体基板１上に形成された第１の配線層とアルミ
などからなる第２の配線層６を接続するコンタクト開口
部７の開口の径は小さくなり、アスペクト比が高くなっ
ており、そのため、アルミ配線のカバーレージは低下
し、電流密度の増加や配線の断線の問題が生じている。
また、その上に堆積される絶縁層のカバーレージも低い
ため、コンタクト内にボイドが発生し、信頼性が低下す
る等の問題を生じている。そのため、コンタクト上部に
テーパを形成されるようになっている。この方法により
アルミ配線のカバレージの低下を防ぐことができた。
【０００３】しかしながら、半導体装置の集積度の増加
は、アルミからなる第２の配線層を形成するために素子
上で高くなっている絶縁層を平坦化するエッチバック処
理が行なわれるようになり、素子以外の個所の絶縁層は
さらに厚くなっている。そのため、従来のような１段の
テーパでは、アルミ配線のカバーレージを維持するため
には、テーパ形成時間を増加し、テーパを大きくする必
要がある。しかし、ドライエッチング法の場合は、図１
６−ａに示すようにレジストパターンの開口部の周囲１
５もエッチングされ、その結果テーパ１１の大きさを制
御することが難しいばかりでなくコンタクト開口７自体
が点線で示すように大きくなってしまうという問題があ
った。また、ウェットエッチング法によりテーパを設け
る場合は、図１６−ｂに示すように、エッチバック処理
によって絶縁層５の表面がダメージを受けエッチング溶
液に侵され易くなっているため、レジスト層９と絶縁層
５の界面へ溶液が浸透し、レジスト層下面に沿ってエッ
チングされ、レジスト層９が剥がれてしまうという欠点
があった。
は、アルミからなる第２の配線層を形成するために素子
上で高くなっている絶縁層を平坦化するエッチバック処
理が行なわれるようになり、素子以外の個所の絶縁層は
さらに厚くなっている。そのため、従来のような１段の
テーパでは、アルミ配線のカバーレージを維持するため
には、テーパ形成時間を増加し、テーパを大きくする必
要がある。しかし、ドライエッチング法の場合は、図１
６−ａに示すようにレジストパターンの開口部の周囲１
５もエッチングされ、その結果テーパ１１の大きさを制
御することが難しいばかりでなくコンタクト開口７自体
が点線で示すように大きくなってしまうという問題があ
った。また、ウェットエッチング法によりテーパを設け
る場合は、図１６−ｂに示すように、エッチバック処理
によって絶縁層５の表面がダメージを受けエッチング溶
液に侵され易くなっているため、レジスト層９と絶縁層
５の界面へ溶液が浸透し、レジスト層下面に沿ってエッ
チングされ、レジスト層９が剥がれてしまうという欠点
があった。
【０００４】また、このような半導体装置は、素子分離
シリコン酸化膜２や配線層のために、絶縁層の表面に凹
凸が存在し第２の配線層を形成する際の障害となるの
で、コンタクトを形成する部分の配線層上の絶縁層を平
坦にする処理を行っている。このため、導電層３の部分
の厚さａと素子分離シリコン酸化膜上の導体４の部分の
厚さｂとが異なって（ａ＞ｂ）いる（図１５）。この結
果、エッチングによりコンタクト開口部７を開口すると
き、素子上の絶縁層が薄いところの配線層４がエッチン
グガスに長時間晒されてしまい、配線層がダメージを受
けるという欠点があった。
シリコン酸化膜２や配線層のために、絶縁層の表面に凹
凸が存在し第２の配線層を形成する際の障害となるの
で、コンタクトを形成する部分の配線層上の絶縁層を平
坦にする処理を行っている。このため、導電層３の部分
の厚さａと素子分離シリコン酸化膜上の導体４の部分の
厚さｂとが異なって（ａ＞ｂ）いる（図１５）。この結
果、エッチングによりコンタクト開口部７を開口すると
き、素子上の絶縁層が薄いところの配線層４がエッチン
グガスに長時間晒されてしまい、配線層がダメージを受
けるという欠点があった。
【０００５】
【発明が解決しようとする課題】この出願の第１の発明
は、レジストにダメージを与えずにコンタクト上部に２
段のテーパを形成し、アルミ配線のカバーレージを向上
することを課題とする。第２の発明は、絶縁層５が厚い
部分ではコンタクトに大径の２段のテーパを形成し、素
子上の絶縁層５の薄い部分では小径の１段のテーパを形
成し、配線層上の各コンタクト開口形成時の絶縁層厚が
同程度とすることを課題とする。
は、レジストにダメージを与えずにコンタクト上部に２
段のテーパを形成し、アルミ配線のカバーレージを向上
することを課題とする。第２の発明は、絶縁層５が厚い
部分ではコンタクトに大径の２段のテーパを形成し、素
子上の絶縁層５の薄い部分では小径の１段のテーパを形
成し、配線層上の各コンタクト開口形成時の絶縁層厚が
同程度とすることを課題とする。
【０００６】
【課題を解決するための手段】この出願の第１の発明で
は、等方性ドライエッチングと等方性ウェットエッチン
グと組合せることで、レジストパターンにダメージを与
えずに２段のテーパを形成する。
は、等方性ドライエッチングと等方性ウェットエッチン
グと組合せることで、レジストパターンにダメージを与
えずに２段のテーパを形成する。
【０００７】この出願の第２の発明では、絶縁層が厚く
なる領域上には２段のテーパを形成し、絶縁層の薄くな
る素子分離シリコン酸化膜等の領域上には１段のテーパ
を形成して、異方性エッチングによりコンタクト開口部
７を形成する絶縁層の厚さを同程度にする。
なる領域上には２段のテーパを形成し、絶縁層の薄くな
る素子分離シリコン酸化膜等の領域上には１段のテーパ
を形成して、異方性エッチングによりコンタクト開口部
７を形成する絶縁層の厚さを同程度にする。
【０００８】
【作用】本出願の第１の発明によれば、等方性ドライエ
ッチングの工程に続けて等方性ウエットエッチングを行
なうことにより、レジストパターンにダメージを与えず
に２段のテーパを形成することができる。本出願の第２
の発明によれば、一回目の等方性エッチングにより一旦
テーパが形成され、レジストエッチバックにより凸部の
テーパは除かれ、二回目の等方性エッチングにより、凸
部には１段の、レジストエッチバックにより削られなか
った凹部には２段のテーパが形成されるので、異方性エ
ッチングされる絶縁層の厚さを同程度とすることが可能
となる。
ッチングの工程に続けて等方性ウエットエッチングを行
なうことにより、レジストパターンにダメージを与えず
に２段のテーパを形成することができる。本出願の第２
の発明によれば、一回目の等方性エッチングにより一旦
テーパが形成され、レジストエッチバックにより凸部の
テーパは除かれ、二回目の等方性エッチングにより、凸
部には１段の、レジストエッチバックにより削られなか
った凹部には２段のテーパが形成されるので、異方性エ
ッチングされる絶縁層の厚さを同程度とすることが可能
となる。
【０００９】
【実施例】以下、実施例に基づいて、本発明を具体的に
説明する。 「実施例１」 以下図１に基づいて、第１の発明を具体
的に説明する。この発明は、配線層を有する半導体基板
１上に、シリコン酸化膜から成る絶縁層５を堆積し、熱
処理によりリフローし、レジストエッチバック法により
絶縁層を平坦化し、コンタクトレジストパターンを形成
する。次にドライエッチングを行い、１段目のテーパ１
３を形成する。次に、ふっ化水素水溶液で２段目のテー
パ１４を形成する。この時、絶縁層の表面には、レジス
トエッチバックによるダメージ層が存在するため、絶縁
層表面が速くエッチングされ、大きなテーパを作ること
ができる。半導体基板１上に不純物を含んでいないシリ
コン酸化膜５−１を３０００Å、ほう素りんを含んだシ
リコン酸化膜５−２を１００００Åを常圧化学気相成長
法により堆積し絶縁層５を形成する。次いで、Ｎ2雰囲
気中で９５０℃でリフローする（図１）。次に全面にエ
ッチング速度が絶縁層５のエッチング速度と等しいエッ
チバック用のレジスト１０を表面が平坦になるように塗
布する（図２）。エッチバック用のレジスト１０と絶縁
層５−２をエッチバックし、絶縁層５の表面を平坦化
し、その上に半導体基板１上の導電層３とアルミからな
る上部配線６を接続するコンタクトを形成するためのレ
ジストパターン９を形成する（図３）。
説明する。 「実施例１」 以下図１に基づいて、第１の発明を具体
的に説明する。この発明は、配線層を有する半導体基板
１上に、シリコン酸化膜から成る絶縁層５を堆積し、熱
処理によりリフローし、レジストエッチバック法により
絶縁層を平坦化し、コンタクトレジストパターンを形成
する。次にドライエッチングを行い、１段目のテーパ１
３を形成する。次に、ふっ化水素水溶液で２段目のテー
パ１４を形成する。この時、絶縁層の表面には、レジス
トエッチバックによるダメージ層が存在するため、絶縁
層表面が速くエッチングされ、大きなテーパを作ること
ができる。半導体基板１上に不純物を含んでいないシリ
コン酸化膜５−１を３０００Å、ほう素りんを含んだシ
リコン酸化膜５−２を１００００Åを常圧化学気相成長
法により堆積し絶縁層５を形成する。次いで、Ｎ2雰囲
気中で９５０℃でリフローする（図１）。次に全面にエ
ッチング速度が絶縁層５のエッチング速度と等しいエッ
チバック用のレジスト１０を表面が平坦になるように塗
布する（図２）。エッチバック用のレジスト１０と絶縁
層５−２をエッチバックし、絶縁層５の表面を平坦化
し、その上に半導体基板１上の導電層３とアルミからな
る上部配線６を接続するコンタクトを形成するためのレ
ジストパターン９を形成する（図３）。
【００１０】次いで、マイクロ波出力＝７００Ｗで、Ｃ
Ｆ4／Ｏ2＝３００／１５０ｓｃｃｍの条件のケミカルド
ライエッチング法により絶縁層５を５分間エッチングし
て１段目のテーパ１３を形成する（図４）。次に、この
レジストパターン９を用いて、ふっ化水素水溶液（６
％）に２分間浸せきする。この時、レジストパターン９
と先のレジストバック処理によってダメージを受けてい
る酸化層５の表面との界面は、深さ方向のエッチング速
度に対して約３倍のエッチング速度を持つので界面に沿
ってエッチングが進み、１段目のテーパ１４の上部に２
段目のテーパ１４が形成される（図５）。次いで、コン
タクトレジストパターン９に基づいて反応性イオンエッ
チング法により第一の配線層に到達するコンタクト開口
部７を開口する（図６）。次いで、レジストパターン９
をＯ2プラズマにより除去し、アルミを蒸着し、上部配
線６およびコンタクト８を形成する（図７）。
Ｆ4／Ｏ2＝３００／１５０ｓｃｃｍの条件のケミカルド
ライエッチング法により絶縁層５を５分間エッチングし
て１段目のテーパ１３を形成する（図４）。次に、この
レジストパターン９を用いて、ふっ化水素水溶液（６
％）に２分間浸せきする。この時、レジストパターン９
と先のレジストバック処理によってダメージを受けてい
る酸化層５の表面との界面は、深さ方向のエッチング速
度に対して約３倍のエッチング速度を持つので界面に沿
ってエッチングが進み、１段目のテーパ１４の上部に２
段目のテーパ１４が形成される（図５）。次いで、コン
タクトレジストパターン９に基づいて反応性イオンエッ
チング法により第一の配線層に到達するコンタクト開口
部７を開口する（図６）。次いで、レジストパターン９
をＯ2プラズマにより除去し、アルミを蒸着し、上部配
線６およびコンタクト８を形成する（図７）。
【００１１】「実施例２」以下、図２に基づいて、第２
の発明を具体的に説明する。この発明は、配線層を有す
る半導体基板１上に、フロー性を有する絶縁層５を堆積
し、熱処理によりフローし、この上にコンタクトレジス
トパターン９を形成し、等方性エッチングして第１のテ
ーパ１１を形成する。レジストパターン９を除去後、素
子分離シリコン酸化膜２上の配線層４に対するコンタク
トテーパ１４が削られるまでレジストエッチバックを行
い平坦化する。その後、再度コンタクトレジストパター
ン４を形成し、等方性エッチングし第２のテーパ１２を
形成してコンタクト開口部７を形成する絶縁層５の厚さ
を等しくするものである。トランジスタのソース、ドレ
インになる拡散層３と、ゲート電極になる多結晶シリコ
ン４を形成した半導体基板１上に、不純物を含んでいな
いシリコン酸化膜５−１を３０００Å、ほう素とりんを
含んだシリコン酸化膜５−２を１００００Åを常圧化学
気相成長法により堆積し、Ｎ2雰囲気の下９５０℃でリ
フローし、その上に半導体基板１上の導電層３，４とア
ルミからなる上部配線６を接続するコンタクト８のレジ
ストパターン９を形成する（図８）。このとき拡散層３
の上方の絶縁層５の厚さａ1と多結晶シリコン４の上方
の絶縁層５の厚さｂ1とは等しくなっている。そして、
マイクロ波出力７００ＷでＣＦ4／Ｏ2＝３００／１５０
０ｓｃｃｍの条件でケミカルドライエッチング法により
層間絶縁層５を２０００Å等方性エッチングして１段目
のテーパ１１を形成する（図９）。このとき、１段目の
テーパ１１の底面と導電層３の間の絶縁層５の厚さａ2
および１段目のテーパ１１の底面と導電層４との間の絶
縁層の厚さｂ2は等しくなっている。
の発明を具体的に説明する。この発明は、配線層を有す
る半導体基板１上に、フロー性を有する絶縁層５を堆積
し、熱処理によりフローし、この上にコンタクトレジス
トパターン９を形成し、等方性エッチングして第１のテ
ーパ１１を形成する。レジストパターン９を除去後、素
子分離シリコン酸化膜２上の配線層４に対するコンタク
トテーパ１４が削られるまでレジストエッチバックを行
い平坦化する。その後、再度コンタクトレジストパター
ン４を形成し、等方性エッチングし第２のテーパ１２を
形成してコンタクト開口部７を形成する絶縁層５の厚さ
を等しくするものである。トランジスタのソース、ドレ
インになる拡散層３と、ゲート電極になる多結晶シリコ
ン４を形成した半導体基板１上に、不純物を含んでいな
いシリコン酸化膜５−１を３０００Å、ほう素とりんを
含んだシリコン酸化膜５−２を１００００Åを常圧化学
気相成長法により堆積し、Ｎ2雰囲気の下９５０℃でリ
フローし、その上に半導体基板１上の導電層３，４とア
ルミからなる上部配線６を接続するコンタクト８のレジ
ストパターン９を形成する（図８）。このとき拡散層３
の上方の絶縁層５の厚さａ1と多結晶シリコン４の上方
の絶縁層５の厚さｂ1とは等しくなっている。そして、
マイクロ波出力７００ＷでＣＦ4／Ｏ2＝３００／１５０
０ｓｃｃｍの条件でケミカルドライエッチング法により
層間絶縁層５を２０００Å等方性エッチングして１段目
のテーパ１１を形成する（図９）。このとき、１段目の
テーパ１１の底面と導電層３の間の絶縁層５の厚さａ2
および１段目のテーパ１１の底面と導電層４との間の絶
縁層の厚さｂ2は等しくなっている。
【００１２】次いで、レジストパターン９をＯ2プラズ
マにより除去し、次に絶縁層５のエッチング速度と等し
いエッチング速度を有するレジストエッチバック用のレ
ジスト層１０を表面が平坦になるように塗布し（図１
０）、レジストエッチバック法で層間絶縁層５を２００
０Å、すなわち、ゲート電極上の１段目のテーパ１１の
底面まで削り戻す（図１１）。このとき、１段目のテー
パ１１の底面と導電層３との間の絶縁層５の厚さａ3お
よび導電層４上の絶縁層の厚さｂ3は等しくなってい
る。そして、再度コンタクトレジストパターン９を形成
し、ケミカルドライエッチング法により層間絶縁層５を
２０００Å等方性エッチングして２段目のテーパ１２を
形成する。これにより、ソース、ドレインになる拡散層
３上にはテーパ１１およびテーパ１２の２段のテーパが
形成され、ゲート電極になる多結晶シリコン４上にはテ
ーパ１２からなる１段のテーパが形成される（図１
２）。このとき、２段目のテーパ１２の底面と導電層３
との間の絶縁層５の厚さａ4および導電層４上の絶縁層
の厚さｂ4は等しくなっている。そして、コンタクトレ
ジストパターン９に基づいて反応性イオンエッチング法
により導電層３および導電層４に到達するコンタクト開
口部７を開口する（図１３）。このとき、導電層３上の
コンタクト開口７と導電層４上のコンタクト開口７とは
同じ深さであるので、導電層４の表面がエッチングガス
剤によりダメージを受けることは無くなる。次いで、レ
ジストパターンをＯ2プラズマにより除去し、アルミか
らなる上部配線６と導電層３ならびに導電層４とを接続
するコンタクト８を形成する（図１４）。
マにより除去し、次に絶縁層５のエッチング速度と等し
いエッチング速度を有するレジストエッチバック用のレ
ジスト層１０を表面が平坦になるように塗布し（図１
０）、レジストエッチバック法で層間絶縁層５を２００
０Å、すなわち、ゲート電極上の１段目のテーパ１１の
底面まで削り戻す（図１１）。このとき、１段目のテー
パ１１の底面と導電層３との間の絶縁層５の厚さａ3お
よび導電層４上の絶縁層の厚さｂ3は等しくなってい
る。そして、再度コンタクトレジストパターン９を形成
し、ケミカルドライエッチング法により層間絶縁層５を
２０００Å等方性エッチングして２段目のテーパ１２を
形成する。これにより、ソース、ドレインになる拡散層
３上にはテーパ１１およびテーパ１２の２段のテーパが
形成され、ゲート電極になる多結晶シリコン４上にはテ
ーパ１２からなる１段のテーパが形成される（図１
２）。このとき、２段目のテーパ１２の底面と導電層３
との間の絶縁層５の厚さａ4および導電層４上の絶縁層
の厚さｂ4は等しくなっている。そして、コンタクトレ
ジストパターン９に基づいて反応性イオンエッチング法
により導電層３および導電層４に到達するコンタクト開
口部７を開口する（図１３）。このとき、導電層３上の
コンタクト開口７と導電層４上のコンタクト開口７とは
同じ深さであるので、導電層４の表面がエッチングガス
剤によりダメージを受けることは無くなる。次いで、レ
ジストパターンをＯ2プラズマにより除去し、アルミか
らなる上部配線６と導電層３ならびに導電層４とを接続
するコンタクト８を形成する（図１４）。
【００１３】
【発明の効果】以上述べたように、第１の発明によれ
ば、同一のレジストパターンを用いてテーパを形成する
ときに、ドライエッチング法と、レジストエッチバック
のダメージ層を利用したウェットエッチング法を組み合
わせているため、コンタクト上部に大きいテーパを持つ
２段のテーパが得られるとともに、径の大きいテーパを
得る場合でも、レジストパターンの変化やレジストの剥
がれということが生じない。
ば、同一のレジストパターンを用いてテーパを形成する
ときに、ドライエッチング法と、レジストエッチバック
のダメージ層を利用したウェットエッチング法を組み合
わせているため、コンタクト上部に大きいテーパを持つ
２段のテーパが得られるとともに、径の大きいテーパを
得る場合でも、レジストパターンの変化やレジストの剥
がれということが生じない。
【００１４】第２の発明によれば、層間絶縁層の厚い拡
散層上には２段のテーパが、層間絶縁層の薄い多結晶シ
リコン上には１段のテーパが形成されるため、異方性エ
ッチングされる層間絶縁層の厚さは等しくなり、第１の
配線層にエッチングダメージが加えられることがない。
また、層間絶縁層が厚く形成されてコンタクト開口のア
スペクト比が高くなった所には、２段のテーパが設けら
れるため、アルミ配線のカバレージの低下を防ぐことが
できる。
散層上には２段のテーパが、層間絶縁層の薄い多結晶シ
リコン上には１段のテーパが形成されるため、異方性エ
ッチングされる層間絶縁層の厚さは等しくなり、第１の
配線層にエッチングダメージが加えられることがない。
また、層間絶縁層が厚く形成されてコンタクト開口のア
スペクト比が高くなった所には、２段のテーパが設けら
れるため、アルミ配線のカバレージの低下を防ぐことが
できる。
【図１】 第１の発明の第１工程を示す半導体装置の断
面図。
面図。
【図２】 第１の発明の第２工程を示す半導体装置の断
面図。
面図。
【図３】 第１の発明の第３工程を示す半導体装置の断
面図。
面図。
【図４】 第１の発明の第４工程を示す半導体装置の断
面図。
面図。
【図５】 第１の発明の第５工程を示す半導体装置の断
面図。
面図。
【図６】 第１の発明の第６工程を示す半導体装置の断
面図。
面図。
【図７】 第１の発明の第７工程を示す半導体装置の断
面図。
面図。
【図８】 第２の発明の第１工程を示す半導体装置の断
面図。
面図。
【図９】 第２の発明の第２工程を示す半導体装置の断
面図。
面図。
【図１０】 第２の発明の第３工程を示す半導体装置の
断面図。
断面図。
【図１１】 第２の発明の第４工程を示す半導体装置の
断面図。
断面図。
【図１２】 第２の発明の第５工程を示す半導体装置の
断面図。
断面図。
【図１３】 第２の発明の第６工程を示す半導体装置の
断面図。
断面図。
【図１４】 第２の発明の第７工程を示す半導体装置の
断面図。
断面図。
【図１５】 従来技術を示す断面図。
【図１６】 従来技術を示す断面図。
１ 半導体基板、 ２ 素子分離酸化膜、 ３ 第１配
線層（ソースまたはドレイン）、 ４ 第１配線層（ゲ
ート）、 ５ 絶縁層）、 ６ 第２配線層、７コンタ
クト開口部、 ８ コンタクト、 ９ レジスト層、
１０ エッチバック用レジスト層、 １１〜１４ テー
パ。
線層（ソースまたはドレイン）、 ４ 第１配線層（ゲ
ート）、 ５ 絶縁層）、 ６ 第２配線層、７コンタ
クト開口部、 ８ コンタクト、 ９ レジスト層、
１０ エッチバック用レジスト層、 １１〜１４ テー
パ。
Claims (2)
- 【請求項１】 半導体基板上に設けられた第１配線層と
層間絶縁膜を挾んで設けた第２配線層を電気的に接続す
るためのコンタクトを設けた半導体装置の製造方法にお
いて、 前記半導体基板上に熱処理によって流動する性質を有す
る絶縁層を形成する工程と、 前記絶縁層を軟化点以上の温度で熱処理して流動させる
工程と、 前記絶縁層上にエッチバック用のレジストを全面塗布す
る工程と、 前記レジストと絶縁層をエッチバックする工程と、 コンタクト形成部にレジストパターンを形成する工程
と、 前記レジストパターンをマスクとして前記絶縁層を所望
の量を等方性ドライエッチングし第１のテーパを形成す
る工程と、 前記絶縁層を等方性ウェットエッチングして第２のテー
パを形成する工程と、 前記絶縁層を異方性エッチングして前記第１配線層に達
するコンタクト開口部を開口する工程と、 前記レジストパターンを除去する工程からなることを特
徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に設けられた第１配線層と
層間絶縁層を挾んで設けた第２配線層を、電気的に接続
するためのコンタクトを設けた半導体装置の製造法にお
いて、 前記半導体基板上に熱処理によって流動する性質を有す
る絶縁層を形成する工程と、 前記絶縁層を熱処理によって流動させる工程と、 コンタクト形成部に第１のレジストパターンを形成する
工程と、 前記絶縁層を所望の量を等方性エッチングして第１のテ
ーパを形成する工程と、前記第１のレジストパターンを
除去する工程と、 エッチバック用のレジストを形成する工程と絶縁層およ
びエッチバック用レジストをエッチバックする工程と、 前記第１のレジストパターンと同じパターンの第２のレ
ジストパターンを形成する工程と、 前記絶縁層を所望の量を等方性エッチングして第２のテ
ーパを形成する工程と、前記第２レジストパターンに基
づいて前記絶縁層を異方性エッチングしてコンタクトホ
ールを開口する工程と、 前記第２のレジストパターンを除去する工程と、 前記絶縁層上に第２の配線層を設けると同時にコンタク
ト開口部を介して第１配線層と第２配線層との間を接続
するコンタクトを形成する工程からなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26132191A JPH0574953A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26132191A JPH0574953A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574953A true JPH0574953A (ja) | 1993-03-26 |
Family
ID=17360189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26132191A Pending JPH0574953A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574953A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000019959A (ko) * | 1998-09-16 | 2000-04-15 | 김영환 | 반도체 소자의 플러그 형성방법 |
-
1991
- 1991-09-13 JP JP26132191A patent/JPH0574953A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000019959A (ko) * | 1998-09-16 | 2000-04-15 | 김영환 | 반도체 소자의 플러그 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH0492427A (ja) | 半導体装置の製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
| JPH0574953A (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP2001338977A (ja) | 半導体装置の製造方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JP3565316B2 (ja) | タングステンプラグの形成方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JP2000323569A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3112036B2 (ja) | 半導体装置の製造方法 | |
| JPH08213458A (ja) | 半導体装置およびその製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JP3112755B2 (ja) | ＴｉＮ膜の形成方法 | |
| JPH04280455A (ja) | 半導体装置の製造方法 | |
| JPH0917864A (ja) | 接続構造形成方法、及び半導体装置 | |
| JPS6043844A (ja) | 半導体装置の製造方法 | |
| JPH1117004A (ja) | 半導体装置およびその製造方法 |