JP3565316B2 - タングステンプラグの形成方法 - Google Patents

タングステンプラグの形成方法 Download PDF

Info

Publication number
JP3565316B2
JP3565316B2 JP03433699A JP3433699A JP3565316B2 JP 3565316 B2 JP3565316 B2 JP 3565316B2 JP 03433699 A JP03433699 A JP 03433699A JP 3433699 A JP3433699 A JP 3433699A JP 3565316 B2 JP3565316 B2 JP 3565316B2
Authority
JP
Japan
Prior art keywords
film
via hole
insulating layer
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03433699A
Other languages
English (en)
Other versions
JP2000232161A (ja
Inventor
憲治 谷
Original Assignee
旭化成マイクロシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成マイクロシステム株式会社 filed Critical 旭化成マイクロシステム株式会社
Priority to JP03433699A priority Critical patent/JP3565316B2/ja
Publication of JP2000232161A publication Critical patent/JP2000232161A/ja
Application granted granted Critical
Publication of JP3565316B2 publication Critical patent/JP3565316B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁層を介して下層配線および上層配線が形成される多層配線型の半導体装置の製造方法に係り、特に、下層配線と上層配線とを接続するビアホール内にタングステンプラグを形成する方法に関する。さらに詳しくは、ビアホール内に十分なタングステン膜を形成し、もって製品の信頼性を向上するのに好適なタングステンプラグの形成方法に関する。
【0002】
【従来の技術】
絶縁層を介して下層配線および上層配線が形成される多層配線型の半導体装置の製造においては、配線間に形成された絶縁層にビアホールを形成し、このビアホール内にタングステンプラグを形成することにより、下層配線と上層配線とを電気的に接続するという方法が採用されている。従来、ビアホール内にタングステンプラグを形成する方法としては、図2に示すようなものがあった。図2は、半導体装置の製造工程の一部分を示す断面図である。
【0003】
まず、図2に示すように、アルミニウム等の金属材料からなる下層配線10上に薄いチタンライド(TiN)膜である反射防止膜14を形成し、下層配線10および反射防止膜14を覆うようにして反射防止膜14上に絶縁層20を形成する。この絶縁層20は、テトラ・エトキシ・シラン膜等の酸化膜22と、酸化膜22の上面を平坦化するためのSOG(Spin On Glass)層24と、テトラ・エトキシ・シラン膜等の酸化膜26と、をその順で積層して形成する。
【0004】
次いで、絶縁層20上に下層配線10に対応して窓が開いたレジストパターンを形成し、RIE(Reactive Ion Etching)等の異方性エッチングを行ってビアホール30を形成する。ビアホール30が形成されたら、ビアホール30を含む絶縁層20上にCVD(Chemical Vaper Deposition)法によりタングステン膜40を形成し、タングステン膜40を絶縁層20表面付近までエッチングして、その上にアルミニウム等の金属材料からなる上層配線を形成する。
【0005】
【発明が解決しようとする課題】
しかしながら、従来のタングステンプラグの形成方法にあっては、CVD法によりタングステン膜を形成する際に、半導体装置を450[℃]もの高温状態にさらすため、SOG膜24から水蒸気ガスが発生し、これにより、図2に示すように、ビアホール30内にタングステン膜40が十分に形成されない場合があった。このため、下層配線10と上層配線との電気的接続が不良となるばかりか、最悪の場合は断線状態となることもあり、製品の信頼性を著しく低下させる原因になっていた。
【0006】
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、ビアホール内に十分なタングステン膜を形成し、もって製品の信頼性を向上するのに好適なタングステンプラグの形成方法を提供することを目的としている。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る請求項1記載のタングステンプラグの形成方法は、絶縁層を介して下層配線および上層配線が形成される多層配線型の半導体装置の製造工程において、下層配線上にSOG層を有する絶縁層を形成し、前記絶縁層上に形成される予定の上層配線と前記下層配線とを接続するビアホールを前記絶縁層に形成し、前記ビアホール内にタングステンプラグを形成する方法であって、前記ビアホールを含む前記絶縁層上にCVD法によりタングステン膜を形成する成膜ステップと、前記タングステン膜を、前記ビアホール内に生じた空洞が前記タングステン膜表面に現れるまでエッチングするエッチングステップと、を含み、前記成膜ステップおよび前記エッチングステップを繰り返し行う。
【0010】
ここで、ビアホールとは、下層配線と上層配線とを電気的に接続するために形成される穴をいい、これには、コンタクトホールやスルーホール等も含まれる
【0011】
また、エッチングステップは、ビアホール内に生じた空洞がタングステン膜上に現れるまでエッチングを行うが、このようにエッチングしたのちにCVD法により再び成膜を行うと、1回目の成膜で空洞化したビアホールにおいて、ビアホール内にある多少のタングステン膜が核となって成膜が促進するため、ビアホール内にタングステン膜が形成されやすくなる。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。図1(a)〜(d)は、本発明の実施の形態を示す図であって、半導体装置の製造工程の一部分を示す断面図である。
本発明に係るタングステンプラグの形成方法は、絶縁層を介して下層配線および上層配線が形成される多層配線型の半導体装置を製造する一工程であって、まず、図1(a)に示すように、薄い(例えば、1000[Å])チタンライド膜である反射防止膜12上にアルミニウム等の金属材料からなる下層配線10を形成し、さらにこの下層配線10上に薄いチタンライド膜である反射防止膜14を形成し、下層配線10および反射防止膜12,14を覆うようにして反射防止膜14上に絶縁層20を形成する。この絶縁層20は、テトラ・エトキシ・シラン膜等の酸化膜22と、下層配線10により盛り上がった酸化膜22の上面を平坦化するためのSOG層24と、テトラ・エトキシ・シラン膜等の酸化膜26と、をその順で積層して形成する。なお、SOG層24は、有機溶剤に溶けたガラス溶液を酸化膜22上に回転塗布(スピンコート)し、加熱処理して形成される。
【0014】
次いで、図示しないが、絶縁層20上に下層配線10に対応して窓が開いたレジストパターンを形成し、RIE等の異方性エッチングを行ってビアホール30を形成する。ただし、このエッチングの際には、下層配線10上の反射防止膜14は除去せずに残存させる。これを満足するエッチングの条件としては、例えば、圧力0.8[Torr]、電力700[W]で、エッチングガス(CF+CHF+Ar+He)を40:20:800:20の割合で用いることが挙げられる。
【0015】
こうしてビアホール30が形成されたら、ビアホール30を含む絶縁層20上にCVD法によりタングステン膜40を形成する。このCVDの条件としては、例えば、圧力90[Torr]、温度450[℃]で、CVDガス(WF+H)を1:10の割合で用いることが挙げられる。こうした条件下でCVDを行うと、絶縁層20に形成されたいくつかのビアホール30内には、SOG層24からの水蒸気ガスにより空洞が生じる。
【0016】
次いで、図1(b)に示すように、RIE等の異方性エッチングを行ってタングステン膜40を絶縁層20表面付近までエッチングする。具体的には、ビアホール30内に生じた空洞が絶縁層20表面に現れるまでエッチングを行う。このエッチングの条件としては、例えば、圧力200[mTorr]、電力300[W]で、エッチングガス(SF+Ar)を2:1の割合で用いることが挙げられる。
【0017】
次いで、図1(c)に示すように、上記同様の条件下で、ビアホール30を含む絶縁層20上にCVD法により再びタングステン膜40を形成する。すると、1回目の成膜で空洞化したビアホール30において、ビアホール30内にある多少のタングステン膜が核となって成膜が促進し、ビアホール30内に十分なタングステン膜40が形成される。
【0018】
そして、図1(d)に示すように、絶縁層20上全体にアルミニウム等の配線材料を塗布し、これを公知のフォト・リソ工程により適宜パターンニングして、上層配線50を形成するとともに、下層配線10と上層配線50とを、ビアホール30内に形成されたタングステン膜40により接続する。
このようにして、本実施の形態では、下層配線10上に絶縁層20を形成し、絶縁層20上に形成される予定の上層配線50と下層配線10とを接続するビアホール30を絶縁層20に形成した状態において、ビアホール30を含む絶縁層20上にCVD法によりタングステン膜40を形成し、タングステン膜40を絶縁層20表面付近までエッチングする一連の処理を2回行った。
【0019】
このため、1回目の成膜でSOG層24からの水蒸気ガスによりビアホール30内が空洞化しても、2回目の成膜により、ビアホール30内にある多少のタングステン膜40が核となって成膜が促進し、ビアホール30内に十分なタングステン膜40が形成される。したがって、従来に比して、下層配線10と上層配線50との電気的接続が不良となる可能性が低減し、もって製品の信頼性を向上することができる。
【0020】
なお、上記実施の形態においては、ビアホール30を含む絶縁層20上にCVD法によりタングステン膜40を形成し、タングステン膜40を絶縁層20表面付近までエッチングする一連の処理を2回行ったが、これに限らず、さらに複数回行ってもよい。このように多数回にわたって処理を行うと、ビアホール30内にタングステン膜40をより確実に形成することができる。
【0021】
【発明の効果】
以上説明したように、本発明に係る請求項記載のタングステンプラグの形成方法によれば、1回目の成膜でビアホール内が空洞化しても、2回目以降の成膜により、ビアホール内にある多少のタングステン膜が核となって成膜が促進し、ビアホール内に十分なタングステン膜が形成されるので、従来に比して、下層配線と上層配線との電気的接続が不良となる可能性が低減し、もって製品の信頼性を向上することができるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す断面図である。
【図2】従来のタングステンプラグの形成方法を示す断面図である。
【符号の説明】
10 下層配線
12,14 反射防止膜
20 絶縁層
22,26 酸化膜
24 SOG層
30 ビアホール
40 タングステン膜
50 上層配線

Claims (1)

  1. 絶縁層を介して下層配線及び上層配線が形成される多層配線型の半導体装置の製造工程において、下層配線上にSOG層を有する絶縁層を形成し、前記絶縁層上に形成される予定の上層配線と前記下層配線とを接続するビアホールを前記絶縁層に形成し、前記ビアホール内にタングステンプラグを形成する方法であって、
    前記ビアホールを含む前記絶縁層上にCVD法によりタングステン膜を形成する成膜ステップと、前記タングステン膜を、前記ビアホール内に生じた空洞が前記タングステン膜表面に現れるまでエッチングするエッチングステップと、を含み、前記成膜ステップ及び前記エッチングステップを繰り返し行うことを特徴とするタングステンプラグの形成方法。
JP03433699A 1999-02-12 1999-02-12 タングステンプラグの形成方法 Expired - Fee Related JP3565316B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03433699A JP3565316B2 (ja) 1999-02-12 1999-02-12 タングステンプラグの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03433699A JP3565316B2 (ja) 1999-02-12 1999-02-12 タングステンプラグの形成方法

Publications (2)

Publication Number Publication Date
JP2000232161A JP2000232161A (ja) 2000-08-22
JP3565316B2 true JP3565316B2 (ja) 2004-09-15

Family

ID=12411313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03433699A Expired - Fee Related JP3565316B2 (ja) 1999-02-12 1999-02-12 タングステンプラグの形成方法

Country Status (1)

Country Link
JP (1) JP3565316B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081020A (ja) * 2005-09-13 2007-03-29 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2000232161A (ja) 2000-08-22

Similar Documents

Publication Publication Date Title
JP3128811B2 (ja) 半導体装置の製造方法
JP4417439B2 (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
JPH1092925A (ja) 半導体構成要素および製造方法
JPH11135626A (ja) 半導体装置の製造方法
US6191031B1 (en) Process for producing multi-layer wiring structure
JPH07335748A (ja) 半導体素子の製造方法
JP2004119950A (ja) 半導体装置の製造方法
JPH10209278A (ja) 半導体装置およびその製造方法
JP3565316B2 (ja) タングステンプラグの形成方法
JP4071029B2 (ja) 半導体素子の配線形成方法
JPH08139190A (ja) 半導体装置の製造方法
JPH0897383A (ja) 半導体装置の製造方法
JP2001338977A (ja) 半導体装置の製造方法
JPH07240466A (ja) 半導体装置の製造方法
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JP3402937B2 (ja) 半導体装置の製造方法
JP2000164706A (ja) 半導体装置の製造方法
JP2000208620A (ja) 半導体装置の製造方法
JPH08125013A (ja) 半導体装置およびその製造方法
JPH08213458A (ja) 半導体装置およびその製造方法
KR100439027B1 (ko) 셀프 얼라인 콘택형성방법
JPH05251569A (ja) 半導体素子の製造方法
JPH0574953A (ja) 半導体装置の製造方法
JPH02152258A (ja) Lsi用中間酸化膜の製造方法
JPH0831930A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140618

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees