JP3112755B2 - TiN膜の形成方法 - Google Patents

TiN膜の形成方法

Info

Publication number
JP3112755B2
JP3112755B2 JP04288903A JP28890392A JP3112755B2 JP 3112755 B2 JP3112755 B2 JP 3112755B2 JP 04288903 A JP04288903 A JP 04288903A JP 28890392 A JP28890392 A JP 28890392A JP 3112755 B2 JP3112755 B2 JP 3112755B2
Authority
JP
Japan
Prior art keywords
film
gas
tin film
forming
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04288903A
Other languages
English (en)
Other versions
JPH06140360A (ja
Inventor
裕介 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP04288903A priority Critical patent/JP3112755B2/ja
Publication of JPH06140360A publication Critical patent/JPH06140360A/ja
Application granted granted Critical
Publication of JP3112755B2 publication Critical patent/JP3112755B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体素子における
電極配線形成方法、特にTiN膜の形成方法に関するも
のである。
【0002】
【従来の技術】半導体素子において配線構造は従来図3
に示すように形成されている。まず、IC基板1に素子
分離のための絶縁膜2(例えばSiO2 )、拡散層3を
形成した後絶縁膜4(例えばBPSG)をCVD(Ch
emical Vapor Deposition)法
にて形成する。その後コンタクトとなる開孔部5を形成
し、その後配線となるAl−Si系合金膜6をスパッタ
法で形成し、配線パターンをホトリソ,エッチングで得
る。これによって半導体素子が完成する。
【0003】しかしながら集積度が増加するにつれて、
コンタクトの開孔部5の径は小さくなり、アスペクト比
(径と深さの比)が大きくなる。従来の前方法では、A
l−Si系合金膜6のステップカバレージが悪くなり、
断線となる。そのため、コンタクト孔内部を金属で埋込
む技術が開発されてきている。その1つとしてブランケ
ットWCVD+エッチバック法を例に用いて図4に示
す。
【0004】まず半導体基板11に先程と同様に素子分
離絶縁膜12、拡散層13を形成した後絶縁膜14を形
成し、コンタクトとなる開孔部15を形成する。そして
密着層16(例えばTi膜、TiN/Ti膜)を形成す
る。そしてRTA(Rapid Thermal An
neal)処理の後ブランケットW膜17をCVD法で
コンタクト孔15の半径よりも厚い膜厚で形成する(図
4(a))。その後エッチバックを行い、絶縁膜14と
コンタクト孔15内のW膜17との段差が生じない程度
までエッチバックする。その後Al−Si系合金膜18
をスパッタ法で形成し、ホトリソ,エッチングによりパ
ターニングする。(図4(b))このような方法によれ
ばコンタクト孔内を金属で埋込めるため、ステップカバ
レージの悪化による断線を防ぐことができ、信頼性の高
い配線構造が得られる。
【0005】
【発明が解決しようとする課題】しかしながら、さらに
コンタクト孔のアスペクト比が大きくなると、ブランケ
ットW膜の密着層に用いているスパッタ法によるTiN
膜がコンタクト孔底部につかなくなり、コンタクト孔の
内部はWで埋込まれていても、コンタクト抵抗が極めて
上昇してしまう問題がある。また、TiNのCVD法
(例えば熱CVD法、またはECR(Electron
Cyclotoron Resonance)プラズ
マCVD)などで形成する技術もあるが、スパッタ法よ
りステップカバレージに優れ、コンタクト底部にもTi
N膜が形成されているにもかかわらず依然としてコンタ
クト抵抗が高いという問題があった。
【0006】
【課題を解決するための手段】この発明は前記課題を解
決するために、TiNのECRプラズマCVD法におい
て、プラズマを発生させたチャンバー内に、先にTiを
含むガスを導入し、続いてNを含むガスを導入するよう
にしたものである。
【0007】
【作用】この発明によれば、TiN膜の形成方法におい
て以上のような工程を導入したので、ステップカバレー
ジに優れ、コンタクトに用いた場合抵抗の低いTiN膜
が形成できる。
【0008】その理論的な根拠は未だ明らかになってい
ないが、Nを含むガスを先に流すとSi表面が薄く窒化
されてしまい、SiとTiN間に絶縁膜が存在すること
となり、コンタクト抵抗が高くなってしまうことが挙げ
られる。Tiを含むガスを先に流すことにより上述した
現象を抑制できるものと考えられる。
【0009】
【実施例】本発明の実施例を以下に示す。(図4参照)
Si基板11に素子分離のための絶縁膜12(例えばS
iO2 )を形成し、拡散層13を形成した後、層間絶縁
膜14(例えばBPSG)をCVD法にて10000Å
形成する。そして前記層間絶縁膜14を平坦にさせるフ
ロー熱処理を行う。このフロー熱処理はN2 雰囲気で9
50℃15分行う。その後ホトリソ,エッチングにより
拡散層13上に開孔部15を形成する。コンタクト孔の
エッチングはRIE(eactive on
ching)を用いる。コンタクト孔15開孔後ブラン
ケットWCVDのための密着層16を形成する。密着層
16としてTiN膜を1000ÅとしECRプラズマC
VD法を用いる。その条件は、基板温度400〜500
℃,TiCl4 ガス:10〜50sccm,Ar:10
〜50sccm,H2 :10〜50sccm,N2 :5
〜50sccm,1mTorr,2〜3kwで成膜を行
う。
【0010】この時に必ずTiCl4 ガスの方がN2
スよりも先にウェハーに到達しなければならない。ま
た、TiCl4 ガスを流してからN2 ガスを流すまでの
インターバルが長くてもいけない。ここではインターバ
ルを2秒程度とした。密着層16を形成した後、埋込み
金属であるブランケットW層17をCVD法を用いて7
000Å形成する。デポ温度は400〜475℃,WF
6 とH2 の流量比を1:5〜1:10,圧力を10〜9
0Torrで行う。(図4(a)) その後に全面エッチバック(例えばRIE)を行ないW
膜17と絶縁膜14との段差が生じない程度でエッチン
グを終了させる。その後Al−Si系合金膜18を70
00Åスパッタ法で形成し、ホトリソ・エッチングによ
りパターニングする。(図4(b)) ここでSi上にECRプラズマCVD法で形成したTi
N膜の断面TEM観察結果を示す。図1,図2は観察結
果の略図である。TiN膜の形成条件として温度420
℃,Ar:43sccm,H2 :50sccm,マイク
ロ波パワー2.8kw,圧力1mTorr中にTiCl
4 →N2 (インターバル2.5秒)及びN2 →TiCl
4 (インターバル4秒)の2通りのガス導入タイミング
でTiN膜を1000Å形成したものである。TiCl
4 は10sccm,N2 は15sccmである。図1の
(TiCl4 →N2 )TiN/Siの界面は多少の凹凸
があり、一部SiとTiNがつながっているように見え
るのに対し、図2のN2 →TiCl4 のものは平坦なT
iN/Si界面となっており、つながりのない界面であ
る。図7は前述した条件で形成された0.8μm径コン
タクトの抵抗値を示すものである。コンタクト抵抗の違
いからN2 を先に流すことによりECRプラズマ中にお
いて、N2 とH2 が解離し、N+ ,H+ になりアンモニ
アプラズマと同等のものが発生し、Si基板に達した際
にSi−Nの結合を作り、絶縁層ができたものと考えら
れる。この現象は基板温度ガス流量,圧力,等のパラメ
ータを変えても変わるものではなく、TiCl4 をNを
含むガスよりも少しでも先にSi基板上に到達させなけ
れば防ぐことはできない。
【0011】また、図5に示す様にCVD法によりW膜
を形成させた後にホトリソ・エッチングを行い、W膜を
パターニングし配線として用いてもよい。
【0012】また、この埋込み及び配線層はWに限ら
ず、他の高融点金属及びそのシリサイド膜でもかまわな
い。そしてその高融点金属及びシリサイド層が下に存在
する時は以上述べた工程をくり返すことにより多層配線
にも適用できる。
【0013】また、TiN膜は下地Si拡散層との反応
はほとんど生じないので、コンタクト孔15底部の下地
Si拡散層表面の自然酸化膜を完全に除去した方がさら
に低いコンタクト抵抗を得られる。
【0014】図6に示す様なロードロックを有する装置
から搬送し、自然酸化膜を除去するチャンバーA内でA
r,H2 ,CF4 ,CHF3 ,CH2 2 ,NF3 ,S
6等のガスまたはそれらから選ばれた複数の混合ガス
をプラズマによって活性化し、自然酸化膜をプラズマエ
ッチングで除去した後、他のTiNECRプラズマCV
Dチャンバ,B,Cに真空搬送することによって実現可
能である。
【0015】本実施例においては、TiCl4 ガス及び
2 ガスを用いる例を示したが、TiCl4 をはじめと
するTiのハロゲン化ガスや、Tiを含む有機系ガスと
2ガスを組み合わせても良い。またN2 のみならずN
を含むガスとしてNH3 ,N2 2 やN2 ,NH3 ,N
2 2 からなるグループから選ばれた2つ以上の混合ガ
スでもECRプラズマCVD法によりTiN膜を形成す
ることができる。
【0016】更に、以上述べたTiN膜の形成方法は、
バリアメタルの形成や、反射防止膜の形成にも応用可能
であることは言うまでもない。
【0017】
【発明の効果】以上詳細に説明したように、この発明に
よればECRプラズマCVD法を用いて、材料ガスであ
るTiCl4 とN2 ガスのチャンバーへの導入のタイミ
ングを制御し、少なくともN2 よりはTiCl4 の方が
早くウェハに到達するようにしたので、図8に示すよう
に深さ2μmのコンタクト孔に対してコンタクト孔が小
さくなるに従ってスパッタ法によるTiは抵抗が上昇す
るが、カバレージの良いECRプラズマCVDのTiN
を使用すると抵抗上昇は少ない。これにより、抵抗の低
いTiN膜を安定して形成できるようになるため歩留り
の高い半導体素子の製造が可能となる。
【図面の簡単な説明】
【図1】TiCl4 を先に、N2 をあとに流した時の断
面TEM観察略図
【図2】N2 を先に、TiCl4 をあとに流した時の断
面TEM観察略図
【図3】従来のコンタクト
【図4】W埋め込みコンタクト形成を示す工程断面図
【図5】W埋め込みコンタクトの他の実施例
【図6】ロードロックを有するECRプラズマCVD装
【図7】ガスを流すタイミングに依存する0.8μm径
コンタクトの抵抗値
【図8】スパッタTiとECRプラズマCVD、TiN
との、コンタクト抵抗とコンタクト径の関係
【符号の説明】
1,11 半導体基板 2,12 絶縁膜 3,13 拡散層 4,14 絶縁膜 5,15 開孔部 6,18 Al−Si系合金 16 密着層(TiN) 17 W層

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 導電性のTiN膜を形成する方法であっ
    て、ECR(lectron yclotoron
    esonance)によるプラズマを発生させたチ
    ャンバー内に、先にTiを含むガスを導入し、続いてN
    を含むガスを導入することを特徴とするTiN膜の形成
    方法。
  2. 【請求項2】 前記Tiを含むガスが、Tiのハロゲン
    化ガスであることを特徴とする請求項1記載のTiN膜
    の形成方法。
  3. 【請求項3】 前記Tiを含むガスが、Tiを含む有機
    系ガスであることを特徴とする請求項1記載のTiN膜
    の形成方法。
  4. 【請求項4】 前記Nを含むガスが、N2 ,NH3 ,N
    2 2 からなるグループから選ばれた1つ或いは2つ以
    上の混合ガスであるか、もしくは前記グループから選ば
    れた1つ或いは2つ以上の混合ガスとH2 との混合ガス
    であることを特徴とする請求項1記載のTiN膜の形成
    方法。
JP04288903A 1992-10-27 1992-10-27 TiN膜の形成方法 Expired - Fee Related JP3112755B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04288903A JP3112755B2 (ja) 1992-10-27 1992-10-27 TiN膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04288903A JP3112755B2 (ja) 1992-10-27 1992-10-27 TiN膜の形成方法

Publications (2)

Publication Number Publication Date
JPH06140360A JPH06140360A (ja) 1994-05-20
JP3112755B2 true JP3112755B2 (ja) 2000-11-27

Family

ID=17736282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04288903A Expired - Fee Related JP3112755B2 (ja) 1992-10-27 1992-10-27 TiN膜の形成方法

Country Status (1)

Country Link
JP (1) JP3112755B2 (ja)

Also Published As

Publication number Publication date
JPH06140360A (ja) 1994-05-20

Similar Documents

Publication Publication Date Title
JP2773530B2 (ja) 半導体装置の製造方法
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
JPH04239723A (ja) 半導体装置の製造方法
JPH04293233A (ja) メタルプラグの形成方法
JPH10125782A (ja) 半導体装置の製造方法
US5502006A (en) Method for forming electrical contacts in a semiconductor device
JP2000228372A (ja) 半導体装置の製造方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP2800788B2 (ja) 半導体装置の製造方法
JP3112755B2 (ja) TiN膜の形成方法
JPH08288390A (ja) 半導体装置およびその製造方法
JP3400162B2 (ja) 半導体装置の製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPH0823028A (ja) 多層配線を有する半導体素子及びその製造方法
JPH07240466A (ja) 半導体装置の製造方法
JP2702007B2 (ja) 半導体装置の製造方法
JP3301466B2 (ja) 半導体装置の製造方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JP3402937B2 (ja) 半導体装置の製造方法
JPH1050835A (ja) 半導体装置および半導体装置の製造方法
JP2606080B2 (ja) 半導体装置の製造方法
JPH05243226A (ja) 半導体装置の製造方法
JPH08203892A (ja) 半導体装置の製造方法および半導体製造装置
JP2000133711A (ja) 半導体装置およびその製造方法
JP2002026004A (ja) 半導体素子の絶縁膜形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees