JPH1056021A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1056021A
JPH1056021A JP8212229A JP21222996A JPH1056021A JP H1056021 A JPH1056021 A JP H1056021A JP 8212229 A JP8212229 A JP 8212229A JP 21222996 A JP21222996 A JP 21222996A JP H1056021 A JPH1056021 A JP H1056021A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
film
contact hole
etching rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8212229A
Other languages
English (en)
Inventor
Shuichi Kootani
周一 古尾谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8212229A priority Critical patent/JPH1056021A/ja
Publication of JPH1056021A publication Critical patent/JPH1056021A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 工程数の増加を最小限に抑えると共に、信頼
性のある口径が0.35μm以下のコンタクトホールを
容易に且つ正確に形成する方法を提供する。 【解決手段】 半導体基板又は適宜の導電層10上に形
成される層間絶縁膜2上に、該層間絶縁膜2のエッチン
グレートの値よりも低いエッチングレートを有する絶縁
性膜3を形成した後、該絶縁性膜3に、所定のエッチン
グ処理を施して、該絶縁性膜3の被エッチング処理部を
テーパ状端部11を有する開孔部12に形成し、当該端
部がテーパ状に形成された開孔部12をマスクとして該
層間絶縁膜2をエッチング処理して本体部13を形成す
る事によりコンタクトホール15を形成する半導体装置
の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、更に詳しくは、微細なコンタ
クトホールを効率良く形成する事が出来る半導体装置の
製造方法に関するものである。
【0002】
【従来の技術】従来から、半導体装置に設けるコンタク
トホールを形成する方法に関しては多くの技術が開示さ
れて来ている。特に、近年に於いては、半導体装置の高
集積化に伴い、コンタクトホールの微細化が急速に進ん
でおり、係る微細な口径を有するコンタクトホールの製
造技術の開発が注目されて来ている。
【0003】例えば、半導体記憶装置である16メガビ
ットダイナミックランダムアクセスメモリーの16Mbi
t DRAMではコンタクト径が0.5μm程度、又64
Mbit DRAMではコンタクト径が0.35μm程度、
更には256Mbit DRAMではコンタクト径が0.2
5μm程度と言う様に微細化されたコンタクトホールの
開孔部が必要となっている。
【0004】従来のコンタクトホールの形成方法の一例
を図4を参照して説明するならば、図4(A)に示され
る様に、シリコン基板10上のゲート1を覆う例えばB
PSG膜からなる層間絶縁膜2からなる積層体に図4
(B)で示す様に、レジスト3を塗布し、該レジスト3
を例えば縮小投影型露光機(ステッパー)で露光したの
ち、有機溶剤で現像して、次いで図4(C)で示す様
に、当該レジスト3をマスクにして該層間絶縁膜2を例
えば、フッ化炭素ガス単体若しくはフッ化炭素の混合ガ
ス又はこれらのガスに不活性ガスを添加した混合ガスを
用いたプラズマ発生装置により異法性的にエッチング
し、最後に図4(D)に示す様に、該レジスト3を例え
ばO2 ガスを用いたプラズマ発生装置等により除去する
事によって行われる。
【0005】又、例えば特開平4ー196315号公報
に記載されている様な方法も知られており、係る方法に
於いては、シリコン基板であるウェフ上の配線を覆うシ
リコン酸化膜上にポリシリコンを堆積し、レジストマス
クを該ポリシリコン上に形成する。 次に該ポリシリコ
ン層をテーパー状にエッチングし、このテーパー部を利
用してシリコン酸化膜を異方的にエッチングする。 そ
の後該レジストを例えばO2 ガスを用いたプラズマ発生
装置等により除去する事により微細なコンタクトホール
を形成するものである。
【0006】
【発明が解決しようとする課題】然しながら、上記した
従来技術に於いては、以下の様な問題点が存在してい
る。即ち、第1の問題点は、該コンタクトホールの開口
径が図4(B)の工程で設定される口径l1 により決定
されてしまうので、微細なコンタクトホールの形成に
は、レジストを微細に露光現像する必要がある。
【0007】しかしながら、現在使用可能なステッパー
の解像度は、使用する波長に制約されるものであり、例
えば、既存のi線ステッパー(波長365nm)では、
0.35μm以下のレジストパターンを形成する事は出
来ない。 又KrFエキシマレーザーステッパー(波長
248nm)では、0.35μm程度のパターンを形成
することは可能であるが、0.25μmのパターンの形
成は困難であり、目的とするより微細な口径を有するコ
ンタクトホールを形成することが困難で有った。
【0008】又、第2の問題点は、該コンタクトホール
を形成後、例えばアルミニウム(Al)等の金属によっ
て配線を形成する場合、ポリシリコン層が残っている
と、該ポリシリコン層と該アルミニウム配線とが接触し
て不必要な導電部が形成されたり、リーク、ショート等
の問題も発生するので、該アルミニウム配線のエッチン
グ時に該ポリシリコンのエッチングステップが必要とな
ることから、形状制御が困難となる事や、配線が高アス
ペクト化すると言った問題が発生する。
【0009】従って、該ポリシリコンを使用する係る従
来例に於いては、該ポリシリコン層を除去する工程が必
要であり、従って係るポリシリコン層の除去工程の追加
による工程数の増加とそれに伴う生産コストの増加に加
えて、係る工程の導入により、シリコン基板等の下地に
ダメージを与えると言う問題が有った。更に、図4に示
す従来の方法に於いては、当該コンタクトホールの開口
面からその内径が微細に構成される為、配線の被覆性が
低い場合、当該開口部での配線の段切れを生じ、オープ
ン不良の原因となっていた。
【0010】本発明の目的は、上記した従来技術の欠点
を改良し、工程数の増加を最小限に抑えると共に、信頼
性のある口径が0.35μm以下のコンタクトホールを
容易に且つ正確に形成する方法を提供するものである。
【0011】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に於ける第
1の態様は、少なくとも、半導体基板上又は適宜の導電
層上に形成された層間絶縁膜と該層間絶縁膜上に形成さ
れた、当該層間絶縁膜のエッチングレートの値よりも低
いエッチングレートを有する絶縁性膜とから構成される
積層体に設けられているコンタクトホールであって、該
コンタクトホールは、当該層間絶縁膜を介して形成され
た細径形状の本体部分と、該絶縁性膜を介して形成され
た該細径形状の本体部分の1端部から該本体部分から離
れる方向に末広がり状に形成されたテーパー状導入部と
が組み合わされて構成されているコンタクトホールを有
する半導体装置であり、又第2の態様としては、半導体
基板又は適宜の導電層上に形成される層間絶縁膜上に、
該層間絶縁膜のエッチングレートの値よりも低いエッチ
ングレートを有する絶縁性膜を形成した後、該絶縁性膜
に、所定のエッチング処理を施して、該絶縁性膜の被エ
ッチング処理部をテーパ状端部を有する開孔部に形成
し、当該端部がテーパ状に形成された開孔部をマスクと
して該層間絶縁膜をエッチング処理して本体部を形成す
る事によりコンタクトホールを形成する半導体装置の製
造方法である。
【0012】
【実施の形態】本発明に係る半導体装置及びその製造方
法は、上記した様な技術構成を採用している事から、コ
ンタクトホールのエッチング時に於いて、先ず層間絶縁
膜のエッチングレートの値よりも低いエッチングレート
を有する絶縁性膜が、テーパー状にエッチングされ、係
るテーパー状にエッチングされた部分をマスクとして層
間絶縁膜をエッチングするので、i線ステッパーを用い
ても0.35μm以下の口径を有する微細なコンタクト
ホールを容易に且つ正確に形成する事が可能となり、更
にKrFエキシマレーザーステッパーを使用すれば、
m)では、0.25μm以下の口径を有する微細なコン
タクトホールも容易に形成する事が可能となる。
【0013】
【実施例】以下に、本発明に係る半導体装置及びその製
造方法の具体例を図1及び図2を参照しながら詳細に説
明する。図1は、本発明に係る半導体装置の製造方法の
1具体例の工程の手順を示す断面図である。
【0014】即ち、図1(A)〜図1(D)は、本発明
に係る半導体装置の製造方法の一具体例の構成に付いて
示されており、半導体基板又は適宜の導電層10上に形
成される層間絶縁膜2上に、該層間絶縁膜2のエッチン
グレートの値よりも低いエッチングレートを有する絶縁
性膜3を形成した後、該絶縁性膜3に、所定のエッチン
グ処理を施して、該絶縁性膜3の被エッチング処理部を
テーパ状端部11を有する開孔部12に形成し、当該端
部がテーパ状に形成された開孔部12をマスクとして該
層間絶縁膜2をエッチング処理して本体部13を形成す
る事によりコンタクトホール15を形成する半導体装置
の製造方法が示されている。
【0015】尚、図中1は、適宜に構成された配線部或
いはゲート部を示す。即ち、本発明に於いて使用される
該層間絶縁膜2としては、例えばボロン・リンを主体と
するBPSG膜或いはプラズマSiO2 膜等が使用され
るものである。又、本発明に於ける特徴的事項は、該層
間絶縁膜2上に形成される絶縁性膜3のエッチングレー
トの値を該層間絶縁膜2が有するエッチングレートの値
よりも低い値となる様にする事にあり、その関係が満足
しえる様な絶縁性を有する膜材料から選択する事にな
る。
【0016】本発明に於いて使用しえる該絶縁性膜の範
囲を図3(A)及び(B)を参照しながら説明する。即
ち、本願発明者は、種々の膜材料に付いてそのエッチン
グレートと当該膜材料がエッチングされた場合にその開
口部端部に形成されるテーパー角度に付いて実験を行い
検討した結果を図3(A)及び(B)に示す。
【0017】即ち、図3(A)及び(B)は、各種の膜
材料に対して、フッ化炭素ガスプラズマによる同一条件
による異方性エッチングを行った場合のエッチングレー
トと当該テーパー角度を示すものであり、係る実験結果
から判断すると、該絶縁性膜のエッチングレートと該絶
縁性膜に形成されるエッチング後の開口部端部のテーパ
ー角度には相関関係がある事が判る。
【0018】つまり、図から明らかな様に、エッチング
レートが低い程、該テーパー角度が小さくなっている事
が判る。例えば、該層間絶縁膜として一般的なボロン・
リンを主体とするBPSG膜では、エッチングレートが
0.9μm/minであり、当該テーパー角度は略垂直
の90°を示しているのに対し、同一の条件で窒化シリ
コン膜(Si3 N 4)をエッチングした場合には、当該テー
パー角度は略65度となり、そのエッチングレートは約
0.6μm/minで有った。
【0019】又、絶縁性膜として、高温酸化シリコン膜
(HTO膜)を使用して同一の条件でエッチングした場
合には、当該テーパー角度は略77度となり、そのエッ
チングレートは約0.8μm/minで有った。一方、
ポリシリコン膜を上記と同一条件でエッチングした場合
には、当該テーパー角度は略40度となり、そのエッチ
ングレートは約0.05μm/minで有った。
【0020】従って、微細なコンタクトホールの口径部
をエッチング方法で形成するには、テーパー角度を出来
るだけ小さくする事が望ましく、その点からすると上記
ポリシリコン膜が適切ではあるが、上記した様に、当該
ポリシリコン膜は絶縁性が無い事から本発明では使用出
来ないので、上記したHTO膜(高温酸化シリコン膜)
或いは窒化シリコン膜(Si3 N 4)等を使用する事が望ま
しい。
【0021】本発明に於いては、係る絶縁性膜に形成さ
れる開口部のテーパー状端部を層間絶縁膜のエッチング
用マスクとして使用する事により微細なコンタクトホー
ルを形成する事が出来る。つまり、BPSG膜等からな
る層間絶縁膜上にHTO膜(高温酸化シリコン膜)或い
は窒化シリコン膜(Si3 N 4)等を配置してエッチング操
作を行う様にしたので、該HTO膜或いは窒化シリコン
膜がコンタクトホール形成時にテーパー状となり、当初
に設定するコンタクトホール用の開口部の口径に対して
実際のコンタクトホールの口径を縮小できるので、コン
タクトホールの微細化が可能となる。
【0022】更に、本発明に於いては、係るHTO膜或
いは窒化シリコン膜が何れも絶縁性を有するものである
事から次工程に於いて配線形成時に除去する必要が無
く、工程数の増加にはならないと言う利点がある。又、
本発明に於いては、係る絶縁性膜3の膜厚を制御する事
によって、該コンタクトホールの口径を適宜制御する事
が可能である。
【0023】本発明に於いては、上記した方法により製
造されたコンタクトホールは、例えば、少なくとも、半
導体基板上又は適宜の導電層10上に形成された層間絶
縁膜2と該層間絶縁膜2上に形成された、当該層間絶縁
膜2のエッチングレートの値よりも低いエッチングレー
トを有する絶縁性膜3とから構成される積層体5に設け
られているコンタクトホール15であって、該コンタク
トホール15は、当該層間絶縁膜2を介して形成された
細径形状の本体部分13と、該絶縁性膜3を介して形成
された該細径形状の本体部分15の1端部16から該本
体部分15から離れる方向に末広がり状に形成されたテ
ーパー状部11を有する開孔部12からなる導入部17
とが組み合わされた構成を有するものである。
【0024】尚、上記した本発明に係るコンタクトホー
ル15は、必ずしもシリコン基板等の基板に直接的に形
成されるものに限るものではなく、適宜の層間絶縁膜を
介してその上下に更に形成される回路群、接続端子群と
を接続する場合のコンタクトホールにも適用されるもの
である事は言うまでもない。次に、本発明に係る該半導
体装置の製造方法の他の具体例を図2を参照して説明す
る。
【0025】図2は、本発明に係る半導体装置の製造方
法の他の具体例の工程の手順を示す断面図である。即
ち、図2(A)〜図2(D)は、本発明に係る半導体装
置の製造方法の他の具体例の構成に付いて示されてお
り、半導体基板又は適宜の導電層10上に、第1の層間
絶縁膜2と当該層間絶縁膜2のエッチングレートの値よ
りも低いエッチングレートを有する絶縁性膜3及び第2
の層間絶縁膜20とをこの順に積層して積層体5を形成
した後、該第2の層間絶縁膜20に、目標とするコンタ
クトホール15の本体部の内径よりも大なる内径を有す
る案内部21をエッチングして形成すると共に、該絶縁
性膜3の被エッチング処理部をテーパ状端部11を有す
る開口部12に形成し、当該端部11がテーパ状に形成
された開孔部12をマスクとして該第1の層間絶縁膜2
をエッチング処理して本体部13を形成し、目的のコン
タクトホール15を形成する半導体装置の製造方法が示
されている。
【0026】即ち、本具体例に於いては、前記した具体
例の応用として、層間絶縁膜の途中に該層間絶縁膜のエ
ッチングレートの値よりも低い値のエッチングレートを
持ったHTO膜或いは窒化シリコン膜等からなる絶縁性
膜3を設け、当該絶縁性膜3をテーパー状にエッチング
する事によって、微細な口径を有するコンタクトホール
を形成するものである。
【0027】尚、図中1は、適宜に構成された配線部或
いはゲート部を示す。本具体例に於いては、層間絶縁膜
の中間部に絶縁性膜を配置しているので、形成されたコ
ンタクトホール15の案内部21に当たる開口部は、相
対的に広く形成されており、微細な口径が必要とされる
部分のみが縮小されて形成されているので、以後の工程
に於ける配線形成工程に於いて段切れ等によるオープン
不良を防ぐ事が可能になる。
【0028】即ち、本発明に係る第2の具体例により形
成されるコンタクトホールの形状としては、例えば、少
なくとも、半導体基板上又は適宜の導電層10上に、第
1の層間絶縁膜2と当該層間絶縁膜2のエッチングレー
トの値よりも低いエッチングレートを有する絶縁性膜3
及び第2の層間絶縁膜20とがこの順に積層されて形成
された積層体5に設けられているコンタクトホール15
であって、該コンタクトホール15は、当該層間絶縁膜
2を介して形成された細径形状の本体部分13と、該絶
縁性膜3を介して形成された該細径形状の本体部分13
の1端部から該本体部分13から離れる方向に末広がり
状に形成されたテーパー状部分11を有する開口部12
からなる導入部17と、更には、該第2の層間絶縁膜2
0を介して形成された、該テーパー状導入部17の最大
内径部端縁22に接続され、前記細径形状の本体部分1
3の内径よりも大なる内径を有する案内部21とが組み
合わされて構成されているものである。
【0029】本具体例に於いては、該第2の層間絶縁膜
20は、第1の層間絶縁膜2と同一材料で構成されるも
のである事が望ましい。又、本発明に於いては、以下に
詳述する様に、該コンタクトホール15に於ける該本体
部13の内径l1 は、該案内部22の内径 l2 、該絶縁
性膜3の構成成分及び絶縁性膜3の厚みd等の要素によ
り決定されるものである。
【0030】本発明に於いては、上記の構成によって、
アスペクト比を1.2以下に抑える様に各要素を設定す
る事が出来るので、従来の微細な口径を有するコンタク
トホールに於いて配線との接続不良、配線の断線等によ
る不良品の発生を効果的に抑える事が可能となる。以下
に本発明に係る第1の具体例に於ける半導体装置の製造
方法に付いての詳細な実施例を図1を参照しながら説明
する。
【0031】図1に於いて、図1(A)に示す様に、例
えばシリコン基板10であるウェハー上の配線、例えば
ゲート1を被覆するBPSG膜2の上に窒化シリコン膜
3を堆積する。次に図1(B)に示す様に、レジスト4
を該窒化シリコン膜3の上に形成しそれを適当なマスク
を用いて露光し現像する。 その後図1(C)に示す様
に、該窒化シリコン膜3及びBPSG膜2をフッ化炭素
ガスプラズマを用いて、両者を同一の条件でエッチング
する。
【0032】その後図1(D)に示す様に、該レジスト
4をO2 ガスプラズマ等を使用して除去し、目標とする
コンタクトホール15を完成させる。ここで、目標とす
るコンタクトホール15の口径l1 はエッチング条件及
び窒化シリコン膜3の膜厚dとに依存する。 即ち、当
該レジスト4に開口される開口部の開口径l1 、窒化シ
リコン膜3の膜厚をd、テーパー角度をθとすると、目
標とするコンタクトホール15の口径は、以下の式で表
される。
【0033】l2 = l1 − 2×d/tanθ 例えば、l1 =0.5μmの場合、コンタクトホールの
目標口径 l2 を、 l2=0.35μmとした場合、従来
一般的に使用されている平衡平板型のエッチング装置を
使用してエッチング条件を圧力250mTorr、エッ
チングガスとしてCF4 /CHF3 /Ar=30/40
/100sccmを使用し、高周波電源電力=1500
W、電極間隔=0.95cm、上部電極温度=40℃、
下部電極= −25℃ とすると該窒化シリコン膜のテ
ーパー角度θは65度となるので、当該窒化シリコン膜
の膜厚dは d=0.16μmとすれば良い事が判る。
【0034】又、窒化シリコン膜の代わりにHTO膜を
用いた場合には、上記の条件で、当該HTO膜のテーパ
ー角度が77度となるので、該HTO膜の膜厚dは、d
=0.32μmとすれば良い事が判る。本発明に於いて
は、該窒化シリコン膜やHTO膜は絶縁性の為、後工程
で除去する必要がなくそのための除去工程は必要がな
い。
【0035】又、本発明に係る第2の具体例に付いて図
2を参照しながら詳細に説明するならば、図2(A)に
於いて、例えばシリコン基板10であるウェハー上の配
線、例えばゲート1を被覆するBPSG膜2の上に窒化
シリコン膜3を堆積し、更にその上に第2のBPSG膜
20を堆積する。次に図2(B)に示す様に、レジスト
4を該BPSG膜20の上に形成しそれを適当なマスク
を用いて露光し現像する。 その後図2(C)に示す様
に、該第2のBPSG膜20、窒化シリコン膜3及びB
PSG膜2をフッ化炭素ガスプラズマを用いて、それぞ
れの膜を同一の条件でエッチングする。
【0036】その後図2(D)に示す様に、該レジスト
4をO2 ガスプラズマ等を使用して除去し、目標とする
コンタクトホール15を完成させる。ここで、目標とす
るコンタクトホール15の口径l1 は、本発明に係る具
体例1の場合と同様に、エッチング条件及び窒化シリコ
ン膜3の膜厚dとに依存する。
【0037】又、目標とするコンタクトホール15の口
径も、上記した式で表される。従って、上記した具体例
と同様に、例えば、l1 =0.5μmの場合、コンタク
トホールの目標口径 l2 を、 l2 =0.35μmとした
場合、平衡平板型のエッチング装置を使用してエッチン
グ条件を圧力250mTorr、エッチングガスとして
CF4 /CHF3 /Ar=30/40/100sccm
を使用し、高周波電源電力=1500W、電極間隔=
0.95cm、上部電極温度=40℃、下部電極= −
25℃ とすると該窒化シリコン膜のテーパー角度θは
65度となるので、当該窒化シリコン膜の膜厚dは d
=0.16μmとすれば良い事が判る。
【0038】又、窒化シリコン膜の代わりにHTO膜を
用いた場合には、上記の条件で、当該HTO膜のテーパ
ー角度が77度となるので、該HTO膜の膜厚dは、d
=0.32μmとすれば良い事が判る。本具体例に於い
ては、目的のコンタクト径が得られるだけでなく、開口
面は広く維持されたままで形成が可能な為、次工程での
配線形成時に段切れによるオープン不良を防ぐ事が可能
となる。
【0039】例えば、0.35μmのコンタクトホール
径を6000Åの深さで形成する場合、従来の方法で形
成されたコンタクトホールに於けるアスペクト比(深さ
/開口径)は1.7となるのに対し、本発明により形成
されたコンタクトホールに於けるアスペクト比は1.2
となり、配線の被覆性は1.4倍向上する事になる。
【0040】
【発明の効果】以上説明した様に、本発明に係る半導体
装置及びその製造方法に於いては、層間絶縁膜上若しく
は層間絶縁膜の途中に、該層間絶縁膜のエッチングレー
トよりも低いエッチングレートを持つ絶縁性膜を設ける
事によって、該絶縁性膜をエッチングした際に当該絶縁
性膜がテーパー状に開口されるので、該テーパー状の開
口部をマスクとして使用して当該絶縁性膜の下部にある
層間絶縁膜をエッチングする事によって、口径が0.3
5μm以下の微細な口径を有するコンタクトホールを容
易に形成する事が可能となる。
【0041】又、かかる絶縁性膜を層間絶縁膜の途中に
設ける場合には、当該開口部が広く配線剤の被覆性が向
上する事により、段切れによるオープン不良の発生が防
止出来るので、コンタクトの信頼性は40%以上向上す
ると言う効果も有る。
【図面の簡単な説明】
【図1】図1(A)〜(D)は、本発明に係る半導体装
置の製造方法の1具体例の工程手順を示す断面図であ
る。
【図2】図2(A)〜(D)は、本発明に係る半導体装
置の製造方法の他の具体例の工程手順を示す断面図であ
る。
【図3】図3(A)〜(B)は、絶縁性膜のエッチング
レートとテーパー角度の相関関係を示すグラフである。
【図4】図4は、従来の半導体装置の製造方法に於ける
工程手順を示す断面図である。
【符号の説明】
1…ゲート 2…層間絶縁膜、BPSG膜 3…絶縁性膜、窒化シリコン膜、HTO膜 4…レジスト 5…積層体 10…シリコン基板 11…テーパー部 12…開口部 13…本体部 15…コンタクトホール 16…コンタクトホールの端部 17…導入部 20…第2の層間絶縁膜 21…案内部 22…案内部端部
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/8242 H01L 27/10 681B

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも、半導体基板上又は適宜の導
    電層上に形成された層間絶縁膜と該層間絶縁膜上に形成
    された、当該層間絶縁膜のエッチングレートの値よりも
    低いエッチングレートを有する絶縁性膜とから構成され
    る積層体に設けられているコンタクトホールであって、
    該コンタクトホールは、当該層間絶縁膜を介して形成さ
    れた細径形状の本体部分と、該絶縁性膜を介して形成さ
    れた該細径形状の本体部分の1端部から該本体部分から
    離れる方向に末広がり状に形成されたテーパー状導入部
    とが組み合わされて構成されているコンタクトホールを
    有する半導体装置。
  2. 【請求項2】 少なくとも、半導体基板上又は適宜の導
    電層上に、第1の層間絶縁膜と当該層間絶縁膜のエッチ
    ングレートの値よりも低いエッチングレートを有する絶
    縁性膜及び第2の層間絶縁膜とがこの順に積層されて形
    成された積層体に設けられているコンタクトホールであ
    って、該コンタクトホールは、当該層間絶縁膜を介して
    形成された細径形状の本体部分と、該絶縁性膜を介して
    形成された該細径形状の本体部分の1端部から該本体部
    分から離れる方向に末広がり状に形成されたテーパー状
    導入部と、更には、該第2の層間絶縁膜を介して形成さ
    れた、該テーパー状導入部の最大内径部端縁に接続さ
    れ、前記細径形状の本体部分の内径よりも大なる内径を
    有する案内部とが組み合わされて構成されているコンタ
    クトホールを有する半導体装置。
  3. 【請求項3】 該層間絶縁膜は、BPSG膜、或いはプ
    ラズマSiO2 から選択された一つで構成されている事
    を特徴とする請求項1又は2に記載の半導体装置。
  4. 【請求項4】 該第2の層間絶縁膜は、第1の層間絶縁
    膜と同一材料で構成されるものである事を特徴とする請
    求項2記載の半導体装置。
  5. 【請求項5】 該絶縁性膜は、HTO膜(高温酸化シリ
    コン膜)或いは窒化シリコン膜から選択された一つで構
    成されている事を特徴とする請求項1又は2に記載の半
    導体装置。
  6. 【請求項6】 半導体基板又は適宜の導電層上に形成さ
    れる層間絶縁膜上に、該層間絶縁膜のエッチングレート
    の値よりも低いエッチングレートを有する絶縁性膜を形
    成した後、該絶縁性膜に、所定のエッチング処理を施し
    て、該絶縁性膜の被エッチング処理部をテーパ状端部を
    有する開孔部に形成し、当該端部がテーパ状に形成され
    た開孔部をマスクとして該層間絶縁膜をエッチング処理
    して本体部を形成する事によりコンタクトホールを形成
    する事を特徴とする半導体装置の製造方法。
  7. 【請求項7】 半導体基板又は適宜の導電層上に、第1
    の層間絶縁膜と当該層間絶縁膜のエッチングレートの値
    よりも低いエッチングレートを有する絶縁性膜及び第2
    の層間絶縁膜とをこの順に積層して積層体を形成した
    後、該第2の層間絶縁膜に、目標とするコンタクトホー
    ルの本体部の内径よりも大なる内径を有する案内部をエ
    ッチングして形成すると共に、該絶縁性膜の被エッチン
    グ処理部をテーパ状端部を有する開孔部に形成し、当該
    端部がテーパ状に形成された開孔部をマスクとして該層
    間絶縁膜をエッチング処理してコンタクトホールを形成
    する事を特徴とする半導体装置の製造方法。
  8. 【請求項8】 該層間絶縁膜は、BPSG膜、或いはプ
    ラズマSiO2 から選択された一つで構成されている事
    を特徴とする請求項6又は7に記載の半導体装置の製造
    方法。
  9. 【請求項9】 該第2の層間絶縁膜は、第1の層間絶縁
    膜と同一材料で構成されるものである事を特徴とする請
    求項7記載の半導体装置の製造方法。
  10. 【請求項10】 該絶縁性膜は、HTO(高温酸化シリ
    コン)膜或いは窒素シリコン膜から選択された一つで構
    成されている事を特徴とする請求項6又は7に記載の半
    導体装置。
  11. 【請求項11】 該コンタクトホールに於ける該本体部
    の内径は、該案内部の内径、該絶縁性膜の構成成分及び
    絶縁性膜の厚み等の要素により決定されるものである事
    を特徴とする請求項6乃至10の何れかに記載の半導体
    装置の製造方法。
  12. 【請求項12】 アスペクト比を1.2以下に抑える様
    に各要素を設定する事を特徴とする請求項11記載の半
    導体装置の製造方法。
JP8212229A 1996-08-12 1996-08-12 半導体装置及びその製造方法 Pending JPH1056021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8212229A JPH1056021A (ja) 1996-08-12 1996-08-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8212229A JPH1056021A (ja) 1996-08-12 1996-08-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1056021A true JPH1056021A (ja) 1998-02-24

Family

ID=16619105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8212229A Pending JPH1056021A (ja) 1996-08-12 1996-08-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1056021A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041602B2 (en) 2003-01-31 2006-05-09 Oki Electric Industry Co., Ltd. Method of fabricating semiconductor device
US7169682B2 (en) 2004-01-29 2007-01-30 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device
JP2008193015A (ja) * 2007-02-08 2008-08-21 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2015070152A (ja) * 2013-09-30 2015-04-13 トヨタ自動車株式会社 半導体装置とその製造方法
CN110120347A (zh) * 2018-02-05 2019-08-13 住友电气工业株式会社 形成场效应晶体管的方法
JP2019135745A (ja) * 2018-02-05 2019-08-15 住友電気工業株式会社 電界効果トランジスタの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041602B2 (en) 2003-01-31 2006-05-09 Oki Electric Industry Co., Ltd. Method of fabricating semiconductor device
US7169682B2 (en) 2004-01-29 2007-01-30 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device
JP2008193015A (ja) * 2007-02-08 2008-08-21 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2015070152A (ja) * 2013-09-30 2015-04-13 トヨタ自動車株式会社 半導体装置とその製造方法
CN110120347A (zh) * 2018-02-05 2019-08-13 住友电气工业株式会社 形成场效应晶体管的方法
JP2019135745A (ja) * 2018-02-05 2019-08-15 住友電気工業株式会社 電界効果トランジスタの製造方法
CN110120347B (zh) * 2018-02-05 2023-11-17 住友电气工业株式会社 形成场效应晶体管的方法

Similar Documents

Publication Publication Date Title
JPH01243431A (ja) 電子装置の一部を構成する下部構造に電気的接続を形成する方法
JPS59104131A (ja) 半導体装置の製造方法
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JPH11135626A (ja) 半導体装置の製造方法
KR100458360B1 (ko) 고체디바이스에서높은에스팩트의콘택홀에칭방법
JPH1056021A (ja) 半導体装置及びその製造方法
US6753265B2 (en) Method for manufacturing bit line
KR100472035B1 (ko) 반도체 소자의 제조 방법
KR100282425B1 (ko) 캐패시터의제조방법
JPH098131A (ja) 半導体装置の製造方法
JPH0897383A (ja) 半導体装置の製造方法
JPH1074837A (ja) 半導体装置及びその製造方法
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR0179557B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100315526B1 (ko) 반도체소자의금속배선형성방법
JP2003017436A (ja) 半導体装置の製造方法
JP2725616B2 (ja) 半導体装置の製造方法
JPH11168072A (ja) 半導体装置の製造方法
JP3350156B2 (ja) 半導体装置の製造方法
JPH0481323B2 (ja)
JPH10199971A (ja) 半導体装置の接続孔形成方法
JPH06244180A (ja) 半導体装置およびその製造方法
KR20030001079A (ko) 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법
JP2001298082A (ja) 半導体装置の製造方法
JPH11214326A (ja) 半導体装置の製造方法