KR100315526B1 - 반도체소자의금속배선형성방법 - Google Patents
반도체소자의금속배선형성방법 Download PDFInfo
- Publication number
- KR100315526B1 KR100315526B1 KR1019980025023A KR19980025023A KR100315526B1 KR 100315526 B1 KR100315526 B1 KR 100315526B1 KR 1019980025023 A KR1019980025023 A KR 1019980025023A KR 19980025023 A KR19980025023 A KR 19980025023A KR 100315526 B1 KR100315526 B1 KR 100315526B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etch stop
- contact hole
- hsq
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Abstract
본 발명은 데머신 공정시 식각정지막과 HSQ막 사이의 접착력을 향상시킴과 더불어 HSQ막의 고유의 저유전상수를 유지할 수 있는 반도체 소자의 금속 배선 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 금속 배선 형성방법은 하부층 도전층 패턴이 형성된 반도체 기판 상에 제 1 HSQ막, 제 1 식각정지막, 제 2 HSQ막, 및 제 2 식각정지막을 순차적으로 적층하여 층간절연막을 형성하는 단계; 제 2 식각정지막 상에 제 1 포토레지스트막 패턴을 형성하는 단계; 제 1 포토레지스트막 패턴을 식각마스크로하여 하부 도전층 패턴의 일부가 노출되도록 층간절연막을 식각하여 제 1 콘택홀을 형성하는 단계; 제 1 포토레지스트막 패턴을 제거하는 단계; 제 2 식각정지막 상에 제 1 콘택홀 및 그의 양 측의 제 2 식각정지막을 소정부분 노출시키는 제 2 포토레지스트막 패턴을 형성하는 단계; 제 2 포토레지스트막 패턴을 식각 마스크로하여, 제 2 식각정지막 및 제 HSQ막을 상기 제 1 식각정지막이 노출될 때까지 식각하여 제 2 콘택홀을 형성하는 단계; 및 제 2 포토레지스트막 패턴을 제거하는 단계를 포함하고, 제 1 및 제 2 포토레지스트막 패턴을 제거하는 단계 전후에 H2개스를 이용한 열처리 공정을 각각 진행하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 특히 데머신(damascene) 공정을 이용한 반도체 소자의 금속 배선 형성방법에 관한 것이다.
반도체 디바이스의 고집적화에 따라, 배선 설계가 자유롭고 용이하며, 배선 저항 및 전류용량 등의 설정을 여유있게 할 수 있는 배선 기술에 관한 연구가 활발히 진행되고 있다.
도 1은 종래의 반도체 소자의 금속 배선 형성방법을 설명하기 위한 공정단면도이다.
도 1을 참조하면, 하부 도전층 패턴(11)이 형성된 반도체 기판(10) 상에 층간절연막(12)을 형성한다. 이 후, 층간절연막(12)을 식각하여 하부 도전층 패턴(11)의 일부를 노출시키는 콘택홀을 형성한다.
그러나 층간절연막(12) 상에 콘택홀을 매립하도록 금속막을 증착한 후, 패턴 식각하여 상부도전층 패턴(13a, 13b)을 형성한다.
그러나, 상기의 방법은 양각 공정에 의해 형성되기 때문에, 금속막의 열악한 식각 특성에 의해, 도 1에 도시된 바와 같이, 식각 후 상부 도전층 패턴(13a, 13b) 사이에서 브리지(B)가 발생된다. 이러한, 이러한 브리지는 소자의 고집적화에 따라 더욱더 심해져서 소자의 전기적 특성을 저하시키었다.
따라서, 종래에는 고집적화에 따른 배선 사이의 브리지를 방지하기 위하여 데머신(damascene) 공정으로 배선을 형성하였다. 이러한 데머신 공정에서는 층간절연막으로서 저유전상수 물질인 제 1 및 제 2 HSQ(Hydrogen Silsesquioxane)막과 그들 사이 및 제 2 HSQ막 상에 식각정지막으로서 PE(Plasma Enhance)-질화막을 개재하였고, 상기한 층간절연막을 2개의 포토레지스트 패턴을 이용하여 각각 식각하여콘택홀을 형성하고, 상기 콘택홀을 매립시키는 배선을 형성하였다.
그러나, 층간절연막인 HSQ막과 식각정지막인 PE-질화막 사이의 약한 접착력(adhesion)으로 인해 필링(peeling)이 발생됨에 따라, 소자가 불안정해진 문제점이 있었다.
또한, HSQ막은 포토레지스트막의 제거시 사용되는 O2플라즈마에 대하여 약한 특성을 갖고 있기 때문에, 식각 후 포토레지스 패턴 제거시 HSQ막의 실리콘과 수소의 결합이 끊어져서 고유의 저유전 상수를 유지하기가 어려웠다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 데머신 공정시 식각정지막과 층간절연막인 HSQ막과의 접착력을 향상시킴과 더불어 HSQ막의 고유의 저유전상수를 유지할 수 있는 반도체 소자의 금속 배선 형성방법을 제공함에 그 목적이 있다.
도 1은 종래의 반도체 소자의 금속 배선 형성방법을 설명하기 위한 공정단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 공정단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
20 : 반도체 기판 21 : 하부 도전층 패턴
22, 24 : 제 1 및 제 2 HSQ막
23, 25 : 제 1 및 제 2 UV-투명 질산화막
26, 28 : 제 1 및 제 2 포토레지스트막
27, 29 : 제 1 및 제 2 콘택홀
30 : 상부 도전층 패턴
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선 형성방법은 하부층 도전층 패턴이 형성된 반도체 기판 상에 제 1 HSQ막, UV-투명 질산화 막인 제 1식각정지막, 제 2 HSQ막 및 UV-투명 질산화막인 제 2식각정지막을 순차적으로 적층하여 층간절연막을 형성하는 단계; 층간절연막의 최상층인 상기 제 2 식각정지막 상에 제 1콘택홀 형성영역이 정의된 제 1 포토레지스트 패턴을 형성하는 단계; 제 1 포토레지스트 패턴을 식각 마스크로 하여 층간절연막의 최하층인 제 1HSG막이 노출될 때까지 1차 식각함으로써 하부 도전층 패턴의 일부를 노출시키는제 1 콘택홀을 형성하는 단계; H2가스를 이용한 제 1열처리를 진행시키어 제 1콘택홀 내부에 노출된 제 1,제 2 HSQ막을 1차 안정화시키는 단계; 제 1 포토레지스트 패턴을 제거하는 단계; H2가스를 이용한 제 2열처리를 진행시키어 제 1콘택홀 내부에 노출된 제 1, 제 2 HSQ막을 2차 안정화시키는 단계; 제 2 식각정지막 상에 제 1 콘택홀 및 그의 양 측의 제 2 식각정지막을 소정부분 노출시키는 제 2 포토레지스트 패턴을 형성하는 단계; 제 2 포토레지스트 패턴을 식각 마스크로 하여 층간절연 막의 제 1 식각정지막이 노출될 때까지 2차 식각함으로써 제 2 콘택홀을 형성하는 단계; H2가스를 이용한 제 3열처리를 진행시키어 제 2콘택홀 내부에 노출된 상기 제 1,제 2 HSQ막을 3차 안정화시키는 단계; 제 2 포토레지스트 패턴을 제거하는 단계; 및 H2가스를 이용한 제 4열처리를 진행시키어 제 2콘택홀 내부에 노출된 제 1, 제 2 HSQ막을 4차 안정화시키는 단계를 포함한 것이 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 공정단면도이다.
도 2a를 참조하면, 하부 도전층 패턴(21)이 형성된 반도체 기판(20) 상에 제 1 HSQ막(22), 제 1 식각정지막인 제 1 UV-투명 질산화막(transparent Oxynitride; 23), 제 2 HSQ막(24), 및 제 2 식각정지막인 제 2 UV-투명 질산화막(25)을 순차적으로 증착하여 층간절연막을 형성한다.
여기서, 제 1 및 제 2 HSQ막(22, 24)은 4,000 내지 5,000Å의 두께로 증착한다. 또한, 제 1 및 제 2 UV -투명 질산화막(23, 25)은 제 1 및 제 2 HSQ막(22, 24)과의 접착성이 우수한 성질을 갖는다.
그런 다음, 제 2 UV-투명 질산화막(25) 상에 포토레지스트막을 도포한 후, 제 1 콘택홀 형성영역이 정의되도록 패턴 식각하여 제 1 포토레지스트 패턴(26)을 형성한다.
도 2b를 참조하면, 제 1 포토레지스트 패턴(26)을 식각 마스크로 이용하여 제 2 UV-투명 질산화막(25), 제 2 HSQ막(24), 제 1 UV-투명 질산화막(23), 및 제 1 HSQ막(22)을 식각하여 하부 도전층 패턴(21)의 일부를 노출시키는 제 1 콘택홀(27)을 형성한다.
그런 다음, 제 1 콘택홀(21)이 형성된 기판을 H2가스를 이용하여 제 1 열처리를 진행시킴으로써 제 1 콘택홀(21) 내부에 노출된 제 1 및 제 2 HSQ막(24, 26)을 안정화시킨다.
이 후, O2플라즈마를 이용하여 제 1 포토레지스트 패턴(26)을 제거한다. 그리고 제 1포토레지스트 패턴이 제거된 층간절연막에 H2가스를 이용하여 제 2 열처리를 진행시킴으로써 O2플라즈마에 의해 끊어진 실리콘과 수소를 보호하여 -OH 기가 결합되지 않도록 한다.
바람직하게는, 제 1 및 제 2 열처리는 플라즈마 처리 방식으로 H2분위기에서 100 내지 200℃의 온도와 0.5KW 이하의 RF 파워에서 진행한다.
그리고, 제 2 UV-투명 질산화막(25) 상에 포토레지스트막을 도포한 후, 제 1콘택홀(21) 및 그의 양 측의 제 2 UV-투명 질산화막(25)을 소정 부분 노출시키도록 패턴 식각하여 배선용 제 2 포토레지스트 패턴(28)을 형성한다.
도 2c를 참조하면, 제 2 포토레지스트 패턴을 식각 마스크로 이용하여, 제 2 UV-투명 질산화막(25) 및 제 2 HSQ막(24)을 제 1 UV-투명 질산화막(23)이 노출될 때까지 식각함으로써 이후 형성되는 상부 도전층 패턴의 형태로 제 2 콘택홀(29)을 형성한다.
그런 다음, 제 2 콘택홀(29)이 형성된 기판을 H2가스를 이용하여 제 3 열처리를 진행시킴으로써 제 2 콘택홀(29) 내부에 노출된 제 1 및 제 2 HSQ막(24, 26)을 안정화시킨다.
이 후, O2플라즈마를 이용하여 제 2 포토레지스트 패턴(28)을 제거한다. 그리고 기판에 H2개스를 이용하여 제 4 열처리를 진행시킴으로써 O2플라즈마에 의해 끊어진 실리콘과 수소를 보호하여 -OH 기가 결합되지 않도록 한다.
바람직하게, 제 3 및 제 4 열처리는 제 1 및 제 2 열처리와 마찬가지로 플라즈마 처리방식으로 H2분위기에서 100 내지 200℃의 온도와 0.5KW 이하의 RF 파워에서 진행한다.
또는, 상기한 방법과는 달리, 제 1 및 제 2 포토레지스트 패턴(26, 28)의 제거 후의 열처리는 플라즈마 처리방식 대신 전자빔(E-beam) 처리방식으로 진행할 수 도 있다.
바람직하게, 전자빔 처리방식은 N2가스와 H2가스 또는 H2가스를 소오스로 하고, 1 내지 3KeV의 낮은 에너지에서 진행함으로써 O2플라즈마에 의해 끊어진 실리콘과 수소의 결합을 재보강한다.
도 2d를 참조하면, 제 2 UV-투명 질화산막(25) 상에 제 1, 제 2 콘택홀에 매립되도록 금속막을 증착한 후, 제 2 UV-투명 질산화막(25)이 노출될 때까지 금속막을 식각하여 하부 도전층 패턴(21)과 콘택하는 상부 도전층 패턴(30)을 형성한다.
상기한 본 발명에 의하면, 식각 정지막으로서 UV-투명 질산화막을 형성함으로써 HSQ막과의 접착력을 향상시키어 필링 현상을 방지할 수 있다.
또한, 포토레지스트막의 제거학 이전과 이후에 H2가스를 이용하여 열처리를 진행시킴으로써 HSQ 막의 수소와 실리콘의 결합을 안정화시키어 HSQ막의 고유의 저유전상수를 유지할 수 있으며, 소자의 안정성이 향상될 뿐만 아니라 소자의 RC 딜레이를 줄여서 소자의 속도를 빠르게 할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (6)
- 하부층 도전층 패턴이 형성된 반도체 기판 상에 제 1 HSQ막, UV-투명 질산화막인 제 1식각정지막, 제 2 HSQ막 및 UV-투명 질산화막인 제 2식각정지막을 순차적으로 적층하여 층간절연막을 형성하는 단계;상기 층간절연막의 최상층인 상기 제 2 식각정지막 상에 제 1콘택홀 형성영역이 정의된 제 1 포토레지스트 패턴을 형성하는 단계;상기 제 1 포토레지스트 패턴을 식각 마스크로 하여 상기 층간절연막의 최하층인 제 1HSG막이 노출될 때까지 1차 식각함으로써 상기 하부 도전층 패턴의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계;H2가스를 이용한 제 1열처리를 진행시키어 상기 제 1콘택홀 내부에 노출된 상기 제 1,제 2 HSQ막을 1차 안정화시키는 단게;상기 제 1 포토레지스트 패턴을 제거하는 단계;H2가스를 이용한 제 2열처리를 진행시키어 상기 제 1콘택홀 내부에 노출된 상기 제 1,제 2 HSQ막을 2차 안정화시키는 단계;상기 제 2 식각정지막 상에 상기 제 1 콘택홀 및 그의 양 측의 제 2 식각정지막을 소정부분 노출시키는 제 2 포토레지스트 패턴을 형성하는 단계;상기 제 2 포토레지스트 패턴을 식각 마스크로 하여 상기 층간절연막의 제 1 식각정지막이 노출될 때까지 2차 식각하므로써 제 2 콘택홀을 형성하는 단계;H2가스를 이용한 제 3열처리를 진행시키어 상기 제 2콘택홀 내부에 노출된 상기 제 1,제 2 HSQ막을 3차 안정화시키는 단계;상기 제 2 포토레지스트 패턴을 제거하는 단계;및H2가스를 이용한 제 4열처리를 진행시키어 상기 제 2콘택홀 내부에 노출된 상기 제 1,제 2 HSQ막을 4차 안정화시키는 단계를 포함한 반도체 소자의 금속 배선 형성방법.
- 제 1 항에 있어서,상기 제 1, 제2, 제 3 및 제4 열처리는 플라즈마 처리 방식으로 각각 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
- 제 2 항에 있어서,상기 플라즈마 처리방식은 H2분위기에서 100 내지 200℃의 온도와 0.5KW 이하의 RF 파워에서 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
- 제 1 항에 있어서,상기 제 1, 제3 열처리는 플라즈마 처리 방식으로 각각 진행하고, 제 2, 제4 열처리 전자빔 처리방식으로 각각 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
- 제 4 항에 있어서,상기 플라즈마 처리방식은 H2분위기에서 100 내지 200℃의 온도와 0.5KW 이하의 RF 파워에서 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
- 제 4 항에 있어서,상기 전자빔 처리방식은 N2개스와 H2개스 또는 H2개스를 소오스로 하고, 1 내지 3KeV의 낮은 에너지 상태에서 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025023A KR100315526B1 (ko) | 1998-06-29 | 1998-06-29 | 반도체소자의금속배선형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025023A KR100315526B1 (ko) | 1998-06-29 | 1998-06-29 | 반도체소자의금속배선형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003751A KR20000003751A (ko) | 2000-01-25 |
| KR100315526B1 true KR100315526B1 (ko) | 2002-04-24 |
Family
ID=19541535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025023A KR100315526B1 (ko) | 1998-06-29 | 1998-06-29 | 반도체소자의금속배선형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100315526B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537908B2 (en) * | 2001-02-28 | 2003-03-25 | International Business Machines Corporation | Method for dual-damascence patterning of low-k interconnects using spin-on distributed hardmask |
-
1998
- 1998-06-29 KR KR1019980025023A patent/KR100315526B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003751A (ko) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100518700B1 (ko) | 전자 디바이스의 제조 방법 | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
| KR100382376B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| KR100315526B1 (ko) | 반도체소자의금속배선형성방법 | |
| US6489238B1 (en) | Method to reduce photoresist contamination from silicon carbide films | |
| KR20030000137A (ko) | 반도체소자의 제조방법 | |
| JP2000106357A (ja) | 半導体装置の製造方法及び絶縁膜の形成方法 | |
| JPH1056021A (ja) | 半導体装置及びその製造方法 | |
| JP2004522315A (ja) | 半導体構造 | |
| KR100434312B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR19990009557A (ko) | 배선 형성 방법 | |
| KR100481549B1 (ko) | 다공성 실리콘의 증발을 이용한 반도체 ｓｔｉ 형성 방법 | |
| KR100241538B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100390997B1 (ko) | 금속 배선 형성 방법 | |
| KR20000027773A (ko) | 반도체 소자의 제조방법 | |
| KR100505408B1 (ko) | 반도체 소자의 금속절연막 형성 방법 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| KR20030055802A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| KR20030059473A (ko) | 반도체 소자의 제조방법 | |
| JP2002009050A (ja) | アッシング方法 | |
| KR950009923A (ko) | 반도체 장치의 저장전극 제조방법 | |
| KR20010059590A (ko) | 반도체 소자의 제조 방법 | |
| CN108281381A (zh) | 一种半导体互连结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |