JP2002009050A - アッシング方法 - Google Patents

アッシング方法

Info

Publication number
JP2002009050A
JP2002009050A JP2000186028A JP2000186028A JP2002009050A JP 2002009050 A JP2002009050 A JP 2002009050A JP 2000186028 A JP2000186028 A JP 2000186028A JP 2000186028 A JP2000186028 A JP 2000186028A JP 2002009050 A JP2002009050 A JP 2002009050A
Authority
JP
Japan
Prior art keywords
ashing
resist film
substrate
low dielectric
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000186028A
Other languages
English (en)
Other versions
JP4018323B2 (ja
Inventor
Makoto Muto
藤 真 武
Toshiyuki Kamiuma
馬 俊 之 上
Koji Takeishi
石 浩 司 武
Tomoo Yamazaki
崎 智 生 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2000186028A priority Critical patent/JP4018323B2/ja
Publication of JP2002009050A publication Critical patent/JP2002009050A/ja
Application granted granted Critical
Publication of JP4018323B2 publication Critical patent/JP4018323B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 有機系低誘電体膜がレジスト膜の下層として
存在する場合でも、有機系低誘電体膜の劣化を招くこと
なく、しかも処理速度を低下させずにレジスト膜をアッ
シングする。 【解決手段】 有機系低誘電体膜とその上層として形成
されたレジスト膜とを有する被処理基板Ｗに対してアッ
シング処理を施すためのアッシング方法である。高周波
電源４を有するバイアス装置５によってプロセスガスに
高周波電界を印加してイオンを生成し、被処理基板Ｗに
向けて加速されたイオンによってレジスト膜に対して異
方性プラズマイオンアッシングを施す第１工程と、第１
工程の後、マイクロ波電源１３を有するプラズマ発生装
置７によってプロセスガスにマイクロ波を照射してプラ
ズマを生成し、このプラズマによってレジスト膜に対し
てアッシングを施す第２工程と、を備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、有機系低誘電体膜
とその上層として形成されたレジスト膜と有する被処理
基板に対してアッシング処理を施すための方法に関す
る。
【０００２】
【従来の技術】近年、半導体デバイスは微細化により高
集積化、高性能化が進められているが、デザインルール
１８０ｎｍ以下では配線抵抗、配線間容量の増加が顕著
になり、これまでのＡｌ配線、ＳｉＯ２層間絶縁膜では
デバイスをこれ以上高性能化することが困難である。そ
こで、配線材料に電気抵抗の低いＣｕを、層間絶縁膜に
低誘電体材料（Ｌｏｗ−ｋ）を採用することが不可欠と
なっている。
【０００３】また、従来は、被処理基板の表面に形成さ
れたレジスト膜を除去するために、高密度プラズマ源に
より発生させたラジカルを使用して、高温・高圧力の下
でアッシングを行っていた。
【０００４】
【発明が解決しようとする課題】ところが、有機系低誘
電体膜がレジスト膜の下層として存在する場合、ラジカ
ルを使用してレジスト膜をアッシングすると、ラジカル
によって有機系低誘電体膜が変質して誘電率が悪化して
しまうという問題がある。
【０００５】このような有機系低誘電体膜の劣化を防止
するためには、イオンを用いた低圧イオンアッシングが
有効であるが、このイオンアッシングではアッシング速
度が低く、処理能力が低いという問題がある。
【０００６】そこで、本発明の目的は、有機系低誘電体
膜がレジスト膜の下層として存在する場合でも、有機系
低誘電体膜の劣化を招くことなく、しかも処理速度を低
下させずにレジスト膜をアッシングすることができるア
ッシング方法を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明は、有機系低誘電体膜とその上層として形成さ
れたレジスト膜とを有する被処理基板に対してアッシン
グ処理を施すためのアッシング方法において、高周波電
源を有するバイアス装置によってプロセスガスに高周波
電界を印加してイオンを生成し、前記被処理基板に向け
て加速された前記イオンによって前記レジスト膜に対し
て異方性プラズマイオンアッシングを施す第１工程と、
前記第１工程の後、マイクロ波電源を有するプラズマ発
生装置によってプロセスガスにマイクロ波を照射してプ
ラズマを生成し、このプラズマによって前記レジスト膜
に対してアッシングを施す第２工程と、を備えたことを
特徴とする。
【０００８】また、前記第１工程において作動させた前
記バイアス装置を前記第２工程においても継続して作動
させておくことができる。
【０００９】また、前記第２工程においては前記バイア
ス装置を停止させておくこともできる。
【００１０】また、好ましくは、第１処理室において前
記第１工程を実施した後、前記第１処理室とは別室の第
２処理室に前記被処理基板を搬送して前記第２処理室に
おいて前記第２工程を実施する。
【００１１】また、好ましくは、前記プロセスガスは、
Ｏ２、Ｎ２、Ｈ２、ＮＨ３のうちの少なくとも１つを含
む。
【００１２】
【発明の実施の形態】以下、本発明の一実施形態による
アッシング方法について説明する。
【００１３】図１は本実施形態によるアッシング方法を
実施するためのアッシング装置の概略構成を示してお
り、このアッシング装置は、処理室１を内部に形成した
真空容器２を備えている。処理室１内には被処理基板Ｗ
を載置するための処理台３が設けられ、この処理台３に
は、高周波電源４を有するバイアス装置５が接続されて
いる。
【００１４】真空容器２の上面開口はマイクロ波透過窓
部材６で封止されており、このマイクロ波透過窓部材６
にはプラズマ発生装置７のマイクロ波導波管１２が添設
されている。プラズマ発生装置７はマイクロ波電源１３
を備えており、このマイクロ波電源１３からのマイクロ
波はマイクロ波導波管１２により導かれ、マイクロ波透
過窓部材６を介して処理室１内に導入される。
【００１５】図２は、本実施形態によるアッシング方法
によって処理される被処理基板Ｗの表面に積層された各
種の膜を示しており、この被処理基板Ｗには、有機系低
誘電体膜８と、その上層として形成されたレジスト膜９
と、レジスト膜９と有機系低誘電体膜８との間に形成さ
れた絶縁膜１０とが形成されている。有機系低誘電体膜
８は有機ＳＯＤ（Spin On Dielectric：塗布誘電体）で
ある。
【００１６】そして、本実施形態によるアッシング方法
では、まず初めに第１工程において、高周波電源４を有
するバイアス装置５によって処理室１内のプロセスガス
に高周波電界を印加してイオンを生成し、被処理基板Ｗ
に向けて加速されたイオンによってレジスト膜９に対し
て異方性プラズマイオンアッシングを施す。
【００１７】この第１工程によって、図３（ａ）に示し
たように有機系低誘電体膜８の表面に改質層１１が形成
される。この改質層１１はラジカルにさらされても変質
を進行させないという特徴がある。
【００１８】第１工程が終了した後、第２工程におい
て、マイクロ波電源を有するプラズマ発生装置７によっ
てプロセスガスにマイクロ波を照射してプラズマを生成
し、このプラズマによってレジスト膜９に対して高速に
てマイクロ波プラズマアッシングを施し、図３（ｂ）に
示したようにレジスト膜９を除去する。
【００１９】このとき、有機系低誘電体膜８の表面には
改質層１１が形成されているので、有機系低誘電体膜８
の周囲にラジカルが存在しても、有機系低誘電体膜８の
変質が進行して誘電率が悪化するということはない。
【００２０】第１工程及び第２工程におけるプロセスガ
スとしては、Ｏ２、Ｎ２、Ｈ２、ＮＨ３のうちの少なく
とも１つを含むガスを使用することができる。
【００２１】また、第１工程終了後、第２工程において
もバイアス装置５を引き続いて作動させておくこともで
きるし、或いはまた、第２工程においてはバイアス装置
５を停止させておくこともできる。
【００２２】また、本実施形態においては第１工程と第
２工程とを共通の処理室１において実施しているが、変
形例としては、第１工程を第１処理室において実施した
後、この第１処理室とは別室の第２処理室に被処理基板
Ｗを搬送してこの第２処理室において第２工程を実施す
ることもできる。
【００２３】以上述べたように本実施形態によるアッシ
ング方法によれば、第１工程においてレジスト膜に対し
て異方性プラズマイオンアッシング処理を施した後、第
２工程においてマイクロ波プラズマアッシングを施すよ
うにしたので、有機系低誘電体膜８がレジスト膜９の下
層として存在する場合でも、有機系低誘電体膜８の劣化
を招くことなく、しかも処理速度を低下させずにレジス
ト膜９を高速にてアッシングすることができる。
【００２４】
【発明の効果】以上述べたように本発明によるアッシン
グ方法によれば、第１工程においてレジスト膜に対して
異方性プラズマイオンアッシング処理を施した後、第２
工程においてマイクロ波プラズマアッシングを施すよう
にしたので、有機系低誘電体膜がレジスト膜の下層とし
て存在する場合でも、有機系低誘電体膜の劣化を招くこ
となく、しかも処理速度を低下させずにレジスト膜を高
速にてアッシングすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるアッシング方法を実
施するためのアッシング装置の概略構成を示した図。
【図２】本発明の一実施形態によるアッシング方法によ
って処理される被処理基板の表面に積層された各種の膜
を示した図。
【図３】本発明の一実施形態によるアッシング方法によ
って被処理基板が処理される様子を示した図であり、
（ａ）は第１工程終了後の状態を示し、（ｂ）は第２工
程終了後の状態を示す。
【符号の説明】
１ 処理室 ２ 真空容器 ３ 処理台 ４ 高周波電源 ５ バイアス装置 ６ マイクロ波透過窓部材 ７ プラズマ発生装置 ８ 有機系低誘電体膜 ９ レジスト膜 １０ 絶縁膜 １１ 改質層 １２ マイクロ波導波管 １３ マイクロ波電源 Ｗ 被処理基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武 石 浩 司 神奈川県横浜市栄区笠間町1000番地１ 芝 浦メカトロニクス株式会社横浜事業所内 (72)発明者 山 崎 智 生 神奈川県横浜市栄区笠間町1000番地１ 芝 浦メカトロニクス株式会社横浜事業所内 Ｆターム(参考） 2H096 AA25 CA05 LA07 LA08 LA09 5F004 AA06 BA04 BA20 BB14 BD01 CA03 DA00 DA24 DA25 DA26 DB26 5F046 MA12

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】有機系低誘電体膜とその上層として形成さ
    れたレジスト膜とを有する被処理基板に対してアッシン
    グ処理を施すためのアッシング方法において、 高周波電源を有するバイアス装置によってプロセスガス
    に高周波電界を印加してイオンを生成し、前記被処理基
    板に向けて加速された前記イオンによって前記レジスト
    膜に対して異方性プラズマイオンアッシングを施す第１
    工程と、 前記第１工程の後、マイクロ波電源を有するプラズマ発
    生装置によってプロセスガスにマイクロ波を照射してプ
    ラズマを生成し、このプラズマによって前記レジスト膜
    に対してアッシングを施す第２工程と、を備えたことを
    特徴とするアッシング方法。
  2. 【請求項２】前記第１工程において作動させた前記バイ
    アス装置を前記第２工程においても継続して作動させて
    おくことを特徴とする請求項１記載のアッシング方法。
  3. 【請求項３】前記第２工程においては前記バイアス装置
    を停止させておくことを特徴とする請求項１記載のアッ
    シング方法。
  4. 【請求項４】第１処理室において前記第１工程を実施し
    た後、前記第１処理室とは別室の第２処理室に前記被処
    理基板を搬送して前記第２処理室において前記第２工程
    を実施することを特徴とする請求項１乃至３のいずれか
    一項に記載のアッシング方法。
  5. 【請求項５】前記プロセスガスは、Ｏ２、Ｎ２、Ｈ２、
    ＮＨ３のうちの少なくとも１つを含むことを特徴とする
    請求項１乃至４のいずれか一項に記載のアッシング方
    法。
JP2000186028A 2000-06-21 2000-06-21 アッシング方法 Expired - Fee Related JP4018323B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000186028A JP4018323B2 (ja) 2000-06-21 2000-06-21 アッシング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000186028A JP4018323B2 (ja) 2000-06-21 2000-06-21 アッシング方法

Publications (2)

Publication Number Publication Date
JP2002009050A true JP2002009050A (ja) 2002-01-11
JP4018323B2 JP4018323B2 (ja) 2007-12-05

Family

ID=18686263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000186028A Expired - Fee Related JP4018323B2 (ja) 2000-06-21 2000-06-21 アッシング方法

Country Status (1)

Country Link
JP (1) JP4018323B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7338897B2 (en) 2003-12-22 2008-03-04 Rohm Co., Ltd. Method of fabricating a semiconductor device having metal wiring
JP2012178520A (ja) * 2011-02-28 2012-09-13 Elpida Memory Inc 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7338897B2 (en) 2003-12-22 2008-03-04 Rohm Co., Ltd. Method of fabricating a semiconductor device having metal wiring
JP2012178520A (ja) * 2011-02-28 2012-09-13 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4018323B2 (ja) 2007-12-05

Similar Documents

Publication Publication Date Title
KR101423359B1 (ko) 베벨 세정 디바이스
JP3326974B2 (ja) 多層配線の形成方法および半導体装置の製造方法
US6124216A (en) Method of making intermetal dielectric layers having a low dielectric constant
US5691565A (en) Integrated circuitry having a pair of adjacent conductive lines
WO2006020344A1 (en) Method for stripping photoresist from etched wafer
TWI240366B (en) Method of manufacturing semiconductor device
KR100382387B1 (ko) 플라즈마 처리 방법
US6647994B1 (en) Method of resist stripping over low-k dielectric material
KR102264411B1 (ko) 저-k 필름에 대해 감소된 손상으로 유기 마스크를 박리하는 방법
JP4471243B2 (ja) エッチング方法およびプラズマ処理方法
JP2002009050A (ja) アッシング方法
JPH09172079A (ja) 半導体装置およびその製造方法
JP2004342873A (ja) 半導体装置およびその製造方法
JP2000012539A (ja) 半導体装置の製造方法
JPH09162172A (ja) エッチングダメージの除去方法
KR100315526B1 (ko) 반도체소자의금속배선형성방법
JP3717073B2 (ja) 半導体装置の製造方法
US5693183A (en) Method for treating the surface of silicon substrate post dry etching process
JPH08316214A (ja) プラズマ処理装置
JPH05217965A (ja) 半導体装置の製造方法
KR950021149A (ko) 반도체 장치의 평탄화층 제조방법
JP4585719B2 (ja) エッチング方法
US7615164B2 (en) Plasma etching methods and contact opening forming methods
KR100462761B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100431433B1 (ko) 반도체 장치의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070213

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070920

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees