KR100481549B1 - 다공성 실리콘의 증발을 이용한 반도체 ｓｔｉ 형성 방법 - Google Patents
다공성 실리콘의 증발을 이용한 반도체 ｓｔｉ 형성 방법 Download PDFInfo
- Publication number
- KR100481549B1 KR100481549B1 KR10-2002-0054199A KR20020054199A KR100481549B1 KR 100481549 B1 KR100481549 B1 KR 100481549B1 KR 20020054199 A KR20020054199 A KR 20020054199A KR 100481549 B1 KR100481549 B1 KR 100481549B1
- Authority
- KR
- South Korea
- Prior art keywords
- porous silicon
- forming
- sti
- nitride film
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 229910021426 porous silicon Inorganic materials 0.000 title claims abstract description 28
- 238000001704 evaporation Methods 0.000 title claims abstract description 13
- 230000008020 evaporation Effects 0.000 title claims abstract description 9
- 238000002955 isolation Methods 0.000 title claims abstract description 5
- 150000004767 nitrides Chemical class 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 6
- 238000007743 anodising Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 230000035484 reaction time Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Abstract
다공성 실리콘(porous silicon)의 증발(evaporation)을 이용한 반도체 STI(Shallow Trench Isolation) 형성 방법을 개시한다.
본 발명은, 실리콘 기판 상에 산화막과 질화막을 순차 적층한 후 포토레지스트를 패턴으로 하여 모트(moat) 패터닝 공정을 실시하는 제 1 단계와; 제 1 단계에 의해 형성된 모트 패턴을 따라 질화막과 산화막을 식각하는 제 2 단계와; 질화막을 마스크로 사용하여 노출된 상기 실리콘 기판을 양극산화반응시킴으로써, 다공성 실리콘을 형성하는 제 3 단계와; 제 3 단계에서 형성된 다공성 실리콘을 산화반응시키고, 산화된 다공성 실리콘을 증발시킴으로써 STI 영역을 형성하는 제 4 단계와; STI 영역 상에 절연 산화막을 증착하되, 과도 증착되는 절연 산화막을 CMP 공정을 통해 제거하는 제 5 단계와; 질화막을 제거하는 제 6 단계를 포함한다.
따라서, 본 발명은 후속하는 산화 공정에서의 공정 용이성을 높이고, 미세한 STI 스페이스에서도 보다 균일한 STI 영역을 확보할 수 있다.
Description
본 발명은 반도체 STI(Shallow Trench Isolation) 형성 기술에 관한 것으로, 특히, STI를 균일하게 형성하고 후속 산화 공정을 단순화하는데 적합한 다공성 실리콘(porous silicon)의 증발(evaporation)을 이용한 반도체 STI 형성 방법에 관한 것이다.
종래의 STI 공정에서는, 식각 기법을 변화시켜 가면서 누설 전류를 최소화하여 폭(width) 및 깊이(depth)가 균일한 STI를 구현하고자 하였다.
도 1a 내지 도 1e는 이러한 전형적인 STI 공정 과정을 설명하기 위한 도면이다.
먼저, 도 1a에서는, 실리콘 기판(10) 상에 산화막(12)과 질화막(14)을 순차 적층한 후, 포토레지스트(16)를 패턴으로 하여 모트(moat) 패터닝 공정을 실시한다.
도 1b에서는 이러한 모트 패턴을 따라 질화막(14)과 산화막(12)을 식각하고, 실리콘 기판(10)을 순차 식각하여 STI 영역을 형성한다. 이때, 이러한 질화막(14)과 산화막(12)의 식각은, 예컨대, 엔드 포인트(End-point) 장비를 이용하여 구현될 수 있으며, 실리콘 기판(10)의 식각은 시간(time)을 이용하여 구현될 수 있을 것이다.
그런 다음, 도 1c에서는 이러한 STI 영역 상에 SiO2를 증착함으로써 절연층(18)을 형성한다.
그리고, 도 1d에 도시한 바와 같이, 과도 증착된 SiO2 절연층(18)을 예를 들어, CMP 공정을 통해 제거한다.
끝으로, 도 1e에서는 질화막(14)을 제거하여 최종 STI 형성 공정을 완료한다.
이상과 같이, 종래의 STI 공정에서는 식각 기법만을 변화시켜 균일한 STI 층을 구현하였다.
그러나, 0.24um, 0.21um, 0.18um 등으로 STI 스페이스(space)가 줄어듦에 따라 이러한 식각 기법만으로 균일성을 개선하는데에는 여러 가지 제약, 예를 들어, 공정 마진이 현저히 줄어들고 폴리머 형성이 복잡해 질 수밖에 없다는 제약이 따른다.
즉, 도 1b에서와 같이, 0.18um 기법까지는 STI의 스페이스가 0.24um로 밀집(dense) 영역과 절연(isolation) 영역의 깊이 균일도가 나빠질 가능성이 크지 않지만, 향후, 0.15um, 0.13um 등으로 공정 기술이 변화되면서 요구되어지는 STI 스페이스는 0.21um, 0.18um 등으로 줄어들게 되어 현 기술로는 이러한 요구 사항들을 충족시킬 수 없는 바, 다양한 스페이스에서도 균일한 두께의 STI 깊이를 유지할 수 있는 기술이 요망되고 있는 실정이다.
본 발명은 상술한 요망에 의해 안출한 것으로, 질화막 식각 후 양극산화(anodizing)기법을 통해 다공성 실리콘을 형성하고, 형성된 다공성 실리콘을 산화반응시킨 다음 그 산화물을 증발(evaporation)시키는 공정을 추가함으로써, 후속하는 산화 공정에서의 공정 용이성을 높이고, 미세한 STI 스페이스에서도 보다 균일한 STI 영역을 확보하도록 한 다공성 실리콘의 증발을 이용한 반도체 STI 형성 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위하여 본 발명은, 반도체 STI 형성 방법에 있어서, 실리콘 기판 상에 산화막과 질화막을 순차 적층한 후 포토레지스트를 패턴으로 하여 모트(moat) 패터닝 공정을 실시하는 제 1 단계와; 제 1 단계에 의해 형성된 모트 패턴을 따라 질화막과 산화막을 식각하는 제 2 단계와; 질화막을 마스크로 사용하여 노출된 상기 실리콘 기판을 양극산화반응시킴으로써, 다공성 실리콘을 형성하는 제 3 단계와; 제 3 단계에서 형성된 다공성 실리콘을 산화반응시키고, 산화된 다공성 실리콘을 증발시킴으로써 STI 영역을 형성하는 제 4 단계와; STI 영역 상에 절연 산화막을 증착하되, 과도 증착되는 절연 산화막을 CMP 공정을 통해 제거하는 제 5 단계와; 질화막을 제거하는 제 6 단계를 포함하는 것을 특징으로 하는 다공성 실리콘의 증발을 이용한 반도체 STI 형성 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
설명에 앞서, 본 발명의 핵심 기술 요지는, 질화막 식각 공정을 실시한 후 양극산화기법을 통하여 다공성 실리콘을 형성하는데, 이때, 로딩 효과(loading effect)가 없는, 즉, 스페이스에 따른 깊이의 불균일성이 없는 균일한 STI 영역을 형성하고, 이렇게 형성된 다공성 실리콘을 산화반응시킨 다음 이 산화물을 HF 등으로 제거한다는 것으로, 이러한 기술 사상으로부터 본 발명에서 목적으로 하는 바를 용이하게 구현할 수 있을 것이다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 다공성 실리콘의 증발을 이용한 반도체 STI 형성 과정을 나타낸 공정 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 실리콘 기판(20) 상에 산화막(22)과 질화막(24)을 순차 적층한 후 포토레지스트(26)를 패턴으로 하여 모트 패터닝 공정을 실시한다. 그리고, 이러한 모트 패턴을 따라 질화막(24)과 산화막(22)을 엔드 포인트 장비를 이용하여 식각한다. 이때, 본 실시예에서는, 식각으로 인해 형성되는 질화막 마스크에 슬로프(slope)를 주거나 추가 SW 질화막 공정을 추가함으로써, 형성된 패턴보다 작은 스페이스를 형성시킬 수 있도록 하였다.
이후, 도 2b에서는, 질화막(24)을 마스크로 사용하여 노출된 반도체 실리콘 기판(20)을 양극산화반응시킴으로써, 다공성 실리콘(28)을 형성한다. 이때, 본 실시예에서는, 반응시간, 전류 량, HF 농도 등의 변수에 따라 이러한 다공성 실리콘 층(28)의 두께와 다공성도를 조절하여 후속 산화공정의 용이성을 높이도록 구현하였다.
한편, 도 2c에서는 상술한 도 2b에서 형성된 다공성 실리콘(28)을 산화반응시키고, 그 산화된 다공성 실리콘(28)을 HF 등을 이용하여 제거함으로써 STI 영역을 형성한다.
그런 다음, 도 2d에서는 이러한 STI 영역 상에 SiO2를 증착함으로써 절연층(30)을 형성한다.
그리고, 도 2e에 도시한 바와 같이, 과도 증착된 SiO2 절연층(30)을 예를 들어, CMP 공정을 통해 제거한다.
끝으로, 도 2f에서는 질화막(24)을 제거하여 최종 STI 형성 공정을 완료한다.
따라서, 본 발명은 디바이스 크기가 감소함에 따라 0.25um, 0.21um로 점차 줄어드는 STI 스페이스의 감소시 발생할 수 있는 밀집 영역과 절연 영역의 STI 깊이 불균일성을 개선함으로써, 누설 전류를 감소시키고 나아가서 반도체 수율을 높일 수 있는 효과가 있다.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 후술하는 특허청구범위내에서 여러 가지 변형이 가능한 것은 물론이다.
도 1a 내지 도 1e는 종래의 전형적인 STI 공정 과정을 나타낸 단면도,
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 다공성 실리콘의 증발을 이용한 반도체 STI 형성 과정을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20 : 실리콘 기판 12, 22 : 산화막
14, 24 : 질화막 16, 26 : 포토레지스트
18, 30 : 절연층 28 : 다공성 실리콘
Claims (4)
- 반도체 STI(Shallow Trench Isolation) 형성 방법에 있어서,실리콘 기판 상에 산화막과 질화막을 순차 적층한 후 포토레지스트를 패턴으로 하여 모트(moat) 패터닝 공정을 실시하는 제 1 단계와;상기 제 1 단계에 의해 형성된 모트 패턴을 따라 상기 질화막과 산화막을 식각하는 제 2 단계와;상기 질화막을 마스크로 사용하여 노출된 상기 실리콘 기판을 양극산화(anodizing)반응시킴으로써, 다공성 실리콘(porous silicon)을 형성하는 제 3 단계와;상기 제 3 단계에서 형성된 다공성 실리콘을 산화반응시키고, 산화된 다공성 실리콘을 증발(evaporation)시킴으로써 STI 영역을 형성하는 제 4 단계와;상기 STI 영역 상에 절연 산화막을 증착하되, 과도 증착되는 절연 산화막을 CMP 공정을 통해 제거하는 제 5 단계와;상기 질화막을 제거하는 제 6 단계를 포함하는 것을 특징으로 하는 다공성 실리콘의 증발을 이용한 반도체 STI 형성 방법.
- 제 1 항에 있어서,상기 제 2 단계는,상기 식각 공정으로 인해 형성되는 질화막 마스크에 슬로프(slope)를 주거나 추가 SW 질화막 공정을 추가함으로써, 형성된 패턴보다 작은 스페이스를 형성하도록 하는 단계인 것을 특징으로 하는 다공성 실리콘의 증발을 이용한 반도체 STI 형성 방법.
- 제 1 항에 있어서,상기 제 3 단계는,매개변수에 따라 상기 다공성 실리콘의 두께와 다공성도를 조절하는 단계로 이루어지는 것을 특징으로 하는 다공성 실리콘의 증발을 이용한 반도체 STI 형성 방법.
- 제 3 항에 있어서,상기 매개 변수는 반응시간, 전류 량, HF 농도 중 적어도 하나 이상인 것을 특징으로 하는 다공성 실리콘의 증발을 이용한 반도체 STI 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0054199A KR100481549B1 (ko) | 2002-09-09 | 2002-09-09 | 다공성 실리콘의 증발을 이용한 반도체 ｓｔｉ 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0054199A KR100481549B1 (ko) | 2002-09-09 | 2002-09-09 | 다공성 실리콘의 증발을 이용한 반도체 ｓｔｉ 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040022593A KR20040022593A (ko) | 2004-03-16 |
| KR100481549B1 true KR100481549B1 (ko) | 2005-04-08 |
Family
ID=37326330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0054199A KR100481549B1 (ko) | 2002-09-09 | 2002-09-09 | 다공성 실리콘의 증발을 이용한 반도체 ｓｔｉ 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100481549B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110299286B (zh) * | 2018-03-21 | 2022-06-03 | 联华电子股份有限公司 | 外延鳍状结构的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217941A (ja) * | 1988-02-26 | 1989-08-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR930011163A (ko) * | 1991-11-25 | 1993-06-23 | 김광호 | 반도체 소자 분리 방법 |
| KR19980084714A (ko) * | 1997-05-24 | 1998-12-05 | 문정환 | 반도체소자의 분리영역 제조방법 |
| KR19990000652A (ko) * | 1997-06-09 | 1999-01-15 | 윤종용 | 반도체 장치의 트렌치 제조 방법 |
-
2002
- 2002-09-09 KR KR10-2002-0054199A patent/KR100481549B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217941A (ja) * | 1988-02-26 | 1989-08-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR930011163A (ko) * | 1991-11-25 | 1993-06-23 | 김광호 | 반도체 소자 분리 방법 |
| KR19980084714A (ko) * | 1997-05-24 | 1998-12-05 | 문정환 | 반도체소자의 분리영역 제조방법 |
| KR19990000652A (ko) * | 1997-06-09 | 1999-01-15 | 윤종용 | 반도체 장치의 트렌치 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040022593A (ko) | 2004-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| KR100481558B1 (ko) | 에어 갭 특성을 이용한 반도체 ｓｔｉ 형성 방법 | |
| KR20070107345A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100481549B1 (ko) | 다공성 실리콘의 증발을 이용한 반도체 ｓｔｉ 형성 방법 | |
| KR100489534B1 (ko) | 다공성 실리콘의 증발을 이용한 반도체 ｓｔｉ 형성 방법 | |
| KR100497609B1 (ko) | 실리콘 질화막 식각방법 | |
| KR20010065186A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2007027180A (ja) | 半導体装置及びその製造方法 | |
| KR100345069B1 (ko) | 반도체 소자의 폴리실리콘 플러그 형성방법 | |
| KR950002191B1 (ko) | 반도체장치의 제조방법 | |
| KR100356478B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR20030000489A (ko) | 반도체소자의 제조방법 | |
| KR100603590B1 (ko) | 반도체 소자의 전하저장전극용 콘택 플러그 형성방법 | |
| KR100876874B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20000074817A (ko) | 다공성 실리콘막을 이용한 트렌치 소자분리방법 | |
| KR20010082901A (ko) | 반도체소자의 격리막 형성방법 | |
| KR100785862B1 (ko) | 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법 | |
| KR100461783B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100421656B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040000701A (ko) | 반도체 소자의 층간 절연막 식각 방법 | |
| KR20050022169A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20090066930A (ko) | 새들 핀 구조의 트랜지스터 형성방법 | |
| KR20010001451A (ko) | 반도체소자의 제조방법 | |
| KR19990055133A (ko) | 스핀온글래스막 형성 방법 | |
| KR20020056641A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080103 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |