KR100421656B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100421656B1 KR100421656B1 KR10-2001-0086750A KR20010086750A KR100421656B1 KR 100421656 B1 KR100421656 B1 KR 100421656B1 KR 20010086750 A KR20010086750 A KR 20010086750A KR 100421656 B1 KR100421656 B1 KR 100421656B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- pattern
- nitride film
- etching
- key
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 125000006850 spacer group Chemical group 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 2
- 238000000926 separation method Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 실리콘 기판위에 산화막과 질화막을 증착하는 단계와, 소자의 분리 패턴과 키 패턴을 위한 마스크 공정을 진행하는 단계와, 마스크된 패턴대로 질화막과 산화막을 식각하는 단계와, 스페이서용 산화막 또는 질화막을 증착한 후 전면 식각하여 질화막의 측벽에 스페이서를 형성하는 단계와, 실리콘 기판의 노출 영역을 식각하여 실리콘 트렌치를 형성하는 단계와, 노출된 실리콘 기판을 일정량 산화시켜 산화막을 형성하여 키 패턴 영역에 단차에 의한 키 패턴을 형성하는 단계와, 실리콘 트렌치를 갭 필하는 갭 필 산화막을 증착한 후 CMP 공정을 진행하는 단계와, 질화막을 제거하고 습식 식각으로 액티브 위에 올라와 있는 갭 필 산화막을 제거하는 단계를 포함하며, 종래 기술과 비교할 때에 훨씬 간단한 공정으로 STI 패턴과 키 오픈을 형성할 수가 있어 공정이 대폭 단순화되어 생산 효율이 증대되는 이점이 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 셀로우 트렌치 아이솔레이션(Shallow Trench Isolation ; STI) 화학적 기계 연마(Chemical Mechanical Polishing; CMP) 공정을 도입함으로써 추가되었던 키 오픈(KEY Open) 공정을 생략할 수 있도록 한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 여러 가지 기술들이 발전되어 왔다.이 중에서 최소선폭을 구현하기 위해서는 웨이퍼의 높은 평탄도가 요구되며, 이를 위해 STI CMP 공정이 개발되어 이용되고 있다.
한편, 반도체 제조 공정은 집적 공정으로서 여러 공정을 순차적으로 일정 레이어(Layer)에 다음 레이어를 얼라인(Align)하여 집적하는 것으로 이를 위해서 마스크 공정에는 일정 패턴, 즉 얼라인먼트 마스크(Alignment Mark 또는 KEY)라는 것이 있으며, 이 얼라인먼트 마스크에 신호를 보내 이를 판독해서 여러 레이어를 설계된 대로 순서대로 적층하게 된다. 다시 말해서 단차가 있는 곳에서 빛의 파동이 굴절되어 마스크 얼라인시 키를 찾을 수 있도록 한다.
종래의 STI CMP 공정에서는 이러한 얼라인먼트 마스크(키)가 액티브 패턴이 형성되고 셀 투 셀 아이솔레이션(Cell To Cell Isolation) 공정을 모두 진행된 다음에도 단차를 갖는 키 패턴을 그대로 유지하여 얼라인먼트 마스크(키)를 찾기 위한 신호에 쉽게 반응을 하였다.
그러나, STI CMP 공정으로 웨이퍼 전면에 특히 국부적인 지역으로는 완전한 평판화가 이루어지며, 따라서 종래의 얼라인먼트 마스크(키) 역시 셀 투 셀 아이솔레이션용 산화막에 의해 완전히 평탄하게 가려지기 때문에 후속 마스크 얼라인 작업에서 얼라인먼트 마스크(키)를 찾을 수가 없게 된다.
따라서, STI CMP 공정을 적용하는 경우에는 불가피하게 액티브 패턴 형성시 만들었던 얼라인먼트 마스크, 즉 키 부분만을 다시 오픈하여 STI CMP 공정으로 판판하게 덮여진 부분을 제거하는 공정이 필요하게 된다. 이러한 일련의 공정을 키 오픈 공정이라고 한다.
도 1은 종래 기술에 따라 STI CMP 공정이 도입된 반도체 소자의 제조 공정도이다.
먼저, 실리콘 기판(1)위에 완충산화막(2)과 질화막(3)을 증착한다(도 1a).
이후, 소자의 분리 패턴과 키 패턴을 위한 마스크 공정을 진행하며(도 1b), RIE(Reactive Ion Etching) 등의 건식 식각 공정을 수행하여 마스크(4)된 패턴대로 질화막(3)과 완충산화막(2)을 식각한다(도 1c).
그리고, 식각 공정을 수행하여 실리콘이 노출된 영역을 식각하여 실리콘 트렌치를 형성하고(도 1d), 어닐링 공정을 수행하여 노출된 실리콘 기판을 일정량 산화시켜 산화막(5)을 형성한다(도 1e).
이후, 실리콘 트렌치를 갭 필하는 TEOS 계열의 산화막(6)을 증착하고, CMP 공정을 진행한다(도 1f).
다음에, 질화막(3)을 제거하고 습식 식각으로 액티브 위에 올라와 있는 갭 필 산화막(6)을 제거한다(도 1g).
이후, 액티브 패턴 형성시 만들었던 얼라인먼트 마스크, 즉 키 부분만을 다시 오픈하기 위하여 포토 마스크(7)를 증착한다(도 1h).
그리고, 마스크된 패턴대로 식각 공정을 수행하여 키 부분의 트렌치내 산화막(6)을 일부 제거, 즉 단차를 만들어 키 홀(8)을 생성한다. 이와 같이 생성된 키 홀(8)은 후속 마스크 얼라인 작업에서 포토 얼라인을 용이하게 한다(도 1i).
전술한 바와 같이 종래 기술에 따르면 STI CMP 공정의 도입에 따라 키 오픈 공정이 추가되어 생산 효율이 저하되는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 그 목적하는 바는 STI CMP 공정의 도입에 따른 키 오픈 공정 없이도 후속의 마스크 얼라인시에 키 패턴을 찾을 수 있도록 한 반도체 소자의 제조 방법을 제공함으로써 제조 공정을 단순화시켜 생산 효율이 향상되도록 하는데 있다.
이와 같은 목적을 실현하기 위한 본 발명에 따른 반도체 소자의 제조 방법은, STI CMP 공정을 도입한 반도체 소자의 제조 방법에 있어서, 실리콘 기판위에 산화막과 질화막을 증착하는 제 1 단계와, 소자의 분리 패턴과 키 패턴을 위한 마스크 공정을 진행하는 제 2 단계와, 상기 마스크된 패턴대로 상기 질화막과 산화막을 식각하는 제 3 단계와, 스페이서용 산화막 또는 질화막을 증착한 후 전면 식각하여 상기 질화막의 측벽에 스페이서를 형성하는 제 4 단계와, 상기 실리콘 기판의 노출 영역을 식각하여 실리콘 트렌치를 형성하는 제 5 단계와, 상기 노출된 실리콘 기판을 일정량 산화시켜 산화막을 형성하여 키 패턴 영역에 단차에 의한 키 패턴을 형성하는 제 6 단계와, 상기 실리콘 트렌치를 갭 필하는 갭 필 산화막을 증착한 후 CMP 공정을 진행하는 제 7 단계와, 상기 질화막을 제거하고 습식 식각으로 액티브 위에 올라와 있는 상기 갭 필 산화막을 제거하는 제 8 단계를 포함한다.
도 1은 종래 기술에 따라 STI CMP 공정이 도입된 반도체 소자의 제조 공정도,
도 2는 발명에 따라 STI CMP 공정이 도입된 반도체 소자의 제조 공정도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 실리콘 기판 12 : 완충산화막
13 : 질화막 14 : 마스크
15 : 산화막 16 : 갭 필 산화막
19 : 스페이서 20 : 키 패턴
본 발명의 실시예로는 다수개가 존재할 수 있으며, 이하에서는 첨부한 도면을 참조하여 바람직한 실시예에 대하여 상세히 설명하기로 한다. 이 실시예를 통해 본 발명의 목적, 특징 및 이점들을 보다 잘 이해할 수 있게 된다.
본 발명의 기술 요지를 살펴보면, 키 패턴 형성 패턴은 일정한 규칙에 의해 만든다. 즉 소자의 디바이스 특성을 개선하기 위하여, 즉 STI 공정의 또 하나의 단점인 험프(Hump) 현상을 방지하기 위하여 험프의 원인을 제공하는 디버트(Divot)를 감소시키는데 실리콘 트렌치 식각전에 질화막 측벽에 옥사이드 또는 나이드라이드를 이용하여 스페이서를 형성하며, 이러한 스페이서가 키 패턴을 매립할 수 있도록 키 패턴을 만든다.
다시 말해서, 스페이서는 키 패턴이 되는 곳의 실리콘이 식각되는 것을 방지하게 하고, 이후 스페이서가 제거된 다음 진행하는 완충산화막 내지는 희생산화막의 형성으로 인하여 실리콘이 산화되어 단차(Topology)가 형성되고 이러한 단차는 후속의 질화막 제거 공정과 평탄화를 위한 습식 식각 공정에 대해서는 선택비를 갖게 되어 계속 단차를 갖게 되어 후속의 마스크 공정시 키 역할을 할 수 있게 한다.
도 2는 본 발명에 따른 반도체 소자 제조 방법의 공정도이다.
먼저, 실리콘 기판(11)위에 완충산화막(12)과 질화막(13)을 증착한다(도 2a).
이후, 소자의 분리 패턴과 키 패턴을 위한 마스크 공정을 진행하며, RIE 등의 건식 식각 공정을 수행하여 마스크(14)된 패턴대로 질화막(13)과 완충산화막(12)을 식각한다. 여기서 키 패턴은 후속의 스페이서막의 형성에 의해 매립이 되도록 그 간격이 결정되어 진다(도 2b).
다음으로, 스페이서용 산화막 또는 질화막을 증착하고(도 2c), 전면 식각하여 질화막(13)의 측벽에 스페이서(19)를 형성한다. 이러한 공정이 완료되면 키 패턴은 스페이서(19)에 의해 매립이 된다. 이때 스페이서(19)의 폭은 50㎚ 내지 200㎚로 형성하는 것이 바람직하다(도 2d).
그리고, 식각 공정을 수행하여 디바이스 영역의 패턴에 의해 실리콘이 노출된 영역을 식각하여 실리콘 트렌치를 형성하는데, 키 패턴은 스페이서(19)에 의해 보호된다(도 2d).
이후, 스페이서(19)를 제거하며(도 2e), 어닐링 공정을 수행하여 노출된 실리콘 기판(11)을 일정량 산화시켜 산화막(15)을 형성한다. 이로서 트렌치 내부는 식각시 받은 손상을 보상하게 되고, 키 영역에는 산화막(11)이 올라와 단차에 의한 키 패턴(20)이 형성된다(도 2f).
여기서, 키 패턴(20)을 위한 단차 형성은 실리콘을 산화시켜 산소가 확산해 가면 실리콘을 위로 밀어내어 산화량의 40%이상이 실리콘 위로 올라오는 원리를 이용한 것이다.
이후, 실리콘 트렌치를 갭 필하는 TEOS 계열의 산화막(16)을 증착하고, CMP 공정을 진행한다(도 2g).
다음에, 질화막(13)을 제거하고 습식 식각으로 액티브 위에 올라와 있는 갭 필 산화막(16)을 제거한다. 이때, 습식 식각은 갭 필 산화막(16)과 키 패턴(20)에 형성된 산화막 사이에 선택비를 갖고 진행하는데 그 비율은 2 대 1 이상으로 갭 필 산화막을 빠르게 식각한다. 따라서 이러한 습식 식각 공정시 키 패턴(20)의 산화막은 거의 손실이 없게 된다. 바람직하기로 상기 선택비는 5 대 1 이상을 갖는다.
이로서 디바이스 영역은 완전한 평탄화를 이루게 되며, 키 패턴은 단차를 갖고서 후속 공정의 마스크 얼라인 역할을 할 수 있게 된다.
상기에서는 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
전술한 바와 같이 본 발명은 종래 기술과 비교할 때에 훨씬 간단한 공정으로 STI 패턴과 키 오픈을 형성할 수가 있다.
아울러, 종래 기술에서 키 오픈 공정을 위해 수행하던 포토 마스크 공정을 제거함으로써 추후에 이어지는 두 단계의 PR 스트립을 위한 공정 또한 제거할 수 있으므로 공정이 대폭 단순화되어 생산 효율이 증대된다.
또한, 디버트를 억제하여 디바이스적으로 험프 현상을 방지하는 효과가 있다.
Claims (5)
- STI CMP 공정을 도입한 반도체 소자의 제조 방법에 있어서,실리콘 기판위에 산화막과 질화막을 증착하는 제 1 단계와,소자의 분리 패턴과 키 패턴을 위한 마스크 공정을 진행하는 제 2 단계와,상기 마스크된 패턴대로 상기 질화막과 산화막을 식각하는 제 3 단계와,스페이서용 산화막 또는 질화막을 증착한 후 전면 식각하여 상기 질화막의 측벽에 스페이서를 형성하는 제 4 단계와,상기 실리콘 기판의 노출 영역을 식각하여 실리콘 트렌치를 형성하는 제 5 단계와,상기 노출된 실리콘 기판을 일정량 산화시켜 산화막을 형성하여 키 패턴 영역에 단차에 의한 키 패턴을 형성하는 제 6 단계와,상기 실리콘 트렌치를 갭 필하는 갭 필 산화막을 증착한 후 CMP 공정을 진행하는 제 7 단계와,상기 질화막을 제거하고 습식 식각으로 액티브 위에 올라와 있는 상기 갭 필 산화막을 제거하는 제 8 단계를 포함하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 스페이서의 폭은 50㎚ 내지 200㎚로 형성하는 것을 특징으로 한 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 스페이서 형성에 의해 키 패턴 영역을 매립하는 것을 특징으로 한 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 실리콘 트렌치 내부를 갭 필하는 물질과 상기 키 패턴의 단차를 형성하는 산화막 사이에 습식 식각의 선택비는 2 대 1 이상을 갖는 것을 특징으로 한 반도체 소자의 제조 방법.
- 제 4 항에 있어서,상기 실리콘 트렌치 내부를 갭 필하는 물질은 TEOS 계열의 산화막을 사용하는 것을 특징으로 한 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0086750A KR100421656B1 (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0086750A KR100421656B1 (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030056524A KR20030056524A (ko) | 2003-07-04 |
| KR100421656B1 true KR100421656B1 (ko) | 2004-03-11 |
Family
ID=32214713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0086750A KR100421656B1 (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100421656B1 (ko) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176463A (ja) * | 1993-12-21 | 1995-07-14 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR970003796A (ko) * | 1995-06-23 | 1997-01-29 | 김광호 | 반도체 장치의 얼라인 키(align key) 패턴 형성방법 |
| KR970053427A (ko) * | 1995-12-26 | 1997-07-31 | 김광호 | 트렌치 소자분리 영역을 갖는 반도체장치의 마스크 정렬키 형성방법 |
| JPH09223656A (ja) * | 1996-02-16 | 1997-08-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH11330381A (ja) * | 1998-05-13 | 1999-11-30 | Denso Corp | 半導体装置の製造方法 |
| JP2000164497A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000232154A (ja) * | 1999-02-12 | 2000-08-22 | Sony Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-12-28 KR KR10-2001-0086750A patent/KR100421656B1/ko not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176463A (ja) * | 1993-12-21 | 1995-07-14 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR970003796A (ko) * | 1995-06-23 | 1997-01-29 | 김광호 | 반도체 장치의 얼라인 키(align key) 패턴 형성방법 |
| KR970053427A (ko) * | 1995-12-26 | 1997-07-31 | 김광호 | 트렌치 소자분리 영역을 갖는 반도체장치의 마스크 정렬키 형성방법 |
| JPH09223656A (ja) * | 1996-02-16 | 1997-08-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH11330381A (ja) * | 1998-05-13 | 1999-11-30 | Denso Corp | 半導体装置の製造方法 |
| JP2000164497A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000232154A (ja) * | 1999-02-12 | 2000-08-22 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030056524A (ko) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6844240B2 (en) | Semiconductor device having trench isolation | |
| US6727150B2 (en) | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers | |
| KR100449320B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100421656B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100461783B1 (ko) | 반도체 소자의 제조 방법 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| US6566230B1 (en) | Shallow trench isolation spacer for weff improvement | |
| KR100289663B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100237749B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR101051949B1 (ko) | 반도체 장치의 패턴 형성 방법 | |
| KR100942982B1 (ko) | 텅스텐게이트를 구비한 반도체소자의 제조 방법 | |
| KR20000065984A (ko) | 반도체 장치의 트렌치 소자분리 방법 | |
| KR20030059444A (ko) | 반도체 소자의 제조방법 | |
| KR101016347B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101006510B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20020003018A (ko) | 실리콘 라이너를 이용한 트렌치 소자분리방법 | |
| KR20040105980A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| KR20020002640A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20050000056A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20030049604A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20040001228A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR20040059430A (ko) | 반도체 소자의 게이트 스페이서 형성 방법 | |
| KR20030050435A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20030005603A (ko) | 반도체 장치의 게이트 및 그의 제조방법 | |
| KR20040001903A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |