KR20010082901A - 반도체소자의 격리막 형성방법 - Google Patents

반도체소자의 격리막 형성방법 Download PDF

Info

Publication number
KR20010082901A
KR20010082901A KR1020000008438A KR20000008438A KR20010082901A KR 20010082901 A KR20010082901 A KR 20010082901A KR 1020000008438 A KR1020000008438 A KR 1020000008438A KR 20000008438 A KR20000008438 A KR 20000008438A KR 20010082901 A KR20010082901 A KR 20010082901A
Authority
KR
South Korea
Prior art keywords
trench
film
initial oxide
insulating film
forming
Prior art date
Application number
KR1020000008438A
Other languages
English (en)
Inventor
성낙균
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000008438A priority Critical patent/KR20010082901A/ko
Publication of KR20010082901A publication Critical patent/KR20010082901A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

트랜치 상부 코너 및 그 측표면의 식각데미지를 완화시킬 수 있는 반도체 소자의 격리막 형성방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 반도체소자의 격리막 형성방법은 활성영역과 격리영역이 정의된 반도체기판에 식각성이 다른 제 1, 제 2 절연막을 차례로 증착하는 공정, 상기 격리영역이 드러나도록 상기 제 2, 제 1 절연막을 차례로 패터닝하는 공정, 상기 패터닝된 제 1, 제 2 절연막 양측면에 측벽절연막을 형성하는 공정, 상기 측벽절연막과 상기 제 1, 제 2 절연막을 마스크로 상기 반도체기판에 트랜치를 형성하는 공정, 상기 트랜치 측면에 산소이온을 주입한 후에 산화공정을 진행하는 공정, 상기 전면에 제 3 절연막을 증착한후에 화학적 기계적 연마공정으로 트랜치내에 트랜치 격리막을 형성함을 특징으로 한다.

Description

반도체소자의 격리막 형성방법{METHOD FOR FABRICATING ISOLATION FILM IN SEMICONDUCTOR DEVICE}
본 발명은 반도체소자에 대한 것으로, 특히 반도체소자의 격리막 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체소자의 격리막 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1f는 종래에 따른 반도체소자의 격리막 형성방법을 나타낸 공정단면도이다.
종래 반도체소자의 격리막 형성방법은 먼저, 도 1a에 도시한 바와 같이 필드영역과 액티브영역이 정의된 반도체기판(1)에 열산화공정으로 초기산화막(2)을 증착하고, 초기산화막(2)상에 화학기상증착법으로 질화막(3)을 증착한다.
그리고 도 1b에 도시한 바와 같이 질화막(3) 전면에 감광막(4)을 도포한 후에 필드영역상의 감광막(4)이 제거되도록 노광 및 현상공정으로 감광막(4)을 선택적으로 패터닝한다.
다음에 패터닝된 감광막(4)을 마스크로 질화막(3)과 초기산화막(2)을 차례로 이방성 식각해서 반도체기판(1)의 필드영역이 드러나도록 한다.
다음에 도 1c에 도시한 바와 같이 감광막(4)을 제거하고, 드러난 반도체기판(1)을 포함한 질화막(3) 전면에 화학기상증착법으로 산화막이나 질화막으로 구성된 절연막을 증착한다. 이후에 절연막을 등방성 식각해서 초기산화막(2)과 질화막(3)의 측면에 측벽절연막(5)을 형성한다.
그리고 도 1d에 도시한 바와 같이 초기산화막(2)과 질화막(3)과 측벽절연막(5)을 마스크로 반도체기판(1)을 이방성 식각해서 일정깊이를 갖는 트랜치를 형성한다.
다음에 트랜치를 매립하도록 전면에 화학기상증착방법으로 절연막(6)을 증착한다.
그리고 도 1e에 도시한 바와 같이 화학적 기계적 연마공정으로 질화막(3)과 측벽절연막(5)이 노출될 때까지 절연막(6)과 질화막(3)을 연마해서 표면을 평탄화한다.
이후에 도 1f에 도시한 바와 같이 인산을 이용해서 질화막(3)을 제거한 후에 반도체기판(1)이 드러나도록 측벽절연막(5)과 초기산화막(2)과 절연막(6)을 제거해서 트랜치영역에 트랜치 격리막(6a)을 형성한다.
상기와 같은 종래 반도체소자의 격리막 형성방법은 다음과 같은 문제가 있다.
측벽절연막을 이용해서 트랜치를 형성할 때 트랜치의 상부 코너 부분이 손실되어 정션 리퀴지가 발생되는 문제가 발생될 수 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 트랜치 상부 코너 및 그 측표면의 식각데미지를 완화시킬 수 있는 반도체 소자의 격리막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 종래에 따른 반도체소자의 격리막 형성방법을 나타낸 공정단면도
도 2a 내지 도 2g는 본 발명 실시예에 따른 반도체소자의 격리막 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : 반도체기판 32 : 초기산화막
33 : 질화막 34 : 감광막
35 : 측벽절연막 36 : 절연막
36a : 트랜치 격리막
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 격리막 형성방법은 활성영역과 격리영역이 정의된 반도체기판에 식각성이 다른 제 1, 제 2 절연막을 차례로 증착하는 공정, 상기 격리영역이 드러나도록 상기 제 2, 제 1 절연막을 차례로 패터닝하는 공정, 상기 패터닝된 제 1, 제 2 절연막 측면에 측벽절연막을 형성하는 공정, 상기 측벽절연막과 상기 제 1, 제 2 절연막을 마스크로 상기 반도체기판에 트랜치를 형성하는 공정, 상기 트랜치 측면에 산소이온을 주입한 후에 산화공정을 진행하는 공정, 상기 전면에 제 3 절연막을 증착한후에 화학적 기계적 연마공정으로 트랜치내에 트랜치 격리막을 형성함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 격리막 형성방법에 대하여 설명하면 다음과 같다.
도 2a 내지 도 2g는 본 발명 실시예에 따른 반도체소자의 격리막 형성방법을 나타낸 공정단면도이다.
본 발명 실시예에 따른 반도체소자의 격리막 형성방법은 먼저, 도 2a에 도시한 바와 같이 필드영역과 액티브영역이 반도체기판(31)에 열산화공정으로 초기산화막(32)을 증착하고, 초기산화막(32)상에 화학기상증착법으로 질화막(33)을 증착한다.
그리고 도 2b에 도시한 바와 같이 질화막(33) 전면에 감광막(34)을 도포한 후에 필드영역상의 감광막(34)이 제거되도록 노광 및 현상공정으로 감광막(34)을 선택적으로 패터닝한다.
다음에 패터닝된 감광막(34)을 마스크로 질화막(33)과 초기산화막(32)을 차례로 이방성 식각해서 반도체기판(31)의 필드영역이 드러나도록 한다.
다음에 도 2c에 도시한 바와 같이 감광막(34)을 제거하고, 드러난 반도체기판(31)을 포함한 질화막(33) 전면에 화학기상증착법으로 산화막이나 질화막으로 구성된 절연막을 증착한다. 이후에 절연막을 등방성 식각해서 초기산화막(32)과 질화막(33)의 측면에 측벽절연막(35)을 형성한다.
그리고 도 2d에 도시한 바와 같이 초기산화막(32)과 질화막(33)과 측벽절연막(35)을 마스크로 반도체기판(31)을 이방성 식각해서 일정깊이를 갖는 트랜치를 형성한다.
이후에 트랜치 측면에 O2이온을 주입하고 라이트(light) 산화공정을 진행하여서 트랜치 형성이나 측벽절연막(35) 형성시에 반도체기판(31)에 발생된 식각 데미지(damage)를 완화시키고, 트랜치 상부 코너가 라운딩(rounding)되게 한다.
상기에서 라이트(light) 산화공정은 O2, N2,H2/O2조건에서 실시하고, 트랜치가 형성된 반도체기판(31)에서 실리콘의 스트레스(stress)가 적은 온도에서 진행한다.
다음에 도 2e에 도시한 바와 같이 트랜치를 매립하도록 전면에 화학기상증착방법으로 절연막(36)을 증착한다.
그리고 도 2f에 도시한 바와 같이 화학적 기계적 연마공정으로 질화막(36)이 드러날 때까지 절연막(36)과 질화막(33)과 측벽절연막(35)을 연마해서 표면을 평탄화한다.
이후에 도 2g에 도시한 바와 같이 인산을 이용해서 질화막(33)을 제거한 후에 반도체기판(31)이 드러날때까지 측벽절연막(35)과 초기산화막(32)과 절연막(36)을 제거해서 트랜치영역에 트랜치 격리막(36a)을 형성한다.
상기와 같은 본 발명 반도체소자의 격리막 형성방법은 다음과 같은 효과가있다.
트랜치 측면부분에 산소이온을 주입한 후에 트랜치 측면을 라이트(light) 산화시키면 트랜치 형성을 위한 실리콘식각시에 발생된 데미지를 완화(curing)시킬 수 있고, 트랜치 상부 코너가 둥글게 라운딩되어 이 부분에서의 정션 누설 특성을 향상시킬 수 있다.

Claims (4)

  1. 활성영역과 격리영역이 정의된 반도체기판에 식각성이 다른 제 1, 제 2 절연막을 차례로 증착하는 공정,
    상기 격리영역이 드러나도록 상기 제 2, 제 1 절연막을 차례로 패터닝하는 공정,
    상기 패터닝된 제 1, 제 2 절연막 양측면에 측벽절연막을 형성하는 공정,
    상기 측벽절연막과 상기 제 1, 제 2 절연막을 마스크로 상기 반도체기판에 트랜치를 형성하는 공정,
    상기 트랜치 측면에 산소이온을 주입한 후에 산화공정을 진행하는 공정,
    상기 전면에 제 3 절연막을 증착한후에 화학적 기계적 연마공정으로 트랜치내에 트랜치 격리막을 형성함을 특징으로 하는 반도체소자의 격리막 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 절연막은 산화막으로 형성함을 특징으로 하는 반도체소자의 격리막 형성방법.
  3. 제 1 항에 있어서, 상기 제 2 절연막은 질화막으로 형성함을 특징으로 하는 반도체소자의 격리막 형성방법.
  4. 제 1 항에 있어서, 산화공정은 O2, N2,H2/O2조건에서 실시함을 특징으로 하는 반도체소자의 격리막 형성방법.
KR1020000008438A 2000-02-22 2000-02-22 반도체소자의 격리막 형성방법 KR20010082901A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000008438A KR20010082901A (ko) 2000-02-22 2000-02-22 반도체소자의 격리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008438A KR20010082901A (ko) 2000-02-22 2000-02-22 반도체소자의 격리막 형성방법

Publications (1)

Publication Number Publication Date
KR20010082901A true KR20010082901A (ko) 2001-08-31

Family

ID=19648689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008438A KR20010082901A (ko) 2000-02-22 2000-02-22 반도체소자의 격리막 형성방법

Country Status (1)

Country Link
KR (1) KR20010082901A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470196B1 (ko) * 2002-05-15 2005-02-05 동부전자 주식회사 디벗 발생을 방지시키는 에스.티.아이 형성 방법
KR100588641B1 (ko) * 2004-12-22 2006-06-12 동부일렉트로닉스 주식회사 트렌치 코너 라운딩 향상 방법
KR101033359B1 (ko) * 2008-06-02 2011-05-09 주식회사 동부하이텍 반도체 소자의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470196B1 (ko) * 2002-05-15 2005-02-05 동부전자 주식회사 디벗 발생을 방지시키는 에스.티.아이 형성 방법
KR100588641B1 (ko) * 2004-12-22 2006-06-12 동부일렉트로닉스 주식회사 트렌치 코너 라운딩 향상 방법
KR101033359B1 (ko) * 2008-06-02 2011-05-09 주식회사 동부하이텍 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
KR20030086837A (ko) 반도체 소자의 콘택홀 형성 방법
KR20010082901A (ko) 반도체소자의 격리막 형성방법
KR0151267B1 (ko) 반도체장치의 제조방법
KR100319186B1 (ko) 트렌치 격리의 제조 방법
KR100322532B1 (ko) 다공성 실리콘막을 이용한 트렌치 소자분리방법
KR20000042870A (ko) 반도체 소자의 트렌치 형성방법
KR100268907B1 (ko) 반도체소자의격리막및이의형성방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR20030002709A (ko) 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법
JPH0729971A (ja) 半導体装置の製造方法
KR100532839B1 (ko) 반도체 제조공정의 샐로우 트렌치 형성방법
KR20080039111A (ko) Ｐｓｏｉ구조를 갖는 반도체소자의 제조 방법
KR100223907B1 (ko) 반도체 소자의 격리층 형성 방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR20040058798A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20050003061A (ko) 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법
KR970009273B1 (ko) 반도체소자의 필드산화막 제조방법
KR20020042034A (ko) 반도체 소자의 소자분리막 형성방법
KR20040003650A (ko) 반도체 소자의 소자분리막 형성방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR100348305B1 (ko) 반도체소자의 격리막 형성방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
KR20020017763A (ko) 반도체 소자의 소자분리막 형성방법
KR20010058395A (ko) 반도체소자의 격리영역 형성방법
KR20020003031A (ko) 반도체소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination