KR101033359B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR101033359B1 KR101033359B1 KR1020080051433A KR20080051433A KR101033359B1 KR 101033359 B1 KR101033359 B1 KR 101033359B1 KR 1020080051433 A KR1020080051433 A KR 1020080051433A KR 20080051433 A KR20080051433 A KR 20080051433A KR 101033359 B1 KR101033359 B1 KR 101033359B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- semiconductor substrate
- ion implantation
- oxide film
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 230000008569 process Effects 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 239000001301 oxygen Substances 0.000 claims abstract description 26
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- -1 Oxygen ions Chemical class 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 244000208734 Pisonia aculeata Species 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
실시예는 반도체 기판의 소자 격리 패턴에서 트렌치의 상부 코너가 라운딩되어 소자 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공한다. 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판을 선택적으로 식각하여 트렌치를 형성하는 단계, 상기 트렌치 내부에 산소를 이온 주입하여 상기 트렌치 표면을 따라 이온 주입 영역을 형성하는 단계,상기 반도체 기판을 제 1 산화 처리하여 상기 이온 주입 영역에 제 1 산화막을 형성하는 단계, 상기 제 2 산화막을 제거하는 단계, 상기 반도체 기판을 제 2 산화 처리하여 상기 트렌치 표면을 따라 제 2 산화막을 형성하는 단계 및 상기 트렌치 내에 소자분리막을 형성하는 단계를 포함한다.
STI, 코너 라운딩
Description
실시예는 반도체 소자의 제조 방법에 관한 것이다.
최근에는 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 소자도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 소자는 고속으로 동작하는 동시에 대용량의 저장 능력과 정보 처리 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 소자는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 급발전되고 있다.
일반적인 반도체 소자에 소자 격리를 위해 셀로우 트랜치 격리(STI)영역을 형성할 때 STI의 상부 코너를 라운딩(top corner rounding)하는 것은 생산 수율을 위해서 중요한 전제가 되고 있다.
반도체 기판에 트렌치를 형성한 후 트렌치의 표면에 산화막을 형성하여 소자 격리 패턴을 형성하면, 트렌치 코너 부분에서 스트레스(stress)가 집중적으로 발생하여 산화 공정시 오버행(over hanging)이 발생한다.
이와 같은 오버행에 의해 소자 격리막용 절연막을 반도체 기판 전면에 증착할 때 트렌치의 내부에 보이드(void)가 발생할 수 있다.
또한, 소자 격리 패턴의 트렌치 코너 스트레스에 의한 전위(dislocation)가 발생되고 이로 인하여 누설 전류(leakage current)가 흐르게 되고 전계 집중에 의한 문턱전압의 저하가 발생하는 등 트랜지스터의 신뢰성을 악화시킨다.
실시예는 반도체 기판의 소자 격리 패턴에서 트렌치의 상부 코너가 라운딩되어 소자 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공한다.
실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판을 선택적으로 식각하여 트렌치를 형성하는 단계, 상기 트렌치 내부에 산소를 이온 주입하여 상기 트렌치 표면을 따라 이온 주입 영역을 형성하는 단계,상기 반도체 기판을 제 1 산화 처리하여 상기 이온 주입 영역에 제 1 산화막을 형성하는 단계, 상기 제 2 산화막을 제거하는 단계, 상기 반도체 기판을 제 2 산화 처리하여 상기 트렌치 표면을 따라 제 2 산화막을 형성하는 단계 및 상기 트렌치 내에 소자분리막을 형성하는 단계를 포함한다.
실시예는 반도체 기판의 소자 격리 패턴에서 트렌치의 상부 코너에 산소를 이온 주입시키고 산화시킨 다음, 생성된 산화막을 제거함으로써 트렌치 코너를 둥글게 형성할 수 있어 트렌치 코너 스트레스를 저하시킴으로써 전계 집중을 방지하여 소자 특성이 향상되는 효과가 잇다.
이하, 실시예에 따른 반도체 소자의 제조 방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 9는 반도체 소자의 제조 방법을 보여주는 단면도들이다.
도 1에 도시된 바와 같이, 반도체 기판(100) 상에 패드 산화막(110), 패드 질화막(120) 및 마스크막(130)을 순차적으로 형성한다.
상기 패드 산화막(110)은 CVD 공정 또는 열산화 공정에 의해 형성될 수 있으며 여기서는 열산화 공정이 더욱 바람직하며, 퍼니스(furnace) 장비에서 750-850℃ 온도에서 40Å 내지 60Å의 두께로 형성된다.
상기 패드 질화막(120)은 LPCVD(Low Pressure CVD)와 같은 CVD 공정을 통해700-800℃ 온도에서 900Å 내지 1000Å의 두께로 형성된다.
상기 패드 산화막(120)은 상기 패드 질화막(120)의 질소 성분이 상기 반도체 기판(100)으로 침투하는 것을 방지하는 버퍼층의 역할도 수행할 수 있다.
상기 마스크막(130)은 LPCVD 공정을 통해 형성되며 1350Å~1650Å 정도로 형 성된다.
상기 마스크막(130)은 상기 반도체 기판(100)을 식각하여 트렌치(trench, 111)를 형성하기 위한 것으로, 하드 마스크 물질로 이루어진다. 예를 들어, 상기 마스크막(130)은 실리콘 산질화막(SiON) 및 실리콘 산화막(SiO2) 중 하나일 수 있다. 예를 들어, 상기 마스크막(130)은 TEOS막일 수 있다.
상기 반도체 기판(100) 상에 형성된 TEOS막 상으로 포토레지스트막을 도포하고 트렌치(111)가 형성될 영역을 노광 및 현상하여 포토레지스트 패턴(도시되지 않음)을 형성한다.
상기 포토레지스트막 도포 전에 상기 마스크막(130) 상에 반사방지막을 형성하여 포토레지스트막의 노광시 난반사를 방지할 수도 있다.
도 2에 도시된 바와 같이, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 마스크막(130), 패드 질화막(120) 및 패드 산화막(110)을 식각하여 하드 마스크(130a), 패드 질화막 패턴(120a), 패드 산화막 패턴(110a)을 형성할 수 있다.
상기 포토레지스트 패턴을 제거한 후 상기 하드 마스크(130a)를 식각마스크로 하여 상기 반도체 기판(100)을 반응성 이온식각(Reactive ion etching) 공정에 의하여 식각하여 상기 반도체 기판(100)에 소정의 깊이로 트렌치(111)를 형성한다.
도 3에 도시한 바와 같이, 상기 반도체 기판(100)에 트렌치(111)를 형성한 다음, 습식 식각 공정을 이용하여 상기 패드 산화막 패턴(110a) 및 상기 패드 질화막 패턴(120a)의 일부를 제거하여 상기 트렌치(111)에서 상기 액티브 영역 방향으 로 소정 들어가도록 형성한다.
즉, 상기 반도체 기판(100)에 트렌치(111)를 형성한 다음, 상기 패드 산화막 패턴(110a) 및 상기 패드 질화막 패턴(120a)의 일부를 습식 식각 공정을 이용하여 제거하는 풀백(Pullback) 공정을 수행한다.
상기 패드 산화막 패턴(110a)에 대한 습식 식각 공정과 상기 패드 질화막 패턴(120a)에 대한 습식 공정은 별개로 이루어진다.
상기 패드 산화막 패턴(110a)에 대한 습식 식각 공정은 HF용액을 사용할 수 있으며, 예를 들어, HF와 NH4F를 1:30으로 혼합하여 사용할 수도 있다.
상기 패드 질화막 패턴(120a)에 대한 습식 식각 공정은 H2PO4 를 사용할 수 있다.
상기 패드 산화막 패턴(110a) 및 상기 패드 질화막 패턴(120a)에 대한 풀백 공정은 추후 형성될 소자 격리막의 트렌치 갭필이 균일하게 이루어지도록 하기 위한 것으로, 본 실시예에서는 선택적으로 채택될 수 있다.
이후, 도 4a 및 도 4b에 도시한 바와 같이, 상기 트렌치(111)가 형성된 상기 반도체 기판(100) 전면에 산소 이온 주입 공정을 실시한다.
상기 산소 이온 주입 공정에 의해 산소 이온은 상기 하드 마스크(130a)에 의해 드러난 상기 트렌치(111) 내부에 주입된다.
여기서, 상기 트렌치(111)의 상부 코너(A) 및 하부 코너(B)에 더 많은 산소 이온이 주입될 수 있다.
상기 산소 이온 주입 공정은 소자의 소스 및 드레인 영역 불순물 주입 공정에서 사용하는 이온 주입 장비를 사용할 수 있다.
상시 산소 이온 주입 공정에서, 에너지는 1-20 keV, 산소 도즈량은 1×1014 ~ 1×1016 ions/cm3, 경사 각도는 반도체 기판에 대하여 수직한 방향을 기준으로 0°~ 40°일수 있다.
여기서, 도 4a에 도시한 바와 같이, 상기 트렌치(111)의 상부 코너(A)부터 하부 코너(B) 영역까지 임플란트가 진행될 수 있도록 경사 각도를 20~40°로 줄 수 있으며, 트렌치(111)의 양 측벽에 동일하게 임플란트가 수행되어야 하므로 임플란트 트위스트 각(Implant Twist Angle)을 0°/180° 로 조정하여 2 로테이션 스텝(Rotation Step)으로 진행한다.
상기 산소 이온 주입 공정을 수행함에 있어서, 경사 이온 주입 공정뿐 아니라 수직 이온 주입 공정을 이용할 수도 있다.
도 4b에 도시한 바와 같이, 상기 수직 이온 주입 공정은 상기 반도체 기판(100)에 대하여 수직한 방향으로 산소 이온을 주입하는 방법이며, 상기 트렌치(111)의 상부 코너(A) 부분과 하부 코너(B) 부분의 라운딩 현상을 개선할 수 있다. 이 공정은 1 스텝(step)으로 진행될 수 있어, 공정이 간단하고 수율이 향상되는 장점이 있다.
상기와 같이 산소 이온 주입 공정이 완료되면, 상기 반도체 기판(100)의 트렌치(111)에 산소 이온이 주입되어 상기 트렌치(111) 표면을 따라 산소 이온 주입 영역(101)을 형성하게 된다.
상기 산소 이온 주입 영역(101)의 상부 코너(A) 부분과 하부 코너(B) 부분은 이온주입이 깊게 이루어져 그 두께가 두껍게 형성된다.
이후, 도 5에 도시한 바와 같이, 제 1 산화 처리를 한다. 상기 제 1 산화 처리는 열산화일 수 있으며, 700℃~900℃에서 30분 ~ 1시간 정도 이루어질 수 있다.
그러나, 이와 같은 열산화의 온도 및 시간 조건은 여러 가지 공정 조건 및 라운딩 정도에 따라 달라질 수 있다.
상기 제 1 산화 처리를 통해 상기 트렌치(111) 내부에 형성된 상기 산소 이온 주입 영역(101)이 산화되어 제 1 산화막(141)을 형성한다.
상기 제 1 산화막(141)은 산소가 깊게 이온 주입된 트렌치(111) 상부 코너에서 더 많은 산화가 진행되고, 이로 인하여 상기 트렌치(111)의 상부 코너를 따라 제1 산화막(141)의 두께가 두꺼워진다.
상기 제 1 산화막(141)은 상기 트렌치(111)의 하부 코너 부분에서도 두껍게 형성될 수 있다.
이와 같이, 상기 트렌치(111)의 상부 코너와 하부 코너에는 증가된 산화에 의해 제 1 산화막(141)이 다른 부분 예를 들어, 트렌치 측벽에 형성된 제 1 산화막(141)의 두께보다 두껍게 형성된다.
이후, 도 6에 도시한 바와 같이, 상기 제 1 산화막(141)을 제거한다. 상기 제 1 산화막(141) 제거 공정을 통해 산화가 집중된 부분을 비롯하여, 트렌치(111) 내부 전체에 걸쳐 형성된 제 1 산화막(141)이 제거되며, 산화가 과도하게 진행된 트렌치(111) 상부 코너부분과 트렌치(111) 하부 코너 부분에서 코너 라운딩이 이루어진다.
이후, 도 7에 도시한 바와 같이, 상기 제 1 산화막(141)이 제거되어 상기 트렌치(111) 내부에 실리콘 기판 표면이 드러나며, 이 표면에 제 2 산화 처리를 한다.
상기 제 2 산화 처리는 열산화법을 이용하며, 상기 트렌치(111) 내부에 균일한 두께로 제 2 산화막(151)이 형성된다. 상기 제 2 산화막(151)은 코너 라운딩된 상기 트렌치 상부 코너 및 하부 코너의 라운딩 표면을 따라 형성될 수 있다.
이후, 상기 제 2 산화막(151)이 형성된 트렌치(111)를 갖는 반도체 기판(100) 상면에는 하드 마스크(130a), 패드 질화막 패턴(120a) 및 패드 산화막 패턴(110a)이 존재한다.
여기서, 상기 하드 마스크(130a)는 이전 공정에서 제거될 수도 있다.
도 8에 도시한 바와 같이, 상기 트렌치(111)를 포함한 구조물 전면에 트렌치 충진(trench filling) 물질을 증착하여 상기 트렌치(111) 내에 매립되며 상기 하드 마스크(130a)를 덮는 소자격리막(160)이 형성된다.
여기서, 상기 소자격리막(160)은 상압화학기상증착(Atmospheric Pressure Chemical Vapor Deposition; APCVD)법에 의해 증착되는데, 상기 트렌치(111)를 매립하는 트렌치 충진 물질로는 O3-TEOS(tetraetylorthosilicate)를 사용할 수 있다.
이후, 상기 패드 질화막 패턴(120a)을 식각정지막으로 사용하여 상기 소자격리막(160)을 화학기계적연마(CMP)하여 상기 패드 질화막 패턴(120a)이 노출될때까 지 연마하여 상기 트렌치(111) 내에 소자 격리 패턴(160a)을 형성할 수 있다.
이와 같이 형성된 반도체 소자는 트렌치(111)의 코너를 라운딩하기 위하여 트렌치(111) 내부에 산소를 이온 주입 장비를 이용하여 이온 주입하는데, 이온 주입 장비를 이용할 경우 산소 농도의 조절 이온 주입 각도의 변화 등의 공정 조건 조절이 쉬워 최적의 트렌치 코너 라운딩을 얻을 수 있다.
따라서, 반도체 기판(100)에 트렌치(111)를 형성한 후 트렌치(111)의 표면에 산화막을 형성하여 소자 격리 패턴(160a)을 형성하면, 라운딩된 트렌치(111) 코너 부분에서 스트레스(stress) 발생이 저하되어 소자 격리막 형성 공정시 오버행(over hanging)이 발생하지 않고 보이드 없이 갭필이 잘 이루어지게 된다.
또한, 소자 격리 패턴(160a)의 트렌치 코너 스트레스가 저하되어 누설 전류(leakage current) 발생을 억제하게 되고 전계 집중에 의한 문턱전압의 저하가 방지할 수 있어 소자 특성이 전반적으로 향상되는 효과가 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 소자의 형성 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
도 1 내지 도 9는 반도체 소자의 제조 방법을 보여주는 단면도들이다.
<도면의 주요부분에 대한 부호 설명>
100 : 반도체 기판 101 : 산소 이온 주입 영역
110 : 패드 산화막 111 : 트렌치
120 : 패드 질화막 130 : 마스크막
141 : 제 1 산화막 151 : 제 2 산화막
160 : 소자 격리막 160a : 소자 격리 패턴
Claims (11)
- 반도체 기판 전면에 패드 산화막을 형성하는 단계;상기 패드 산화막 상에 패드 질화막을 형성하는 단계;상기 패드 질화막 상에 마스크막을 형성하는 단계; 및상기 마스크막, 상기 패드 질화막 및 상기 패드 산화막을 패터닝하여 트렌치가 형성되는 영역을 오픈하는 하드 마스크, 패드 질화막 패턴 및 패드 산화막 패턴을 형성하는 단계;상기 반도체 기판을 선택적으로 식각하여 상기 트렌치를 형성하는 단계;제1 습식 식각 공정을 통하여 상기 트렌치에 인접된 상기 패드 산화막 패턴의 일부를 제거하는 단계;제2 습식 식각 공정을 통하여 상기 트렌치에 인접된 상기 패드 질화막 패턴의 일부를 상기 패드 산화막 패턴의 상측 일부가 노출되도록 제거하는 단계;상기 트렌치 내부에 산소를 이온 주입하여 상기 트렌치 표면을 따라 이온 주입 영역을 형성하는 단계;상기 반도체 기판을 제 1 산화 처리하여 상기 이온 주입 영역에 제 1 산화막을 형성하는 단계:상기 제 1 산화막을 제거하는 단계;상기 반도체 기판을 제 2 산화 처리하여 상기 트렌치 표면을 따라 제 2 산화막을 형성하는 단계; 및상기 트렌치 내에 소자분리막을 형성하고 상기 마스크막을 제거하는 단계를 포함하는 반도체 소자의 제조 방법.
- 삭제
- 삭제
- 제 1항에 있어서,상기 트렌치 내부에 산소를 이온 주입하는 단계에 있어서,상기 산소 이온 주입은 상기 반도체 기판에 대하여 경사 각도를 가지고 이온 주입되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 4항에 있어서,상기 경사 각도는 상기 반도체 기판에 대한 수직 방향을 기준으로 0°~ 40°인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 트렌치 내부에 산소를 이온 주입하는 단계에 있어서,상기 산소 이온 주입은 상기 반도체 기판에 대하여 수직하게 이온 주입되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 이온 주입 영역은 상기 트렌치의 상부 코너 부분이 상기 트렌치의 측벽 부분 보다 깊게 형성된 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 제 1 산화막은 상기 트렌치의 상부 코너 부분의 두께가 상기 트렌치의 측벽 부분의 두께보다 두껍게 형성된 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 제 1 산화 처리 및 상기 제 2 산화 처리는 열산화법을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 제 1 산화 처리는 700℃~900℃에서 30분 ~ 1시간동안 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상시 산소 이온 주입 조건은, 에너지는 1-20 keV, 산소 도즈량은 1×1014 ~ 1×1016 ions/cm3인 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080051433A KR101033359B1 (ko) | 2008-06-02 | 2008-06-02 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080051433A KR101033359B1 (ko) | 2008-06-02 | 2008-06-02 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090125363A KR20090125363A (ko) | 2009-12-07 |
| KR101033359B1 true KR101033359B1 (ko) | 2011-05-09 |
Family
ID=41686871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080051433A KR101033359B1 (ko) | 2008-06-02 | 2008-06-02 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101033359B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021870A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151257B (zh) * | 2013-03-14 | 2016-03-23 | 上海华力微电子有限公司 | 一种σ型硅沟槽的制造方法 |
| CN114361010B (zh) * | 2022-03-18 | 2022-08-02 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010082901A (ko) * | 2000-02-22 | 2001-08-31 | 박종섭 | 반도체소자의 격리막 형성방법 |
| JP2003051536A (ja) * | 2001-08-06 | 2003-02-21 | Sony Corp | 基板処理方法および半導体装置の製造方法 |
| KR20030057179A (ko) * | 2001-12-28 | 2003-07-04 | 동부전자 주식회사 | 반도체 제조공정의 디보트영향 제거방법 |
-
2008
- 2008-06-02 KR KR1020080051433A patent/KR101033359B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010082901A (ko) * | 2000-02-22 | 2001-08-31 | 박종섭 | 반도체소자의 격리막 형성방법 |
| JP2003051536A (ja) * | 2001-08-06 | 2003-02-21 | Sony Corp | 基板処理方法および半導体装置の製造方法 |
| KR20030057179A (ko) * | 2001-12-28 | 2003-07-04 | 동부전자 주식회사 | 반도체 제조공정의 디보트영향 제거방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021870A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090125363A (ko) | 2009-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI242265B (en) | Method of manufacturing a flash memory cell | |
| JP4497860B2 (ja) | 半導体素子の素子分離膜形成方法 | |
| KR101033359B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100580117B1 (ko) | 반도체 메모리 소자의 소자 분리막 형성방법 | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
| US20070155187A1 (en) | Method for preparing a gate oxide layer | |
| US6281093B1 (en) | Method to reduce trench cone formation in the fabrication of shallow trench isolations | |
| JP2004056074A (ja) | 半導体素子の素子分離膜形成方法 | |
| KR100917106B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100501641B1 (ko) | 반도체 소자의 웰 형성방법 | |
| KR100588643B1 (ko) | 셀로우 트렌치 소자 분리막 제조 방법 | |
| KR20030094441A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100546722B1 (ko) | 반도체 소자 제조 방법 | |
| KR100419754B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20030050199A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20000045299A (ko) | 반도체 소자의 제조방법 | |
| KR100291195B1 (ko) | 에스오아이 기판제조방법 | |
| KR100663609B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR20040046514A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20060072491A (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR20020037420A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040064117A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| CN112349586A (zh) | 半导体结构的形成方法 | |
| KR100351905B1 (ko) | 반도체 소자의 격리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |