CN103151257B - 一种σ型硅沟槽的制造方法 - Google Patents
一种σ型硅沟槽的制造方法 Download PDFInfo
- Publication number
- CN103151257B CN103151257B CN201310082117.4A CN201310082117A CN103151257B CN 103151257 B CN103151257 B CN 103151257B CN 201310082117 A CN201310082117 A CN 201310082117A CN 103151257 B CN103151257 B CN 103151257B
- Authority
- CN
- China
- Prior art keywords
- manufacture method
- semiconductor substrate
- ion
- type
- type silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明一般涉及CMOS半导体器件制造工艺，更确切的说，涉及一种Σ型硅沟槽的制造方法，包括以下步骤：步骤S1、于所述半导体衬底内刻蚀形成多个U型沟槽，所述U型沟槽位于所述多晶硅栅极下表面的周围；步骤S2、以倾斜角度注入高剂量磷离子，于所述U型沟槽的下表面及侧面形成Σ型离子掺杂区；步骤S3、使用氢氟酸刻蚀去除所述Σ型离子掺杂区，于所述半导体衬底内形成Σ型沟槽。本发明通过在硅区内注入高剂量离子，然后利用氢氟酸对掺杂磷离子的硅区进行高选择比刻蚀，提高了刻蚀速率，很好的保护了半导体衬底，同时生产成本也较低。
Description
技术领域
本发明一般涉及CMOS半导体器件制造工艺，更确切的说，涉及一种Σ型硅沟槽的制造方法。
背景技术
随着半导体制作工艺的日益提升以及CMOS半导体器件工艺的发展，半导体器件的比例尺寸不断缩小，为满足器件性能提高需要引入应力硅工程。目前在PMOS上比较通用应力硅工程是SiGe工艺，SiGe工艺具有优异的射频性能，更由于其较高的性价比，被广泛应用于移动通信、卫星定位和RFID（RadioFrequencyIDentification，无线射频识别）等市场；SiGe工艺还可以与常规的数字模拟电路相集成，制造出功能完整的SoC（系统级芯片）芯片。目前采用SiGe材料制作射频集成电路已成为国际上的研究热点。随着无线电应用越来越广泛，使用的带宽和频率也越来越高，因此宽带、超宽带的无线电应用研究具有重要意义。SiGe工艺需要先在硅片上挖取硅沟槽，现有的沟槽一般包括有U型和Σ型。Σ型硅沟槽比U型有更高的应力效果，器件性能更为突出。现有技术中制造方法一般使用不同硅晶向刻蚀速率药液进行刻蚀形成Σ型硅沟槽，例如采用浓度为2.38%、40度的TMAH（四甲基氢氧化铵）溶液进行刻蚀，但是溶液价格比较昂贵，制造成本较高，刻蚀速率也不太理想，同时在刻蚀过程中还容易对半导体结构其他位置造成损伤，对产品也造成了一定影响。
中国专利（公开号：102683180A）公开了一种凹槽刻蚀方法以及半导体器件制造方法，其中包括：在硅片上涂覆具有具体厚度的光刻胶；形成所述光刻胶的用于刻蚀出凹槽的图案；以及利用形成有图案的光刻胶，执行等离子刻蚀；其中，对光刻胶的所述具体厚度以及等离子刻蚀过程中的刻蚀能量进行控制，以使等离子体消耗完所述光刻胶而刻蚀到所述光刻胶的下面的硅片。
该发明的目的是为了提供一种可能够以简化的方法来形成上部的角轮廓形成为圆弧形状的凹槽，在实际刻蚀过程中刻蚀速度比较缓慢，同时在刻蚀过程中也没有相应的保护措施，容易对其他不需要刻蚀的部位造成损伤，在实际制作过程中有一定的局限性。
中国专利浅沟槽形成方法（公开号：101752286A），其中，包括：在半导体基底上形成钝化层及图形化的抗蚀剂层；以所述图形化的抗蚀剂层为掩膜，采用第一刻蚀气体去除部分厚度的所述钝化层；以刻蚀后的所述钝化层为硬掩膜，采用异于所述第一刻蚀气体的第二刻蚀气体去除剩余的所述钝化层并刻蚀部分深度的所述半导体基底，形成所述浅沟槽。
该发明在实际刻蚀速率较慢，形成沟槽时间较长，同样不利于半导体沟槽制造工艺的发展。
发明内容
本发明根据现有技术中刻蚀形成Σ型沟槽成本较高同时刻蚀速率较慢的问题，提供了一种Σ型沟槽制造方法，通过在U型沟槽注入离子，于半导体衬底形成一Σ型离子掺杂区，然后使用湿法刻蚀可快速去除该离子掺杂区，于半导体衬底形成所需Σ型硅沟槽，同时很好的保护了半导体衬底和多晶硅栅极。
为了实现以上目的，本发明采用的技术方案为：
一种Σ型硅沟槽的制造方法，应用于具有多晶硅栅极的半导体结构上，所述半导体结构包括多晶硅栅极和半导体衬底，所述多晶硅栅极部分覆盖所述半导体衬底的上表面，且所述多晶硅栅极的表面覆盖有一阻挡层，其中，包括以下步骤：
步骤S1、部分刻蚀所述半导体衬底，于所述半导体衬底内形成U型沟槽；
步骤S2、以倾斜角度进行离子注入工艺，于所述U型沟槽的底部及其侧壁的半导体衬底中形成Σ型离子掺杂区；
步骤S3、刻蚀所述Σ型离子掺杂区，形成Σ型沟槽。
上述的一种Σ型硅沟槽的制造方法，其中，所述半导体衬底为硅基板。
上述的一种Σ型硅沟槽的制造方法，其中，所述阻挡层为氮化硅层。
上述的一种Σ型硅沟槽的制造方法，其中，步骤S1中采用干法刻蚀工艺形成所述U型沟槽。
上述的一种Σ型硅沟槽的制造方法，其中，步骤S2中采用磷离子进行所述离子注入工艺。
上述的一种Σ型硅沟槽的制造方法，其中，步骤S2中的所述倾斜角度为进行所述离子注入工艺时注入离子的方向与所述硅基板上表面的角度，且该倾斜角度为10-45度。
上述的一种Σ型硅沟槽的制造方法，其中，步骤S2中所述离子注入工艺的注入离子能量为10KeV-50eV，注入离子量大于1e15atom/cm2。
上述的一种Σ型硅沟槽的制造方法，其中，步骤S2中在注入所述离子过程中，将所述半导体衬底旋转4次，所述旋转4次的角度分别为90°、180°、270°、360°。
上述的一种Σ型硅沟槽的制造方法，其中，步骤S2中半导体衬底每次旋转间隔的时间相等。
上述的一种Σ型硅沟槽的制造方法，其中，步骤S3中采用氢氟酸对所述Σ型离子掺杂区进行湿法刻蚀。
由于本发明采用了以上技术方案在Σ型槽制作过程中很好的保护了多晶硅栅极，通过调整离子的注入角度可得到不同角度的Σ型沟槽，同时还可通过控制磷离子的注入量来控制Σ型槽的深度，保护了半导体衬底及多晶硅栅极，同时大幅度提高了刻蚀速度，成本也较低，设备通用，提升了生产效率。
附图说明
图1-3为本发明一种Σ型硅沟槽的制造方法的流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
图1-3为本发明一种Σ型硅沟槽的制造方法的流程图，包括以下步骤：
步骤S1、提供一具有多晶硅栅极的半导体结构，该半导体结构包括半导体衬底101和多晶硅栅极102，多晶硅栅极102的表面形成有一氮化硅阻挡层103，采用干法刻蚀在半导体衬底内刻蚀形成多个U型沟槽区104，U型沟槽区104位于所述多晶硅栅极102下表面的周围。
步骤S2、以10-45度的倾斜角度注入高剂量离子，在本发明的实施例中，采用高剂量的磷离子进行注入，同时注入磷离子的能量为10KeV-50KeV，注入磷离子量大于1E15原子/cm2，于U型沟槽区的下表面及侧面形成Σ型离子掺杂区105，同时在离子注入过程中，需要将半导体衬底101′旋转4次，每次旋转的角度为90°，180°，270°，360°，并控制每次旋转的间隔时间相等，以减小Σ型离子掺杂区底部与侧壁的倾斜角度差。
步骤S3、使用氢氟酸进行湿法刻蚀工艺去除Σ型离子掺杂区105，由于氢氟酸对经过离子注入掺杂过的硅有很快的刻蚀速率，可快速刻蚀Σ型离子掺杂区105并在硅基板内形成所需Σ型沟槽，同时氢氟酸对掺杂离子硅的高选择比性，很好的保护了硅基板未掺杂区，该步骤完成后形成如图3所示结构。
由于在采用磷离子剂量超过1E15atom（原子）/cm2进行离子注入工艺后，继续采用氢氟酸进行湿法刻蚀而形成沟槽时，其对离子注入区域的刻蚀速率会高于15A/min，而对未掺杂离子的硅基板的其他区域的刻蚀速率却低于1.5A/min，即采用氢氟酸对离子注入工艺后的硅基板进行刻蚀时，该硅基板不同的区域（离子注入区域和非离子注入区域）其刻蚀速率的差别在10倍以上；所以，当在所需制造沟槽的硅基板位置处进行注入离子后可极大提升该区域的刻蚀速率，进而于硅基板内快速形成所需U型沟槽区域，同时由于氢氟酸对单晶硅的硅基板及二氧化硅的阻挡层刻蚀速率较慢，在刻蚀过程中减少了氢氟酸对硅基板及多晶硅栅极造成的损伤，保护了硅基板和多晶硅栅极。
下面提供一个具体实施例来对本发明进行进一步阐述：
1）提供一具有多晶硅栅极的半导体衬底，采用干法刻蚀在半导体衬底形成多个U型沟槽，U型沟槽位于多晶硅栅极下表面的两侧，同时在多晶硅栅极的表面覆盖一氮化硅阻挡层。
2）以40度的倾斜角度注入高剂量磷离子，其中，注入磷离子的能量为15KeV，注入磷离子量为2E15原子/cm2，并在离子注入过程中，将硅片旋转4次，每次旋转的角度分别为90°，180°，270°，360°，并保证每次旋转的间隔时间相等，在半导体衬底内U型沟槽的下方形成了一底面与侧壁角度为40度，厚度为319A的Σ型离子掺杂层。
3）使用氢氟酸进行湿法刻蚀，在半导体衬底内U型沟槽的下方刻蚀掉315A厚度的离子掺杂层，从而实现了制造Σ型沟槽，实现了制造Σ型沟槽的技术要求。
综上所述，本发明一种Σ型硅沟槽的制造方法在Σ型槽制作过程中很好的保护了多晶硅栅极，通过调整离子的注入角度可得到不同角度的Σ型沟槽，同时还可通过控制磷离子的注入量来控制Σ型槽的深度，同时大幅度提高了刻蚀速度，成本也较低，设备通用，提升了生产效率。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种Σ型硅沟槽的制造方法，应用于具有多晶硅栅极的半导体结构上，所述半导体结构包括多晶硅栅极和半导体衬底，所述多晶硅栅极部分覆盖所述半导体衬底的上表面，且所述多晶硅栅极的表面覆盖有一阻挡层，其特征在于，包括以下步骤：
步骤S1、部分刻蚀所述半导体衬底，于所述半导体衬底内形成U型沟槽，U型沟槽位于多晶硅栅极下表面的周围；
步骤S2、以倾斜角度进行离子注入工艺，于所述U型沟槽的底部及其侧壁的半导体衬底中形成Σ型离子掺杂区；
步骤S3、刻蚀所述Σ型离子掺杂区，形成Σ型沟槽。
2.根据权利要求1所述的一种Σ型硅沟槽的制造方法，其特征在于，所述半导体衬底为硅基板。
3.根据权利要求1所述的一种Σ型硅沟槽的制造方法，其特征在于，所述阻挡层为氮化硅层。
4.根据权利要求1所述的一种Σ型硅沟槽的制造方法，其特征在于，步骤S1中采用干法刻蚀工艺形成所述U型沟槽。
5.根据权利要求1所述的一种Σ型硅沟槽的制造方法，其特征在于，步骤S2中采用磷离子进行所述离子注入工艺。
6.根据权利要求2所述的一种Σ型硅沟槽的制造方法，其特征在于，步骤S2中的所述倾斜角度为进行所述离子注入工艺时注入离子的方向与所述硅基板上表面的角度，且该倾斜角度为10-45度。
7.根据权利要求1所述的一种Σ型硅沟槽的制造方法，其特征在于，步骤S2中所述离子注入工艺的注入离子能量为10KeV-50KeV，注入离子量大于1E15atom/cm2。
8.根据权利要求1所述的一种Σ型硅沟槽的制造方法，其特征在于，步骤S2中在注入所述离子过程中，将所述半导体衬底旋转4次，其中，所述旋转4次的角度分别为90°，180°，270°，360°。
9.根据权利要求8所述的一种Σ型硅沟槽的制造方法，其特征在于，步骤S2中半导体衬底每次旋转间隔的时间相等。
10.根据权利要求1所述的一种Σ型硅沟槽的制造方法，其特征在于，步骤S3中采用氢氟酸对所述Σ型离子掺杂区进行湿法刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310082117.4A CN103151257B (zh) | 2013-03-14 | 2013-03-14 | 一种σ型硅沟槽的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310082117.4A CN103151257B (zh) | 2013-03-14 | 2013-03-14 | 一种σ型硅沟槽的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103151257A CN103151257A (zh) | 2013-06-12 |
| CN103151257B true CN103151257B (zh) | 2016-03-23 |
Family
ID=48549248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310082117.4A Active CN103151257B (zh) | 2013-03-14 | 2013-03-14 | 一种σ型硅沟槽的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103151257B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103107A (zh) * | 2018-08-15 | 2018-12-28 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
| CN110911350A (zh) * | 2019-11-22 | 2020-03-24 | 上海集成电路研发中心有限公司 | 一种斜孔的形成方法 |
| CN111916525B (zh) * | 2020-08-13 | 2022-03-25 | 中国电子科技集团公司第四十四研究所 | 锗波导探测器侧壁浅结离子注入工艺 |
| TWI825669B (zh) * | 2022-01-24 | 2023-12-11 | 南亞科技股份有限公司 | 記憶體元件的製備方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090125363A (ko) * | 2008-06-02 | 2009-12-07 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| CN101752203A (zh) * | 2008-12-17 | 2010-06-23 | 上海华虹Nec电子有限公司 | 倾斜沟槽的制备方法 |
| CN102810480A (zh) * | 2011-06-02 | 2012-12-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN102881591A (zh) * | 2011-07-15 | 2013-01-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141486B1 (en) * | 2005-06-15 | 2006-11-28 | Agere Systems Inc. | Shallow trench isolation structures comprising a graded doped sacrificial silicon dioxide material and a method for forming shallow trench isolation structures |
| CN102593196B (zh) * | 2012-02-28 | 2014-06-18 | 常州天合光能有限公司 | 低电阻埋栅式太阳能电池及其制作方法 |
-
2013
- 2013-03-14 CN CN201310082117.4A patent/CN103151257B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090125363A (ko) * | 2008-06-02 | 2009-12-07 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| CN101752203A (zh) * | 2008-12-17 | 2010-06-23 | 上海华虹Nec电子有限公司 | 倾斜沟槽的制备方法 |
| CN102810480A (zh) * | 2011-06-02 | 2012-12-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN102881591A (zh) * | 2011-07-15 | 2013-01-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103151257A (zh) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8405155B2 (en) | Semiconductor structure with gate structure, source/drain region and recess filling with epitaxial layer | |
| US9691898B2 (en) | Germanium profile for channel strain | |
| CN103151257B (zh) | 一种σ型硅沟槽的制造方法 | |
| CN103035511B (zh) | 制作无阻挡层的高压器件的零层光刻标记的方法 | |
| CN103956338A (zh) | 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 | |
| KR101812440B1 (ko) | 스플릿 게이트 출력소자의 제조방법 | |
| CN105575781A (zh) | 沟槽型超级结的制造方法 | |
| CN104347346A (zh) | 不同结构的深沟槽平坦化方法 | |
| CN108538911A (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN104733313A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| CN103137445B (zh) | 形成Finfet掺杂鳍状物的方法 | |
| CN103178014B (zh) | 一种u型沟槽的制造方法 | |
| CN103594513A (zh) | 半导体器件及其制造方法 | |
| CN102479699A (zh) | 超级结半导体器件结构的制作方法 | |
| CN104835739A (zh) | 功率晶体管的制造方法和功率晶体管 | |
| CN103903969A (zh) | 浮栅的制备方法 | |
| CN100539048C (zh) | 一种制作准双栅mosfet晶体管的方法 | |
| CN103681275A (zh) | 一种具有高度可控鳍片的半导体器件以及制备方法 | |
| CN103515205B (zh) | 一种FinFET沟道掺杂方法 | |
| CN102403233B (zh) | 垂直沟道的隧穿晶体管的制造方法 | |
| CN105845614B (zh) | 半导体器件及其制作方法 | |
| CN104851834A (zh) | 一种半导体器件的制备方法 | |
| CN104752352A (zh) | 半导体器件及其制作方法 | |
| CN110767744B (zh) | 超级结及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |