CN102479699A - 超级结半导体器件结构的制作方法 - Google Patents

超级结半导体器件结构的制作方法 Download PDF

Info

Publication number
CN102479699A
CN102479699A CN2010105590505A CN201010559050A CN102479699A CN 102479699 A CN102479699 A CN 102479699A CN 2010105590505 A CN2010105590505 A CN 2010105590505A CN 201010559050 A CN201010559050 A CN 201010559050A CN 102479699 A CN102479699 A CN 102479699A
Authority
CN
China
Prior art keywords
coating
deielectric
trap
etching
epitaxy layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105590505A
Other languages
English (en)
Other versions
CN102479699B (zh
Inventor
刘继全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010559050 priority Critical patent/CN102479699B/zh
Publication of CN102479699A publication Critical patent/CN102479699A/zh
Application granted granted Critical
Publication of CN102479699B publication Critical patent/CN102479699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种超级结半导体器件结构的制作方法，包括第一硅外延层生长、第一介质膜生长、P阱窗口刻蚀和P阱注入、P阱推进和第二介质膜生长、深沟槽刻蚀、第二硅外延层沟槽填充、化学机械研磨、介质膜刻蚀；其中，在沟槽刻蚀前第一硅外延层表面有两层介质膜，第一介质膜不连续，在沟槽开口处断开且断开距离大于沟槽开口，第二介质膜连续。本发明能够提高超级结半导体器件的稳定性和化学机械研磨的工艺窗口。

Description

超级结半导体器件结构的制作方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种超级结半导体器件结构的制作方法。
背景技术
超级结MOSFET(金属氧化物半导体场效应管)因其具有超级结结构，即在半导体衬底上具有交替排列的P型和N型硅外延柱层，使得该器件在截止状态时P型区和N型区的PN结产生耗尽层，从而提高器件的耐压。
超级结结构的一般制造方法为：在高掺杂的半导体衬底1上生长具有第一导电类型的第一硅外延层2(一般为N型，参见图1)；涂光刻胶4，光刻后进行P阱注入和推进，形成P阱5(参见图2、3)；生长介质膜3(参见图3)；深沟槽刻蚀，形成深沟槽7以及光刻标记8(参见图4)；在深沟槽7内填充第二硅外延层9(一般为P型，参见图5)；化学机械研磨使沟槽表面平坦化(参见图6)；去除介质膜3(参见图7)。其中，化学机械研磨时介质膜3作为研磨阻挡层。第二硅外延层9填充沟槽时要做到完美填充，即没有任何空洞存在沟槽中。这就要求第二硅外延层9在沟槽内生长时，底部侧壁的生长速率大于顶部侧壁的生长速率，一般通过加入刻蚀性气体如HCL(氯化氢)来实现。HCL在开始时会对沟槽顶部侧壁和介质膜3刻蚀，从而使沟槽顶部侧壁和介质膜3的下底面处有一个空洞，此空洞在第二硅外延层9填充完成后被第二硅外延层9填充(参见图17)从而形成一个小鼓包。如果介质膜3比较厚，此小鼓包在化学机械研磨后保留(参见图17)，如果介质膜3比较薄，此小鼓包在化学机械研磨后被去掉(参见图18)。所述小鼓包是不希望存在的，因为在介质膜3去除后在硅片表面会是一个突起，容易和栅极发生不希望的连接。因此希望介质膜3不要太厚，但是介质膜3的厚度也不能太薄，否则化学机械研磨会损伤第一硅外延层2的表面；一方面影响器件的性能，另一方面影响光刻标记8的表面形貌，进而影响光刻偏差的测定。所以同时兼顾这两点就成了难点。过薄的介质膜3还会降低化学机械研磨的窗口，影响产品的稳定性。
发明内容
本发明要解决的技术问题是提供一种超级结半导体器件结构的制作方法，能够提高超级结半导体器件的稳定性和化学机械研磨的工艺窗口。
为解决上述技术问题，本发明的超级结半导体器件结构的制作方法，包括如下步骤：
步骤一、在衬底硅片上形成第一硅外延层；
步骤二、在第一硅外延层上形成第一介质膜；
步骤三、涂光刻胶并形成P阱窗口，刻蚀所述第一介质膜使其在P阱窗口处是断开的，进行P阱注入；
步骤四、去除光刻胶，进行P阱推进，在所述第一硅外延层上端形成P阱；在所述第一介质膜和P阱上方淀积第二介质膜，该第二介质膜是连续的；
步骤五、在所述第一硅外延层中形成沟槽；
步骤六、在所述沟槽内填充第二硅外延层；
步骤七、化学机械研磨对沟槽表面平坦化，去除第二介质膜上面的第二硅外延层；
步骤八、去除第一介质膜和第二介质膜。
采用本发明的方法，在P阱形成前先在第一硅外延层上形成第一介质膜，在P阱形成后在第一介质膜上形成第二介质膜，且第一介质膜在P阱窗口处是断开的，第二介质膜是连续的。这样在深沟槽刻蚀及第二硅外延层填充后，在沟槽顶部附近(原来小鼓包存在的地方)介质膜薄，在其他地方如远离沟槽的地方和光刻标记的地方介质膜厚。这样在化学机械研磨后小鼓包可以被去除(小鼓包能不能被去除主要取决于其附近的介质膜是不是足够薄)；由于光刻标记和远离沟槽的地方介质膜厚，从而可以保证第一硅外延层的表面和光刻标记不被损伤。因此，采用本发明的方法能够获得稳定性能较好的超级结半导体器件，且可以提高化学机械研磨的工艺窗口。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1-7是现有的超级结结构制作工艺流程示意图；
图8-15是本发明的超级结结构一实施例制作工艺流程示意图；
图16是采用本发明的方法形成的超级结MOSFET单元结构示意图；
图17是小鼓包在化学机械研磨后保留的示意图；
图18是小鼓包在化学机械研磨后被去掉的示意图。
具体实施方式
实施例1
结合图8-15所示，在本实施例中，所述半导体器件结构的制作方法，包括如下步骤：
步骤A、参见图8，在半导体硅衬底(即衬底硅片)1上生长第一硅外延层2，第一硅外延层2具有第一导电类型，如N型，厚度可以是几个微米到几十微米，如50微米。
步骤B、参见图9，在第一硅外延层2上生长第一介质膜3，例如
Figure BDA0000034267570000041
的氧化硅。
步骤C、参见图10，在第一介质膜3上涂光刻胶4，用光刻胶4做出P阱窗口，用干法刻蚀把P阱窗口内的第一介质膜3去掉，进行P阱注入。
步骤D、参见图11，去除光刻胶，进行P阱推进，在所述第一硅外延层2上端形成P阱；在所述第一介质膜3和P阱上方淀积第二介质膜6，例如
Figure BDA0000034267570000042
的氧化硅，该第二介质膜6是连续的。
步骤E、参见图12，在所述第一硅外延层2中通过光刻刻蚀形成深沟槽7和光刻标记8。
步骤F、参见图13，在所述深沟槽7内进行第二硅外延层9填充，用该第二硅外延层9填满深沟槽7。
步骤G、参见图14，进行化学机械研磨对沟槽表面平坦化，去除第二介质膜6上面的第二硅外延层9。
步骤H、参见图15，去除第一介质膜3和第二介质膜6。
结合图16所示，后续工艺还包括，N阱10注入和推进、栅极介质层11和栅极12淀积、栅极刻蚀、绝缘控制电极13淀积和刻蚀、第一金属电极14淀积和刻蚀、硅片背面减薄和第二金属电极15淀积等。
实施例2
结合图8-15所示，在本实施例中，所述半导体器件结构的制作方法，包括如下步骤：
步骤a、参见图8，在半导体硅衬底(即衬底硅片)1上生长第一硅外延层2，第一硅外延层2具有第一导电类型，如N型，厚度可以是几个微米到几十微米，如50微米。
步骤b、参见图9，在第一硅外延层2上生长第一介质膜3，例如
Figure BDA0000034267570000051
的氧化硅。
步骤c、参见图10，在第一介质膜3上涂光刻胶4，用光刻胶4做出P阱窗口，用干法刻蚀把P阱窗口内的第一介质膜3去掉，进行P阱注入。
步骤d、参见图11，去除光刻胶，进行P阱推进，在所述第一硅外延层2上端形成P阱；在所述第一介质膜3和P阱上方淀积第二介质膜6，例如
Figure BDA0000034267570000052
的氧化硅，该第二介质膜6是连续的。
步骤e、参见图12，在所述第一硅外延层2中通过光刻刻蚀形成深沟槽7和光刻标记8。
步骤f、参见图13，在所述深沟槽7内进行第二硅外延层9填充，用该第二硅外延层9填满深沟槽7。
步骤g、参见图14，进行化学机械研磨对沟槽表面平坦化，去除第二介质膜6上面的第二硅外延层9。
步骤h、参见图15，去除第一介质膜3和第二介质膜6。
在上述实施例中，第一硅外延层2具有第一导电类型，第二硅外延层9具有第二导电类型。
P阱窗口大于深沟槽7的宽度。
所述第一介质膜3和第二介质膜6可以为同一物质，也可以是不同物质，且第一介质膜3和第二介质膜6可以作为化学机械研磨时的阻挡层。
所述深沟槽的刻蚀包括深沟槽7和光刻标记8的刻蚀。
所述P阱推进和第二介质膜6生长可以一步完成。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种超级结半导体器件结构的制作方法，包括如下步骤：
步骤一、在衬底硅片上形成第一硅外延层；
步骤二、在第一硅外延层上形成第一介质膜；其特征在于：
步骤三、涂光刻胶并形成P阱窗口，刻蚀所述第一介质膜使其在P阱窗口处是断开的，进行P阱注入；
步骤四、去除光刻胶，进行P阱推进，在所述第一硅外延层上端形成P阱；在所述第一介质膜和P阱上方淀积第二介质膜，该第二介质膜是连续的；
步骤五、进行沟槽刻蚀，在所述第一硅外延层中形成沟槽；
步骤六、在所述沟槽内填充第二硅外延层；
步骤七、化学机械研磨对沟槽表面平坦化，去除第二介质膜上面的第二硅外延层；
步骤八、去除第一介质膜和第二介质膜。
2.如权利要求1所述的制作方法，其特征在于：步骤三所述的P阱窗口大于沟槽宽度。
3.如权利要求1所述的制作方法，其特征在于：所述第一介质膜和第二介质膜可以为同一物质，也可以是不同物质，且第一介质膜和第二介质膜可以作为化学机械研磨时的阻挡层。
4.如权利要求1所述的制作方法，其特征在于：所述步骤五所述的沟槽刻蚀包括沟槽和光刻标记的刻蚀。
5.如权利要求1所述的制作方法，其特征在于：步骤四所述的P阱推进和第二介质膜生长一步完成。
CN 201010559050 2010-11-25 2010-11-25 超级结半导体器件结构的制作方法 Active CN102479699B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010559050 CN102479699B (zh) 2010-11-25 2010-11-25 超级结半导体器件结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010559050 CN102479699B (zh) 2010-11-25 2010-11-25 超级结半导体器件结构的制作方法

Publications (2)

Publication Number Publication Date
CN102479699A true CN102479699A (zh) 2012-05-30
CN102479699B CN102479699B (zh) 2013-09-11

Family

ID=46092282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010559050 Active CN102479699B (zh) 2010-11-25 2010-11-25 超级结半导体器件结构的制作方法

Country Status (1)

Country Link
CN (1) CN102479699B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779757A (zh) * 2012-07-23 2012-11-14 上海宏力半导体制造有限公司 超结功率器件的形成方法
CN104112670A (zh) * 2014-06-27 2014-10-22 杭州士兰集成电路有限公司 一种半导体器件及其制作方法
CN104576352A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 改善深沟槽化学机械研磨均一性的方法
WO2019086049A1 (zh) * 2017-10-30 2019-05-09 全球能源互联网研究院有限公司 一种制备碳化硅超结二极管的方法
CN111244158A (zh) * 2020-01-21 2020-06-05 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130359A1 (en) * 2001-03-19 2002-09-19 Hideki Okumura Semiconductor device and method of manufacturing the same
US20060255402A1 (en) * 2005-05-12 2006-11-16 M-Mos Sdn. Bhd. Elimination of gate oxide weak spot in deep trench
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130359A1 (en) * 2001-03-19 2002-09-19 Hideki Okumura Semiconductor device and method of manufacturing the same
US20060255402A1 (en) * 2005-05-12 2006-11-16 M-Mos Sdn. Bhd. Elimination of gate oxide weak spot in deep trench
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779757A (zh) * 2012-07-23 2012-11-14 上海宏力半导体制造有限公司 超结功率器件的形成方法
CN102779757B (zh) * 2012-07-23 2016-08-03 上海华虹宏力半导体制造有限公司 超结功率器件的形成方法
CN104576352A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 改善深沟槽化学机械研磨均一性的方法
CN104576352B (zh) * 2013-10-16 2017-10-24 上海华虹宏力半导体制造有限公司 改善深沟槽化学机械研磨均一性的方法
CN104112670A (zh) * 2014-06-27 2014-10-22 杭州士兰集成电路有限公司 一种半导体器件及其制作方法
WO2019086049A1 (zh) * 2017-10-30 2019-05-09 全球能源互联网研究院有限公司 一种制备碳化硅超结二极管的方法
CN111244158A (zh) * 2020-01-21 2020-06-05 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN111244158B (zh) * 2020-01-21 2023-10-20 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法

Also Published As

Publication number Publication date
CN102479699B (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN104425284B (zh) 基体鳍式场效晶体管不依赖栅极长度的气孔上覆硅架构
CN103035511B (zh) 制作无阻挡层的高压器件的零层光刻标记的方法
CN105336695B (zh) 半导体器件的形成方法
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN102479699B (zh) 超级结半导体器件结构的制作方法
CN101777499B (zh) 一种基于平面工艺自对准制备隧穿场效应晶体管的方法
CN104347346B (zh) 不同结构的深沟槽平坦化方法
CN102403257A (zh) 改善超级结器件深沟槽刻蚀边界形貌的方法
CN105655284A (zh) 沟槽隔离结构的形成方法
KR100744071B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
TWI564942B (zh) 埋層的形成方法
CN105575781A (zh) 沟槽型超级结的制造方法
US11456367B2 (en) Trench gate structure and method of forming a trench gate structure
CN102651305B (zh) 一种ω形鳍片的制备方法
CN102856200A (zh) 形成超级结mosfet的pn柱层的方法
CN109273359A (zh) 一种刻蚀方法
CN103928386B (zh) 一种浅沟槽隔离结构的制造方法
CN104064469A (zh) 半导体器件制造方法
CN103022036A (zh) 单边存取器件及其制造方法
CN103187280A (zh) 鳍式场效应晶体管的制作方法
WO2023108784A1 (zh) 一种半导体器件及其制造方法
CN104599972A (zh) 一种半导体器件及其形成方法
CN112951840B (zh) 一种三维存储器及其制备方法
CN105405809A (zh) 一种快闪存储器的制造方法
CN104835738A (zh) 一种形成FinFET器件的鳍片的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131223

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131223

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.