CN104576352B - 改善深沟槽化学机械研磨均一性的方法 - Google Patents

改善深沟槽化学机械研磨均一性的方法 Download PDF

Info

Publication number
CN104576352B
CN104576352B CN201310484884.8A CN201310484884A CN104576352B CN 104576352 B CN104576352 B CN 104576352B CN 201310484884 A CN201310484884 A CN 201310484884A CN 104576352 B CN104576352 B CN 104576352B
Authority
CN
China
Prior art keywords
layer
film
oxide
deep trench
cmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310484884.8A
Other languages
English (en)
Other versions
CN104576352A (zh
Inventor
程晓华
钱志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310484884.8A priority Critical patent/CN104576352B/zh
Publication of CN104576352A publication Critical patent/CN104576352A/zh
Application granted granted Critical
Publication of CN104576352B publication Critical patent/CN104576352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种改善深沟槽化学机械研磨均一性的方法,包括:1)在硅基板上沉积一层氧化膜;2)在氧化膜表面上,沉积一层牺牲层,其中,牺牲层的材质为氮化膜或氮氧化膜;3)深沟槽的光刻和刻蚀;4)采用湿法刻蚀,对牺牲层进行横向刻蚀;5)深沟槽内进行选择性外延层生长;6)湿法刻蚀去除牺牲层;7)以氧化膜作为停止层,进行化学机械研磨。本发明能解决当p型和n型半导体柱pitch减小时,高出停止层表面的过生长的外延层容易连接起来而对后续化学机械研磨工艺产生负载效应,从而避免负载效应产生的残留。

Description

改善深沟槽化学机械研磨均一性的方法
技术领域
本发明涉及一种半导体集成电路领域中的沟槽研磨改善方法,特别是涉及一种改善深沟槽化学机械研磨均一性的方法。
背景技术
深沟槽常应用于超级结MOS晶体管(super junction MOSFET),作为PN结通过耗尽态的电荷平衡达到高击穿电压性能。超级结MOS晶体管制造过程中刻蚀和填充深沟槽的方法,是在p型硅衬底上生长一层n型外延层(单晶硅),然后在该外延层上刻蚀深沟槽,然后再用p型单晶硅填充该深沟槽,最后用化学机械研磨(CMP)工艺进行表面平坦化。此时该深沟槽结构作为p型半导体柱,该深沟槽结构的两侧作为n型半导体柱,即得到了纵向交替排列的p型和n型半导体柱。该方法中将n型硅与p型硅交换,效果不变。
深沟槽的填充可采用选择性外延生长的方法,通常会在硅衬底上沉积一层氧化膜或氮化膜作为CMP工艺的停止层(stop layer),在外延生长的过程中,只有在深沟槽的硅表面进行选择性外延生长,但是为了减低外延层内在缺陷,通常会过填充一定的量,然后再通过化学机械研磨的方法将停止层表面以上的外延层(含有一定的多晶)去除。其中,一般深沟槽的填充工艺流程如图1所示。
但是随着p型和n型半导体柱pitch(节距)减小,高出停止层表面的过生长的外延层容易连接起来(如图2-3所示),由于loading effect(负载效应)的影响,这些区域的过生长层在后续的化学机械研磨中不易去除,产生一定的残留,影响器件的良率。
发明内容
本发明要解决的技术问题是提供一种改善深沟槽化学机械研磨均一性的方法。通过本发明的方法,能解决当p型和n型半导体柱pitch减小时,高出停止层表面的过生长的外延层容易连接起来而对后续化学机械研磨工艺产生负载效应(loading effect)。
为解决上述技术问题,本发明的改善深沟槽(特别是超级结深沟槽)化学机械研磨均一性的方法,包括步骤:
1)在硅基板上沉积一层氧化膜;
2)在氧化膜表面上,沉积一层牺牲层,其中,牺牲层的材质为氮化膜或氮氧化膜;
3)深沟槽的光刻和刻蚀
即在牺牲层上淀积光刻胶,显影,刻蚀牺牲层、氧化膜和硅基板,形成深沟槽;
4)采用湿法刻蚀,对牺牲层进行横向刻蚀;
5)深沟槽内进行选择性外延层生长;
6)湿法刻蚀去除牺牲层;
7)以氧化膜作为停止层,进行化学机械研磨。
所述步骤1)中,沉积的方法包括:低压化学气相沉积(LPCVD)法、等离子体增强化学气相沉积(PECVD)法或常压化学气相淀积(APCVD)法;氧化膜的材质包括:氧化硅;氧化膜的厚度为10~200纳米。该层氧化膜作为后续机械化学机械研磨的阻挡层。
所述步骤2)中,沉积的方法包括:等离子体增强化学气相沉积(PECVD)法或常压化学气相淀积(APCVD)法;牺牲层的厚度为0.8~3微米。
所述步骤3)中,深沟槽的深度为10~100μm,宽度为1~10μm。
所述步骤4)中,横向刻蚀的刻蚀量(垂直于深沟槽方向的刻蚀量)为:根据深沟槽之间有源区的特征尺寸而定,刻蚀量为特征尺寸的1/4~1/3。
所述步骤5)中,选择性外延层生长的工艺条件为:采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体,在800~1300℃、压力0.01~760托的条件下,进行硅外延生长,其中,硅源气体为:SiH4、SiH3Cl、SiH2Cl2、SiHCl3中的至少一种,卤化氢气体为HCl或HF;掺杂气体包括:磷烷、硼烷或砷烷;
硅源气体与卤化氢气体的体积比为5:1~1:5;
氢气流量为10~40L/min,卤化氢气体流量0.05~5L/min,掺杂气体流量为5~1000mL/min。
选择性外延层的生长量为:选择性外延层(过生长的外延层)高度低于或平齐于牺牲层或氧化膜。
所述步骤6)中,湿法刻蚀的条件为:采用100~200℃的磷酸溶液,其中,磷酸溶液中的H3PO4:H2O的质量比为4:1~5:1。
所述步骤7)中,化学机械研磨中的研磨液是具有高选择比(硅对氧化物)的研磨液,其中,该研磨液优选为:对硅和氧化膜的研磨选择比为5:1~100:1的研磨液;化学机械研磨的终点是将氧化膜停止层表面的选择性外延层全部去除。
本发明通过在硅基板上依次生长一层缓冲氧化膜和牺牲层,然后进行深沟槽的光刻和刻蚀,随后通过湿法刻蚀,将牺牲层在平面方向进行刻蚀,然后再通过选择性外延生长填充深沟槽,过生长的外延层高度低于或平齐于牺牲层,从而避免了过生长的外延层连结起来,随后用湿法刻蚀方法将牺牲层去除,再采用具有高选择比(硅对氧化物)化学机械研磨的方法将停止层表面以上的外延层去除。因此,本发明能解决当p型和n型半导体柱pitch减小时,高出停止层表面的过生长的外延层容易连接起来而对后续化学机械研磨工艺产生负载效应(loading effect),从而避免负载效应(loading effect)产生的残留。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是一般深沟槽的填充工艺流程图;
图2是p型半导体柱pitch减小而导致过生长外延层连接起来(过生长外延层形貌)的SEM图;
图3是n型半导体柱pitch减小而导致过生长外延层连接起来的SEM图。
图4是本发明的深沟槽的填充工艺流程图;
图5是沉积氧化膜和牺牲层后的示意图;
图6是淀积光刻胶、显影后的示意图;
图7是刻蚀形成深沟槽并去除光刻胶后的示意图;
图8是横向湿法刻蚀牺牲层后的示意图;
图9是选择性外延生长的示意图;
图10是湿法去除牺牲层后的示意图;
图11是以氧化膜作为停止层,进行化学机械研磨后的示意图。
图中附图标记说明如下:
1为硅衬底,2为第一半导体外延层,3为复合介质层,31为氧化膜,32为牺牲层,4为光刻胶,5为深沟槽,6为填充深沟槽的选择性外延层(即第二外延层)。
具体实施方式
本发明的改善深沟槽(特别是超级结深沟槽)化学机械研磨均一性的方法(如图4所示),包括步骤:
1)采用低压化学气相沉积(LPCVD)法、等离子体增强化学气相沉积(PECVD)法或常压化学气相淀积(APCVD)法等,在硅基板上沉积一层厚度为10~200纳米的氧化膜31(即氧化硅);
该氧化膜31作为后续机械化学机械研磨的阻挡层。
2)采用等离子体增强化学气相沉积(PECVD)法或常压化学气相淀积(APCVD)法等,在氧化膜31表面上,沉积一层厚度为0.8~3微米的牺牲层32(如图5所示),其中,牺牲层32的材质为氮化膜或氮氧化膜;
为了使停止层的厚度不受影响,特引入这一层牺牲层32,其作用就是为了控制在外延生工艺中,控制外延层的高度不高于牺牲层32的表面,从而防止因p型和n型半导体柱pitch减小时,高出停止层表面的过生长的外延层容易连接起来而对后续化学机械研磨工艺产生负载效应。牺牲层32在后续的步骤中将被去除,采用具有和氧化膜不同刻蚀选择比的湿法药液,可以防止下层的停止层厚度不受影响。
3)深沟槽5的光刻和刻蚀
即在牺牲层32上淀积光刻胶4,显影(如图6所示),刻蚀牺牲层32、氧化膜31和硅基板,形成深沟槽5,并去除光刻胶4(如图7所示);
其中,深沟槽5的深度为10~100μm,宽度为1~10μm。
4)采用湿法刻蚀,对牺牲层32进行横向刻蚀(如图8所示);
其中,横向刻蚀量(垂直于深沟槽方向的刻蚀量)为:根据深沟槽之间有源区的特征尺寸而定,刻蚀量为特征尺寸的1/4~1/3。
5)深沟槽5内进行选择性外延层6生长(如图9所示);
其中,选择性外延层6生长的工艺条件为:采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体,在800~1300℃、压力0.01~760托的条件下,进行硅外延生长;
其中,硅源气体为:SiH4、SiH3Cl、SiH2Cl2、SiHCl3中的至少一种,卤化氢气体为HCl或HF;掺杂气体包括:磷烷、硼烷或砷烷;
硅源气体与卤化氢气体的体积比为5:1~1:5;
氢气流量为10~40L/min,卤化氢气体流量0.05~5L/min,掺杂气体流量为5~1000mL/min。
选择性外延层6的生长量为:选择性外延层6(过生长的外延层)高度低于或平齐于牺牲层32或氧化膜31。
6)湿法刻蚀去除牺牲层32(如图10所示);
其中,湿法刻蚀的条件为:采用100~200℃的磷酸溶液,该磷酸溶液中的H3PO4:H2O的质量比为4:1~5:1。
7)以氧化膜31作为停止层,进行化学机械研磨(如图11所示)。其中,化学机械研磨中的研磨液是具有高选择比(硅对氧化物)的研磨液,该研磨液优选为:对硅和氧化膜的研磨选择比为5:1~100:1的研磨液。化学机械研磨的终点是将氧化膜31停止层表面的选择性外延层6全部去除。
按照上述操作,本发明能解决当p型和n型半导体柱pitch减小时,高出停止层表面的过生长的外延层容易连接起来而对后续化学机械研磨工艺产生负载效应,从而避免负载效应产生的残留。

Claims (8)

1.一种改善深沟槽化学机械研磨均一性的方法,其特征在于,包括步骤:
1)在硅基板上沉积一层氧化膜;
2)在氧化膜表面上,沉积一层牺牲层,其中,牺牲层的材质为氮化膜或氮氧化膜;
3)在牺牲层上淀积光刻胶,显影,刻蚀牺牲层、氧化膜和硅基板,形成深沟槽;
4)采用湿法刻蚀,对牺牲层进行横向刻蚀;
5)深沟槽内进行选择性外延层生长;
6)湿法刻蚀去除牺牲层;
7)以氧化膜作为停止层,进行化学机械研磨。
2.如权利要求1所述的方法,其特征在于:所述步骤1)中,沉积的方法包括:低压化学气相沉积法、等离子体增强化学气相沉积法或常压化学气相淀积法;
氧化膜的材质包括:氧化硅;
氧化膜的厚度为10~200纳米。
3.如权利要求1所述的方法,其特征在于:所述步骤2)中,沉积的方法包括:等离子体增强化学气相沉积法或常压化学气相淀积法;
牺牲层的厚度为0.8~3微米。
4.如权利要求1所述的方法,其特征在于:所述步骤3)中,深沟槽的深度为10~100μm,宽度为1~10μm。
5.如权利要求1所述的方法,其特征在于:所述步骤4)中,横向刻蚀的刻蚀量为:根据深沟槽之间有源区的特征尺寸而定,刻蚀量为特征尺寸的1/4~1/3。
6.如权利要求1所述的方法,其特征在于:所述步骤5)中,选择性外延层生长的工艺条件为:
采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体,在800~1300℃、压力0.01~760托的条件下,进行硅外延生长;
其中,硅源气体为:SiH4、SiH3Cl、SiH2Cl2、SiHCl3中的至少一种,卤化氢气体为HCl或HF;掺杂气体包括:磷烷、硼烷或砷烷;
硅源气体与卤化氢气体的体积比为5:1~1:5;
氢气流量为10~40L/min,卤化氢气体流量0.05~5L/min,掺杂气体流量为5~1000mL/min;
选择性外延层的生长量为:选择性外延层高度低于或平齐于牺牲层或氧化膜。
7.如权利要求1所述的方法,其特征在于:所述步骤6)中,湿法刻蚀的条件为:采用100~200℃的磷酸溶液,其中,磷酸溶液中的H3PO4:H2O的质量比为4:1~5:1。
8.如权利要求1所述的方法,其特征在于:所述步骤7)中,化学机械研磨中的研磨液为:对硅和氧化膜的研磨选择比为5:1~100:1的研磨液;
化学机械研磨的终点是将氧化膜停止层表面的选择性外延层全部去除。
CN201310484884.8A 2013-10-16 2013-10-16 改善深沟槽化学机械研磨均一性的方法 Active CN104576352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310484884.8A CN104576352B (zh) 2013-10-16 2013-10-16 改善深沟槽化学机械研磨均一性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310484884.8A CN104576352B (zh) 2013-10-16 2013-10-16 改善深沟槽化学机械研磨均一性的方法

Publications (2)

Publication Number Publication Date
CN104576352A CN104576352A (zh) 2015-04-29
CN104576352B true CN104576352B (zh) 2017-10-24

Family

ID=53092132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310484884.8A Active CN104576352B (zh) 2013-10-16 2013-10-16 改善深沟槽化学机械研磨均一性的方法

Country Status (1)

Country Link
CN (1) CN104576352B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640171A (zh) * 2008-08-01 2010-02-03 富士电机电子技术株式会社 半导体器件制造方法
CN102468176A (zh) * 2010-11-19 2012-05-23 上海华虹Nec电子有限公司 超级结器件制造纵向区的方法
CN102479699A (zh) * 2010-11-25 2012-05-30 上海华虹Nec电子有限公司 超级结半导体器件结构的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640171A (zh) * 2008-08-01 2010-02-03 富士电机电子技术株式会社 半导体器件制造方法
CN102468176A (zh) * 2010-11-19 2012-05-23 上海华虹Nec电子有限公司 超级结器件制造纵向区的方法
CN102479699A (zh) * 2010-11-25 2012-05-30 上海华虹Nec电子有限公司 超级结半导体器件结构的制作方法

Also Published As

Publication number Publication date
CN104576352A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
US6809005B2 (en) Method to fill deep trench structures with void-free polysilicon or silicon
JP5015440B2 (ja) 半導体基板の製造方法
CN104347346B (zh) 不同结构的深沟槽平坦化方法
US7364980B2 (en) Manufacturing method of semiconductor substrate
CN103295950B (zh) 浅沟槽隔离结构的制作方法
CN103035511B (zh) 制作无阻挡层的高压器件的零层光刻标记的方法
US9245979B2 (en) FinFET semiconductor devices with local isolation features and methods for fabricating the same
CN102280402A (zh) 刻蚀和填充深沟槽的方法
CN102386212A (zh) 半导体器件结构及其制作方法
CN104733314B (zh) 半导体结构及其形成方法
CN102820227B (zh) 一种深沟槽超级pn结的形成方法
CN102403257A (zh) 改善超级结器件深沟槽刻蚀边界形貌的方法
CN104347473A (zh) 浅沟槽隔离结构及其形成方法
JP2009010040A (ja) 半導体装置の製造方法
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN102800679A (zh) 闪存的存储单元的形成方法
CN107017203A (zh) 半导体元件的制造方法
US8673749B2 (en) Semiconductor device manufacturing method
CN102479699B (zh) 超级结半导体器件结构的制作方法
CN104576352B (zh) 改善深沟槽化学机械研磨均一性的方法
CN102956617A (zh) 零层光刻对准标记的制造方法
CN102376621A (zh) 浅槽隔离结构的制作方法
CN103928386A (zh) 一种浅沟槽隔离结构的制造方法
CN103165451B (zh) 半导体器件的结构及制造方法
CN110391184A (zh) 第零层层间膜的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant