CN102280402A - 刻蚀和填充深沟槽的方法 - Google Patents

刻蚀和填充深沟槽的方法 Download PDF

Info

Publication number
CN102280402A
CN102280402A CN2010102004615A CN201010200461A CN102280402A CN 102280402 A CN102280402 A CN 102280402A CN 2010102004615 A CN2010102004615 A CN 2010102004615A CN 201010200461 A CN201010200461 A CN 201010200461A CN 102280402 A CN102280402 A CN 102280402A
Authority
CN
China
Prior art keywords
deep trench
silica
ono layer
silicon
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102004615A
Other languages
English (en)
Inventor
程晓华
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010102004615A priority Critical patent/CN102280402A/zh
Priority to US13/156,286 priority patent/US8273664B2/en
Publication of CN102280402A publication Critical patent/CN102280402A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种刻蚀和填充深沟槽的方法，包括如下步骤：第1步，在硅片表面淀积ONO层；第2步，在硅片上刻蚀一个深沟槽，以所述ONO层最上方的氧化硅作为刻蚀阻挡层；第3步，去除所述ONO层最上方的氧化硅和中间的氮化硅；第4步，以单晶硅或多晶硅填充所述填充深沟槽；第5步，采用化学机械研磨工艺对硅片表面进行平坦化处理，以所述ONO层最下方的氧化硅作为研磨阻挡层。第6步，去除所述ONO层最下方的氧化硅。本发明刻蚀和填充深沟槽的方法，可以在保护硅衬底硅片的同时，达到较好的工艺控制效果。

Description

刻蚀和填充深沟槽的方法
技术领域
本发明涉及一种半导体集成电路制造工艺。
背景技术
通常将深度在10μm以上的沟槽称为深沟槽，深沟槽结构在现今的半导体技术中得到较为广泛的应用。例如，深沟槽可作为隔离结构以隔绝不同操作电压的电子器件。又如，深沟槽可应用于超级结MOS晶体管(superjunction MOSFET)，作为PN结通过耗尽态的电荷平衡达到高击穿电压性能。
超级结MOS晶体管制造过程中刻蚀和填充深沟槽的方法，是在p型硅衬底上生长一层n型外延层(单晶硅)，然后在该外延层上刻蚀深沟槽，然后再用p型单晶硅填充该深沟槽，最后用化学机械研磨(CMP)工艺进行表面平坦化。此时该深沟槽结构作为p型半导体柱，该深沟槽结构的两侧作为n型半导体柱，即得到了纵向交替排列的p型和n型半导体柱。该方法中将n型硅与p型硅交换，效果不变。
上述方法中，是在硅材料中刻蚀深沟槽，深沟槽中填充的也是硅材料，这便使CMP工艺无法区分沟槽内外结构，有可能直接研磨到硅衬底，从而影响器件的某些电学性能。
与此类似地，当在某种半导体材料中刻蚀深沟槽，随后又采用相同的半导体材料填充该深沟槽，随后又采用CMP工艺对硅片表面进行平坦化处理时，都会出现无法控制CMP工艺停止点的问题。
发明内容
本发明所要解决的技术问题提供一种刻蚀和填充深沟槽的方法，该方法可以保护硅衬底，达到较好的工艺控制效果。
为解决上述技术问题，本发明刻蚀和填充深沟槽的方法包括如下步骤：
第1步，在硅片表面淀积ONO(氧化硅-氮化硅-氧化硅，oxide-nitride-oxide)层；
第2步，在硅片上刻蚀一个深沟槽，以所述ONO层最上方的氧化硅作为刻蚀阻挡层；
第3步，去除所述ONO层最上方的氧化硅和中间的氮化硅；
第4步，以单晶硅或多晶硅填充所述深沟槽；
第5步，采用化学机械研磨工艺对硅片表面进行平坦化处理，以所述ONO层最下方的氧化硅作为研磨阻挡层；
第6步，去除所述ONO层最下方的氧化硅。
本发明刻蚀和填充深沟槽的方法，可以在硅片的同时，达到较好的工艺控制效果。
附图说明
图1是本发明刻蚀和填充深沟槽的方法的流程图；
图2a～图2f是本发明刻蚀和填充深沟槽的方法的各步骤硅片剖面示意图。
图中附图标记说明：
1为硅衬底；2为外延层；3为ONO层；31为氧化硅；32为氮化硅；33为氧化硅；4为深沟槽；5为单晶硅。
具体实施方式
请参阅图1，本发明刻蚀和填充深沟槽的方法包括如下步骤：
第1步，请同时参阅图2a，在硅片表面淀积ONO层3。
所述硅片可以是硅衬底1，也可以是硅衬底1及其上方的外延层2。图2a中示意性地表示为后者，其中外延层2的厚度优选为10～100μm。
所述ONO层3具体包括位于下方的氧化硅31、位于中间的氮化硅32、位于上方的氧化硅33，总体呈三明治结构。其中氧化硅31的厚度优选为
Figure BSA00000157549400031
氮化硅32的厚度优选为
Figure BSA00000157549400032
氧化硅33的厚度优选为
Figure BSA00000157549400033
所述ONO层3的淀积工艺即：先在硅片表面淀积一层氧化硅31，再在硅片表面淀积一层氮化硅32，再在硅片表面淀积一层氧化硅33，这样氧化硅31、氮化硅32和氧化硅33一起构成了ONO层3。各子层的淀积可采用APCVD(常压化学气相淀积)工艺、LPCVD(低压化学气相淀积)工艺、或PECVD(等离子体增强化学气相淀积)工艺等。
第2步，请同时参阅图2b，在硅片上刻蚀一个深沟槽4，以所述ONO层3最上方的氧化硅33作为刻蚀阻挡层。
所述深沟槽4的深度大于或等于10μm。优选的，所述深沟槽4的深度°为10～100μm，宽度为1～10μm。深沟槽4的底部可以在外延层2中，也可以在硅衬底1中，也可以在外延层2与硅衬底1的交界面处。
例如，采用光刻和刻蚀工艺刻蚀沟槽4。先在硅片表面旋涂一层光刻胶，曝光、显影后暴露出刻蚀窗口(即沟槽4的位置)。然后以干法刻蚀工艺至少去除刻蚀窗口中的氧化硅33，也可以同时去除刻蚀窗口中的氮化硅32和/或氧化硅31。接着去除光刻胶，此时已由氧化硅33作为侧壁形成一个浅沟槽。在该浅沟槽中以干法刻蚀工艺刻蚀，直至刻蚀到外延层2和/或硅衬底1中，达到预定的深沟槽深度。在光刻胶去除后的刻蚀过程中，氧化硅33作为刻蚀阻挡层。
第3步，请同时参阅图2c，去除所述ONO层3最上方的氧化硅33和中间的氮化硅32。
优选地，先去除氧化硅33，此时氮化硅32作为氧化硅31的保护层，确保氧化硅31不会受到刻蚀工艺(包括干法刻蚀、湿法腐蚀)的影响，仍然保持较好的膜厚均匀性；然后再去除氮化硅32。
例如，采用干法刻蚀工艺去除氧化硅33和氮化硅32。又如，采用湿法腐蚀工艺分别去除氧化硅33和氮化硅32。常用的氧化硅的腐蚀药液为氢氟酸，常用的氮化硅的腐蚀药液为热磷酸。还可以先采用干法刻蚀工艺去除氧化硅33，再采用湿法腐蚀工艺去除氮化硅32；或者先采用湿法腐蚀工艺去除氧化硅33，再采用干法刻蚀工艺去除氮化硅32。
如果采用湿法去除氧化硅33，由于深沟槽4贯穿了ONO层3，因此氧化硅31靠近深沟槽4的部位也会受到侧向侵蚀。这样在去除氮化硅32后，深沟槽4的两侧壁上方会暴露出部分的硅，如图2c所示。
第4步，请同时参阅图2d，填充深沟槽4。填充材料硅5可以是单晶硅，也可以是多晶硅。例如，在硅片表面采用外延生长工艺生长一层单晶硅5，该单晶硅5至少将深沟槽4填充满。又如，采用LPCVD工艺在硅片表面淀积一层多晶硅5，该多晶硅5至少将深沟槽4填充满。又如，在硅片表面先采用外延生长工艺生长一层单晶硅，再以LPCVD工艺淀积一层多晶硅，所述的单晶硅和多晶硅一起至少将深沟槽4填充满。
第5步，请同时参阅图2e，采用化学机械研磨工艺对硅片表面进行平坦化处理，以所述ONO层3最下方的氧化硅31作为研磨阻挡层。
这一步中，至少将硅5研磨至与氧化硅31的上表面齐平，即只在深沟槽4中保留有单晶硅4作为填充物，而将氧化硅31上方的硅去除干净。实际上由于研磨液对不同半导体材料的选择比，深沟槽4中的硅5的上表面会稍低于氧化硅31的上表面，如图2e所示。
第6步，请同时参阅图2f，去除氧化硅31。这一步可以采用干法刻蚀工艺和/或湿法腐蚀工艺，与第3步类似。
本发明刻蚀和填充深沟槽的方法，创新性地在刻蚀深沟槽前先在硅片表面形成ONO层。所述ONO层最上方的氧化硅作为刻蚀深沟槽时的刻蚀阻挡层。所述ONO层中间的氮化硅作为最下方氧化硅的保护层，确保其不会受到刻蚀工艺的影响，仍然保持较好的膜厚均匀性。所述ONO层最下方的氧化硅作为填充深沟槽后研磨填充物时的研磨阻挡层，由于这一层氧化硅的厚度均匀，并且未被刻蚀工艺破坏，因此有利于CMP工艺控制，并且保证了CMP工艺不会伤害其下方的硅片，从而达到较好的工艺控制效果。
如果在刻蚀深沟槽前仅先在硅片表面形成一层氧化硅，这一层氧化硅既作为刻蚀深沟槽时的刻蚀阻挡层，又作为填充深沟槽后研磨填充物时的研磨阻挡层。那么这一层氧化硅在作为刻蚀阻挡层时，其膜厚和均匀性会受到工艺的波动而变化，，因此在作为研磨阻挡层时不利于CMP工艺的控制。
采用本发明所述方法之后，所述ONO层最下方的氧化硅可以根据工艺和器件要求进行调整，总体而言可以比传统工艺更薄。较小的厚度有利于减少前述湿法腐蚀工艺时出现的侧向侵蚀现象，从而提高器件的性能和可靠性。

Claims (9)

1.一种刻蚀和填充深沟槽的方法，其特征是，包括如下步骤：
第1步，在硅片表面淀积ONO层；
第2步，在硅片上刻蚀一个深沟槽，以所述ONO层最上方的氧化硅作为刻蚀阻挡层；
第3步，去除所述ONO层最上方的氧化硅和中间的氮化硅；
第4步，以单晶硅或多晶硅填充所述深沟槽；
第5步，采用化学机械研磨工艺对硅片表面进行平坦化处理，以所述ONO层最下方的氧化硅作为研磨阻挡层；
第6步，去除所述ONO层最下方的氧化硅。
2.根据权利要求1所述的刻蚀和填充深沟槽的方法，其特征是，所述方法第1步中，所述硅片为硅衬底；
或者所述硅片为硅衬底上生长一层外延层，所述外延层的厚度为10～100μm。
3.根据权利要求1所述的刻蚀和填充深沟槽的方法，其特征是，所述方法第1步中，淀积ONO层采用APCVD工艺、LPCVD工艺、或PECVD工艺，所述ONO层包括位于下方的厚度为
Figure FSA00000157549300011
的氧化硅、位于中间的厚度为
Figure FSA00000157549300012
的氮化硅、位于上方的厚度为
Figure FSA00000157549300013
的氧化硅。
4.根据权利要求1所述的刻蚀和填充深沟槽的方法，其特征是，所述方法第2步中，所述深沟槽的深度为10～100μm，宽度为1～10μm。
5.根据权利要求1所述的刻蚀和填充深沟槽的方法，其特征是，所述方法第3步中，去除所述ONO层最上方的氧化硅和中间的氮化硅采用干法刻蚀工艺和/或湿法腐蚀工艺；
当采用湿法腐蚀工艺去除所述ONO层最上方的氧化硅时，所述ONO层最下方的氧化硅会受到侧向侵蚀，使得所述深沟槽两侧壁暴露出部分的硅。
6.根据权利要求1所述的刻蚀和填充深沟槽的方法，其特征是，所述方法第3步中，先去除所述ONO层最上方的氧化硅，此时所述ONO层中间的氮化硅作为所述ONO层最下方的氧化硅的保护层；然后去除所述ONO层中间的氮化硅。
7.根据权利要求1所述的刻蚀和填充深沟槽的方法，其特征是，所述方法第4步中，深沟槽的填充采用单晶硅外延生长工艺；
或者深沟槽的填充采用LPCVD工艺淀积多晶硅；
或者深沟槽的填充是先在硅片表面外延生长一层单晶硅，再以LPCVD工艺填充多晶硅。
8.根据权利要求1所述的刻蚀和填充深沟槽的方法，其特征是，所述方法第5步中，至少将所述填充深沟槽的硅研磨至与所述ONO层最下方的氧化硅的上表面齐平，所述填充深沟槽的硅的上表面等于或低于所述ONO层最下方的氧化硅的上表面。
9.根据权利要求1所述的刻蚀和填充深沟槽的方法，其特征是，所述方法第6步中，去除所述ONO层最下方的氧化硅采用干法刻蚀工艺和/或湿法腐蚀工艺。
CN2010102004615A 2010-06-12 2010-06-12 刻蚀和填充深沟槽的方法 Pending CN102280402A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010102004615A CN102280402A (zh) 2010-06-12 2010-06-12 刻蚀和填充深沟槽的方法
US13/156,286 US8273664B2 (en) 2010-06-12 2011-06-08 Method for etching and filling deep trenches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102004615A CN102280402A (zh) 2010-06-12 2010-06-12 刻蚀和填充深沟槽的方法

Publications (1)

Publication Number Publication Date
CN102280402A true CN102280402A (zh) 2011-12-14

Family

ID=45096555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102004615A Pending CN102280402A (zh) 2010-06-12 2010-06-12 刻蚀和填充深沟槽的方法

Country Status (2)

Country Link
US (1) US8273664B2 (zh)
CN (1) CN102280402A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000534A (zh) * 2012-12-26 2013-03-27 上海宏力半导体制造有限公司 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN103035561A (zh) * 2012-08-31 2013-04-10 上海华虹Nec电子有限公司 深沟槽顶部倾斜角形成的工艺方法
CN104347363A (zh) * 2013-08-02 2015-02-11 无锡华润上华半导体有限公司 一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法
CN104658914A (zh) * 2015-02-15 2015-05-27 上海华虹宏力半导体制造有限公司 一种改善形貌的深沟槽制造方法及深沟槽
CN104779293A (zh) * 2015-04-17 2015-07-15 上海华虹宏力半导体制造有限公司 沟槽型超级结器件的制造方法
CN104867826A (zh) * 2015-06-04 2015-08-26 武汉新芯集成电路制造有限公司 一种避免硅片边缘薄膜剥离的方法
CN105990090A (zh) * 2015-01-29 2016-10-05 北大方正集团有限公司 一种深沟槽的硅外延填充方法
CN107919271A (zh) * 2017-11-06 2018-04-17 上海华虹宏力半导体制造有限公司 沟槽外延的填充方法
CN107946175A (zh) * 2017-11-06 2018-04-20 上海华虹宏力半导体制造有限公司 沟槽外延的填充方法
CN111508846A (zh) * 2020-05-25 2020-08-07 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型mosfet工艺方法
CN111540672A (zh) * 2020-06-22 2020-08-14 中芯集成电路制造(绍兴)有限公司 超结器件的制造方法及超结器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820227B (zh) * 2011-06-08 2015-08-19 无锡华润上华半导体有限公司 一种深沟槽超级pn结的形成方法
CN102938446A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种磁阻存储器环状存储结构的形成方法
CN103854984B (zh) * 2012-12-03 2017-03-01 中国科学院微电子研究所 一种后栅工艺假栅的制造方法和后栅工艺假栅
US9111863B2 (en) * 2012-12-03 2015-08-18 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing dummy gate in gate-last process and dummy gate in gate-last process
US8975153B2 (en) 2013-03-14 2015-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Super junction trench metal oxide semiconductor device and method of making the same
US8993457B1 (en) 2014-02-06 2015-03-31 Cypress Semiconductor Corporation Method of fabricating a charge-trapping gate stack using a CMOS process flow

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121148A (en) * 1998-02-17 2000-09-19 National Semiconductor Corporation Semiconductor device trench isolation structure with polysilicon bias voltage contact
US20070015366A1 (en) * 2005-06-29 2007-01-18 Takayuki Enda Semiconductor device and programming method
CN101140881A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法
US20090079026A1 (en) * 2007-09-25 2009-03-26 International Business Machines Corporation Stress-generating structure for semiconductor-on-insulator devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251734B1 (en) 1998-07-01 2001-06-26 Motorola, Inc. Method for fabricating trench isolation and trench substrate contact
US7015115B1 (en) 2003-02-20 2006-03-21 Newport Fab, Llc Method for forming deep trench isolation and related structure
CN100468702C (zh) 2006-01-13 2009-03-11 联华电子股份有限公司 制作深沟渠电容和蚀刻深沟渠开口的方法
CN101692434B (zh) 2009-10-15 2011-05-11 苏州博创集成电路设计有限公司 绝缘体上硅的深槽隔离结构的填充方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121148A (en) * 1998-02-17 2000-09-19 National Semiconductor Corporation Semiconductor device trench isolation structure with polysilicon bias voltage contact
US20070015366A1 (en) * 2005-06-29 2007-01-18 Takayuki Enda Semiconductor device and programming method
CN101140881A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法
US20090079026A1 (en) * 2007-09-25 2009-03-26 International Business Machines Corporation Stress-generating structure for semiconductor-on-insulator devices

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035561A (zh) * 2012-08-31 2013-04-10 上海华虹Nec电子有限公司 深沟槽顶部倾斜角形成的工艺方法
CN103035561B (zh) * 2012-08-31 2015-04-08 上海华虹宏力半导体制造有限公司 深沟槽顶部倾斜角形成的工艺方法
CN103000534A (zh) * 2012-12-26 2013-03-27 上海宏力半导体制造有限公司 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN104347363B (zh) * 2013-08-02 2018-05-08 无锡华润上华半导体有限公司 一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法
CN104347363A (zh) * 2013-08-02 2015-02-11 无锡华润上华半导体有限公司 一种去除深沟槽刻蚀工艺后的圆片的硬质掩蔽层的方法
CN105990090A (zh) * 2015-01-29 2016-10-05 北大方正集团有限公司 一种深沟槽的硅外延填充方法
CN104658914A (zh) * 2015-02-15 2015-05-27 上海华虹宏力半导体制造有限公司 一种改善形貌的深沟槽制造方法及深沟槽
CN104779293A (zh) * 2015-04-17 2015-07-15 上海华虹宏力半导体制造有限公司 沟槽型超级结器件的制造方法
CN104779293B (zh) * 2015-04-17 2018-06-19 上海华虹宏力半导体制造有限公司 沟槽型超级结器件的制造方法
CN104867826A (zh) * 2015-06-04 2015-08-26 武汉新芯集成电路制造有限公司 一种避免硅片边缘薄膜剥离的方法
CN107919271A (zh) * 2017-11-06 2018-04-17 上海华虹宏力半导体制造有限公司 沟槽外延的填充方法
CN107946175A (zh) * 2017-11-06 2018-04-20 上海华虹宏力半导体制造有限公司 沟槽外延的填充方法
CN107919271B (zh) * 2017-11-06 2020-04-14 上海华虹宏力半导体制造有限公司 沟槽外延的填充方法
CN107946175B (zh) * 2017-11-06 2020-08-11 上海华虹宏力半导体制造有限公司 沟槽外延的填充方法
CN111508846A (zh) * 2020-05-25 2020-08-07 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型mosfet工艺方法
CN111540672A (zh) * 2020-06-22 2020-08-14 中芯集成电路制造(绍兴)有限公司 超结器件的制造方法及超结器件
CN111540672B (zh) * 2020-06-22 2020-10-16 中芯集成电路制造(绍兴)有限公司 超结器件的制造方法及超结器件

Also Published As

Publication number Publication date
US8273664B2 (en) 2012-09-25
US20110306189A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
CN102280402A (zh) 刻蚀和填充深沟槽的方法
CN111566815B (zh) 具有背面源极触点的三维存储器件
CN111566816B (zh) 用于形成具有背面源极触点的三维存储器件的方法
CN103035574B (zh) 半导体器件及其制造方法
CN102403257B (zh) 改善超级结器件深沟槽刻蚀边界形貌的方法
CN109326561B (zh) 鳍式场效晶体管的制造方法
CN105720058A (zh) 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案
CN105321925B (zh) 金属线结构和方法
US20110081765A1 (en) Method to improve wet etch budget in feol integration
CN103390556A (zh) 半导体器件制造方法
US9431286B1 (en) Deep trench with self-aligned sinker
CN102437047B (zh) 一种sti结构cmp方法以及sti结构制作方法
CN105990405A (zh) 半导体结构及其制造方法
CN105304566A (zh) 一种半导体器件及其制造方法、电子装置
CN103903969A (zh) 浮栅的制备方法
CN104716035A (zh) 化学机械抛光的方法
CN102956535A (zh) 半导体器件及其制造方法
JP7220735B2 (ja) Ｌｄｍｏｓ及び半導体装置、並びにその製造方法
CN105097516A (zh) 一种FinFET器件及其制造方法、电子装置
KR100927400B1 (ko) 필라패턴 제조 방법
CN104716029A (zh) 半导体器件的制作方法
CN109755172A (zh) 浅沟槽隔离结构、半导体器件及其制造方法
CN110148552B (zh) 第零层层间膜的制造方法
CN102956559B (zh) 一种制作金属栅极的方法
CN103779228B (zh) 一种改善超级结深沟槽外延层平坦化的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111214