CN107919271B - 沟槽外延的填充方法 - Google Patents

沟槽外延的填充方法 Download PDF

Info

Publication number
CN107919271B
CN107919271B CN201711075656.XA CN201711075656A CN107919271B CN 107919271 B CN107919271 B CN 107919271B CN 201711075656 A CN201711075656 A CN 201711075656A CN 107919271 B CN107919271 B CN 107919271B
Authority
CN
China
Prior art keywords
oxide layer
layer
epitaxial
groove
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711075656.XA
Other languages
English (en)
Other versions
CN107919271A (zh
Inventor
孔蔚然
季伟
伍洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201711075656.XA priority Critical patent/CN107919271B/zh
Publication of CN107919271A publication Critical patent/CN107919271A/zh
Application granted granted Critical
Publication of CN107919271B publication Critical patent/CN107919271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种沟槽外延的填充方法，包括步骤：形成由第一氧化层、第二氮化层和第三氧化层叠加形成的硬质掩模层；进行第一次全面离子注入以破坏第三氧化层的分子键；光刻定义出沟槽的形成区域；去除沟槽的形成区域中的硬质掩模层；对半导体衬底进行刻蚀形成沟槽；进行第一次湿法刻蚀工艺以去除第三氧化层；形成牺牲氧化层；进行第二次全面离子注入以破坏牺牲氧化层的分子键；进行第二次湿法刻蚀工艺以去除牺牲氧化层；去除第二氮化层；进行外延生长形成沟槽外延层填充所述沟槽。本发明能减少第一氧化层被横向刻蚀的量，能防止或减少相邻沟槽中外延层延伸到沟槽外并产生合并，从而能消除或减少应力以及避免产生的位错，提高器件的性能。

Description

沟槽外延的填充方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽外延的填充方法。
背景技术
如图1A至图1G所示，是现有沟槽外延的填充方法的各步骤中的器件结构示意图；以超结结构的沟槽的外延填充为例进行说明，现有沟槽外延的填充方法包括如下步骤：
如图1A所示，提供一半导体衬底如硅衬底101，在硅衬底101的表面形成有N型外延层102，在N型外延层102的表面依次形成氧化层103、氮化层104和氧化层105并叠加形成硬质掩模层；光刻打开沟槽的形成区域，对沟槽形成区域的硬质掩模层的3层结构依次进行刻蚀形成硬质掩模层的开口。以一个具体参数的实例为例：氧化层103的厚度为
Figure BDA0001457825790000011
氮化层104的厚度为
Figure BDA0001457825790000012
氧化层105的厚度为
Figure BDA0001457825790000013
如图1B所示，以硬质掩模层为掩模进行N型外延层102的刻蚀形成沟槽201，超结的沟槽由于深度较大通常也称为深沟槽。沟槽201的刻蚀中，氧化层105会有一定的损耗，例如：刻蚀后氧化层105剩余的厚度为
Figure BDA0001457825790000014
如图1C所示，去除氧化层105。由于氧化层103和105的材料相同，故在去除氧化层105的过程中，氧化层103的侧面也会产生一定的横向刻蚀，如虚线圈202所示。由于氮化层104的材料和氧化层105不同，故氮化层104不会被刻蚀。
如图1D所示，之后形成牺牲氧化层203，例如：牺牲氧化层203的厚度为
Figure BDA0001457825790000015
如图1E所示，之后再去除所述牺牲氧化层203。由于牺牲氧化层203和氧化层103的材料相同，故在刻蚀去除牺牲氧化层203的过程中，氧化层103也会被横向刻蚀一定的量。氧化层103总共被横向刻蚀的区域如图1F的虚线圈203所示。氧化层103的总共被横向刻蚀的距离为d1，在一个实例中d1为0.6微米。
如图1F所示，在牺牲氧化层203去除之后,去除氮化层104。
如图1G所示，之后进行P型外延层106的生长直至将沟槽201完全填充。图1G中仅显示了P型外延层106的生长过程中的结构。可以看出，由于氧化层103会被横向刻蚀一定的距离d1，使得沟槽201外周宽度为d1的区域内的N型外延层102未被氧化层103保护而暴露出来。由于外延生长工艺是选择在外延层的表面生长，在氧化层的表面不生长，这样外延生长过程中，P型外延层106会同时在沟槽201的侧面和底部表面以及沟槽201外的未被氧化层103覆盖的N型外延层102表面同时生长，在沟槽201外的未被氧化层103覆盖的N型外延层102表面形成的P型外延层106的厚度大于氧化层103的厚度后会延伸到氧化层103的表面并同时横向生长，最后使得相邻沟槽201内的P型外延层106容易在沟槽201之间氧化层103的表面上互相延伸而接触合并而连接成一整体结构，这种形成于氧化层103上且互相横向接触合并的P型外延层106容易产生应力并形成位错(dislocation)，最后会影响器件的性能。
发明内容
本发明所要解决的技术问题是提供一种沟槽外延的填充方法，能防止或减少相邻沟槽中外延层延伸到沟槽外并产生合并，从而能消除或减少由于沟槽外延层的合并而产生的应力以及避免由此产生的位错，提高器件的性能。
为解决上述技术问题，本发明提供的沟槽外延的填充方法包括如下步骤：
步骤一、在半导体衬底表面形成由第一氧化层、第二氮化层和第三氧化层叠加形成的硬质掩模层。
步骤二、进行第一次全面离子注入以破坏所述第三氧化层的分子键。
步骤三、光刻定义出沟槽的形成区域，采用干法刻蚀工艺依次去除所述沟槽的形成区域中的所述第三氧化层、所述第二氮化层和所述第一氧化层。
步骤四、以所述硬质掩模层为掩模对所述半导体衬底进行刻蚀形成所述沟槽。
步骤五、进行第一次湿法刻蚀工艺以去除所述第三氧化层，利用分子键被破坏后的所述第三氧化层的湿法刻蚀速率大于分子键未被破坏的所述第一氧化层的湿法刻蚀速率的特点减少所述第一次湿法刻蚀工艺中所述第一氧化层被横向刻蚀的量。
步骤六、在所述沟槽的侧面和底部表面形成牺牲氧化层。
步骤七、进行第二次全面离子注入以破坏所述牺牲氧化层的分子键。
步骤八、进行第二次湿法刻蚀工艺以去除所述牺牲氧化层，利用分子键被破坏后的所述牺牲氧化层的湿法刻蚀速率大于分子键未被破坏的所述第一氧化层的湿法刻蚀速率的特点减少所述第二次湿法刻蚀工艺中所述第一氧化层被横向刻蚀的量。
步骤九、去除所述第二氮化层。
步骤十、进行外延生长形成沟槽外延层填充所述沟槽，利用所述第一氧化层横向刻蚀量减少的特点增加所述沟槽外的所述第一氧化层的覆盖面积，减少所述外延生长过程中在所述沟槽外的所述半导体衬底表面形成外延层的量。
进一步的改进是，步骤一中所述半导体衬底表面形成有第一外延层，所述沟槽形成于所述第一外延层中。
进一步的改进是，所述沟槽为超结沟槽。
进一步的改进是，所述第一外延层具有第一导电类型，所述沟槽外延层具有第二导电类型。
进一步的改进是，所述沟槽包括多个，由所述沟槽外延层组成第二导电类型柱，由所述沟槽之间的所述第一外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列组成超结结构。
进一步的改进是，所述半导体衬底为硅衬底，所述第一外延层和所述沟槽外延层都为硅外延层，所述第一氧化层和所述第三氧化层都为二氧化硅层，所述第二氮化层为氮化硅层。
进一步的改进是，所述第一氧化层的厚度为
Figure BDA0001457825790000031
所述第二氮化层的厚度为
Figure BDA0001457825790000032
所述第三氧化层的厚度为
Figure BDA0001457825790000033
进一步的改进是，步骤四的刻蚀过程中所述第三氧化层被部分损耗。
进一步的改进是，步骤四完成后所述第三氧化层的剩余厚度为
Figure BDA0001457825790000034
进一步的改进是，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，所述第一次全面离子注入的注入杂质包括：氩；所述第二次全面离子注入的注入杂质包括：氩。
进一步的改进是，所述第一次湿法刻蚀工艺采用氢氟酸刻蚀；所述第二次湿法刻蚀工艺采用氢氟酸刻蚀。
本发明的技术方案根据本发明提出的技术问题进行了特别的设计，主要是在硬质掩模层的第三氧化层形成之后增加了一次用于破坏第三氧化层的分子键的第一次全面离子注入工艺，本发明利用分子键被破坏后的第三氧化层的湿法刻蚀速率大于分子键未被破坏的第一氧化层的湿法刻蚀速率的特点减少第一次湿法刻蚀工艺中第一氧化层被横向刻蚀的量；也即第一次全面离子注入能在不影响干法刻蚀定义沟槽的形成区域的前提下增加后续去除第三氧化层的湿法刻蚀工艺中的刻蚀速率，从而能减少第三氧化层的湿法刻蚀时间，从而也就能减少第一氧化层在第一次湿法刻蚀工艺中的横向刻蚀量。
本发明还在牺牲氧化层形成之后增加了一次用于破坏牺牲氧化层的分子键的第二次全面离子注入工艺，同样，本发明利用分子键被破坏后的所述牺牲氧化层的湿法刻蚀速率大于分子键未被破坏的所述第一氧化层的湿法刻蚀速率的特点减少所述第二次湿法刻蚀工艺中所述第一氧化层被横向刻蚀的量；即：第二次全面离子注入工艺能减少牺牲氧化层的湿法刻蚀时间，从而也就能减少第一氧化层在第二次湿法刻蚀工艺中的横向刻蚀量。
所以本发明能减少第一氧化层在经历了两次湿法刻蚀工艺后的总的横向刻蚀量。
而在外延生长工艺中外延层仅在具有单晶结构的所述半导体衬底的表面或外延层的表面生长，本发明步骤十中，外延生长工艺会在所述沟槽的底部表面和侧面生长所述沟槽外延层，以及在所述沟槽之外未被所述第一氧化层覆盖的所述半导体衬底的表面形成所述沟槽外延层。相对于现有技术，本发明的第一氧化层覆盖的区域面积增加，所以所述沟槽之外未被所述第一氧化层覆盖的所述半导体衬底的面积减少，也即在所述沟槽之间的被所述第一氧化层的覆盖的区域的面积比例增加，这样能减少所述外延生长过程中在所述沟槽外的所述半导体衬底表面形成外延层的量，从而能消除或减少所述沟槽外延层延伸到所述沟槽之外并在所述沟槽之间的所述第一氧化层的顶部合并接触的量，从而能减少由于沟槽外延层延伸到所述沟槽之外并在沟槽之间的第一氧化层的顶部合并所带来的应力，减少位错的出现。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1G是现有沟槽外延的填充方法的各步骤中的器件结构示意图；
图2是本发明实施例沟槽外延的填充方法的流程图；
图3A-图3I是本发明实施例沟槽外延的填充方法的各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例沟槽外延的填充方法的流程图；如图3A至图3I所示，是本发明实施例沟槽外延的填充方法的各步骤中的器件结构示意图，本发明实施例沟槽外延的填充方法包括如下步骤：
步骤一、如图3A所示，在半导体衬底1表面形成由第一氧化层3、第二氮化层4和第三氧化层5叠加形成的硬质掩模层。
本发明实施例中，所述半导体衬底1表面形成有第一外延层2，后续的沟槽301形成于所述第一外延层2中。所述沟槽301为超结沟槽。所述第一外延层2具有第一导电类型，后续的沟槽外延层6具有第二导电类型。
较佳为，所述半导体衬底1为硅衬底，所述第一外延层2和后续的所述沟槽外延层6都为硅外延层，所述第一氧化层3和所述第三氧化层5都为二氧化硅层，所述第二氮化层4为氮化硅层。
以一个具体参数为例：所述第一氧化层3的厚度为
Figure BDA0001457825790000051
所述第二氮化层4的厚度为
Figure BDA0001457825790000052
所述第三氧化层5的厚度为
Figure BDA0001457825790000053
步骤二、如图3A所示，进行第一次全面离子注入以破坏所述第三氧化层5的分子键。较佳为，所述第一次全面离子注入的注入杂质包括：氩。
步骤三、如图3B所示，光刻定义出沟槽301的形成区域，采用干法刻蚀工艺依次去除所述沟槽301的形成区域中的所述第三氧化层5、所述第二氮化层4和所述第一氧化层3。所述第三氧化层5的分子键被破坏后并不会影响到干法刻蚀工艺，干法刻蚀工艺为各向异性刻蚀，依然能很好的定义出所述沟槽301的形成区域。
步骤四、如图3C所示，以所述硬质掩模层为掩模对所述半导体衬底1进行刻蚀形成所述沟槽301。
步骤四的刻蚀过程中所述第三氧化层5被部分损耗。以一个具体参数为例：步骤四完成后所述第三氧化层5的剩余厚度为
Figure BDA0001457825790000054
步骤五、如图3D所示，进行第一次湿法刻蚀工艺以去除所述第三氧化层5，利用分子键被破坏后的所述第三氧化层5的湿法刻蚀速率大于分子键未被破坏的所述第一氧化层3的湿法刻蚀速率的特点减少所述第一次湿法刻蚀工艺中所述第一氧化层3被横向刻蚀的量。也即所述第三氧化层5的分子键被破坏后，湿法刻蚀速率会加快，这样完全去除所述第三氧化层5的湿法刻蚀时间会减少，从而使所述第一氧化层3被湿法刻蚀时间减少，最后使所述第一氧化层3被横向刻蚀的量减小。该步骤五中所述第一氧化层3的横向刻蚀的区域如图3D中的虚线圈303所示，可以结合图1C中的虚线圈202所示的现有工艺的第一氧化层的横向刻蚀量来理解本发明实施例所带来的有益效果。
本发明实施例中，所述第一次湿法刻蚀工艺采用氢氟酸刻蚀。
步骤六、如图3E所示，在所述沟槽301的侧面和底部表面形成牺牲氧化层302。
步骤七、如图3F所示，进行第二次全面离子注入以破坏所述牺牲氧化层302的分子键；图3F中单独用标记302a表示分子键被破坏后的所述牺牲氧化层。较佳为，所述第二次全面离子注入的注入杂质包括：氩。
步骤八、如图3G所示，进行第二次湿法刻蚀工艺以去除所述牺牲氧化层302a，利用分子键被破坏后的所述牺牲氧化层302a的湿法刻蚀速率大于分子键未被破坏的所述第一氧化层3的湿法刻蚀速率的特点减少所述第二次湿法刻蚀工艺中所述第一氧化层3被横向刻蚀的量。
和步骤五一样，也即所述牺牲氧化层302a的分子键被破坏后，湿法刻蚀速率会加快，这样完全去除所述牺牲氧化层302a的湿法刻蚀时间会减少，从而使所述第一氧化层3被湿法刻蚀时间减少，最后使所述第一氧化层3被横向刻蚀的量减小。步骤八和前面步骤五中对所述第一氧化层3造成的总的横向刻蚀区域如图3G中的虚线圈304所示，可以结合图1F中的虚线圈203所示的现有工艺的第一氧化层的横向刻蚀量来理解本发明实施例所带来的有益效果。
本发明实施例中，所述第二次湿法刻蚀工艺采用氢氟酸刻蚀。
步骤九、如图3H所示，去除所述第二氮化层4。
步骤十、如图3I所示，进行外延生长形成沟槽外延层6填充所述沟槽301，利用所述第一氧化层3横向刻蚀量减少的特点增加所述沟槽301外的所述第一氧化层3的覆盖面积，减少所述外延生长过程中在所述沟槽301外的所述半导体衬底1表面形成外延层的量。
由于外延生长工艺中外延层仅在具有单晶结构的所述半导体衬底1的表面或外延层的表面生长，在步骤十中，外延生长工艺会在所述沟槽301的底部表面和侧面生长所述沟槽外延层6，以及在所述沟槽301之外未被所述第一氧化层3覆盖的所述半导体衬底1的表面形成所述沟槽外延层6。相对于现有技术，本发明实施例的所述第一氧化层3覆盖的区域面积增加，所以所述沟槽301之外未被所述第一氧化层3覆盖的所述半导体衬底1的面积减少，也即在所述沟槽301之间的被所述第一氧化层3的覆盖的区域的面积比例增加，这样能减少所述外延生长过程中在所述沟槽301外的所述半导体衬底1表面形成外延层的量，从而能消除或减少所述沟槽外延层6延伸到所述沟槽301之外并在所述沟槽301之间的所述第一氧化层3的顶部合并接触的量，从而能减少由于所述沟槽外延层6延伸到所述沟槽301之外并在所述沟槽301之间的所述第一氧化层3的顶部合并所带来的应力，减少位错的出现。
本发明实施例中，所述沟槽301包括多个，由所述沟槽外延层6组成第二导电类型柱，由所述沟槽301之间的所述第一外延层2组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列组成超结结构。
本发明实施例中，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (12)

1.一种沟槽外延的填充方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面形成由第一氧化层、第二氮化层和第三氧化层叠加形成的硬质掩模层；
步骤二、进行第一次全面离子注入以破坏所述第三氧化层的分子键；
步骤三、光刻定义出沟槽的形成区域，采用干法刻蚀工艺依次去除所述沟槽的形成区域中的所述第三氧化层、所述第二氮化层和所述第一氧化层；
步骤四、以所述硬质掩模层为掩模对所述半导体衬底进行刻蚀形成所述沟槽；所述沟槽为超结沟槽；
步骤五、进行第一次湿法刻蚀工艺以去除所述第三氧化层，利用分子键被破坏后的所述第三氧化层的湿法刻蚀速率大于分子键未被破坏的所述第一氧化层的湿法刻蚀速率的特点减少所述第一次湿法刻蚀工艺中所述第一氧化层被横向刻蚀的量；
步骤六、在所述沟槽的侧面和底部表面形成牺牲氧化层；
步骤七、进行第二次全面离子注入以破坏所述牺牲氧化层的分子键；
步骤八、进行第二次湿法刻蚀工艺以去除所述牺牲氧化层，利用分子键被破坏后的所述牺牲氧化层的湿法刻蚀速率大于分子键未被破坏的所述第一氧化层的湿法刻蚀速率的特点减少所述第二次湿法刻蚀工艺中所述第一氧化层被横向刻蚀的量；
步骤九、去除所述第二氮化层；
步骤十、进行外延生长形成沟槽外延层填充所述沟槽，利用所述第一氧化层横向刻蚀量减少的特点增加所述沟槽外的所述第一氧化层的覆盖面积，减少所述外延生长过程中在所述沟槽外的所述半导体衬底表面形成外延层的量。
2.如权利要求1所述的沟槽外延的填充方法，其特征在于：步骤一中所述半导体衬底表面形成有第一外延层，所述沟槽形成于所述第一外延层中。
3.如权利要求2所述的沟槽外延的填充方法，其特征在于：所述第一外延层具有第一导电类型，所述沟槽外延层具有第二导电类型。
4.如权利要求3所述的沟槽外延的填充方法，其特征在于：所述沟槽包括多个，由所述沟槽外延层组成第二导电类型柱，由所述沟槽之间的所述第一外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列组成超结结构。
5.如权利要求2所述的沟槽外延的填充方法，其特征在于：所述半导体衬底为硅衬底，所述第一外延层和所述沟槽外延层都为硅外延层，所述第一氧化层和所述第三氧化层都为二氧化硅层，所述第二氮化层为氮化硅层。
6.如权利要求1或2或5所述的沟槽外延的填充方法，其特征在于：所述第一氧化层的厚度为
Figure FDA0002314349990000021
所述第二氮化层的厚度为
Figure FDA0002314349990000024
所述第三氧化层的厚度为
Figure FDA0002314349990000022
7.如权利要求6所述的沟槽外延的填充方法，其特征在于：步骤四的刻蚀过程中所述第三氧化层被部分损耗。
8.如权利要求7所述的沟槽外延的填充方法，其特征在于：步骤四完成后所述第三氧化层的剩余厚度为
Figure FDA0002314349990000023
9.如权利要求3或4所述的沟槽外延的填充方法，其特征在于：第一导电类型为N型，第二导电类型为P型。
10.如权利要求3或4所述的沟槽外延的填充方法，其特征在于：第一导电类型为P型，第二导电类型为N型。
11.如权利要求1所述的沟槽外延的填充方法，其特征在于：所述第一次全面离子注入的注入杂质包括：氩；所述第二次全面离子注入的注入杂质包括：氩。
12.如权利要求1所述的沟槽外延的填充方法，其特征在于：所述第一次湿法刻蚀工艺采用氢氟酸刻蚀；所述第二次湿法刻蚀工艺采用氢氟酸刻蚀。
CN201711075656.XA 2017-11-06 2017-11-06 沟槽外延的填充方法 Active CN107919271B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711075656.XA CN107919271B (zh) 2017-11-06 2017-11-06 沟槽外延的填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711075656.XA CN107919271B (zh) 2017-11-06 2017-11-06 沟槽外延的填充方法

Publications (2)

Publication Number Publication Date
CN107919271A CN107919271A (zh) 2018-04-17
CN107919271B true CN107919271B (zh) 2020-04-14

Family

ID=61896212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711075656.XA Active CN107919271B (zh) 2017-11-06 2017-11-06 沟槽外延的填充方法

Country Status (1)

Country Link
CN (1) CN107919271B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736102B (zh) * 2020-12-23 2022-07-19 华虹半导体(无锡)有限公司 Cis器件的隔离区形成方法
CN117747536B (zh) * 2024-02-21 2024-06-07 合肥晶合集成电路股份有限公司 一种半导体器件的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5595339A (en) * 1979-01-12 1980-07-19 Mitsubishi Electric Corp Preparation of semiconductor device
CN102280402A (zh) * 2010-06-12 2011-12-14 上海华虹Nec电子有限公司 刻蚀和填充深沟槽的方法
CN103000534A (zh) * 2012-12-26 2013-03-27 上海宏力半导体制造有限公司 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN103177957A (zh) * 2011-12-21 2013-06-26 上海华虹Nec电子有限公司 避免金属尖角的方法
CN104241190A (zh) * 2014-07-31 2014-12-24 上海华力微电子有限公司 浅沟槽制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5595339A (en) * 1979-01-12 1980-07-19 Mitsubishi Electric Corp Preparation of semiconductor device
CN102280402A (zh) * 2010-06-12 2011-12-14 上海华虹Nec电子有限公司 刻蚀和填充深沟槽的方法
CN103177957A (zh) * 2011-12-21 2013-06-26 上海华虹Nec电子有限公司 避免金属尖角的方法
CN103000534A (zh) * 2012-12-26 2013-03-27 上海宏力半导体制造有限公司 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN104241190A (zh) * 2014-07-31 2014-12-24 上海华力微电子有限公司 浅沟槽制备方法

Also Published As

Publication number Publication date
CN107919271A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
US20200303258A1 (en) Fin Spacer Protected Source and Drain Regions in FinFETs
US10388792B2 (en) FinFET with rounded source/drain profile
JP6207170B2 (ja) 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法
CN104779293B (zh) 沟槽型超级结器件的制造方法
CN104658889B (zh) 两次沟槽型超级结器件的对准标记制造方法
CN107946175B (zh) 沟槽外延的填充方法
CN107919271B (zh) 沟槽外延的填充方法
CN101996999A (zh) 一种具有扩展型沟槽的dram结构及其制作方法
US20070200169A1 (en) Gate electrode of semiconductor device and method for fabricating the same
CN107731733B (zh) 沟槽外延的填充方法
JP5715461B2 (ja) 半導体装置の製造方法
CN102479699B (zh) 超级结半导体器件结构的制作方法
US7851300B2 (en) Method of fabricating a trench gate MOSFET for maximizing breakdown voltage
CN102468128B (zh) 深沟槽多晶硅形成方法
CN111403266B (zh) 沟槽的外延填充方法
CN106684128B (zh) 平面栅沟槽型超级结器件及其制造方法
JP4328797B2 (ja) 半導体装置
CN110391184A (zh) 第零层层间膜的制造方法
CN110767744B (zh) 超级结及其制造方法
JP2008198676A (ja) 半導体装置
CN103515436B (zh) 超级结功率器件及其制造方法
EP3944300B1 (en) Method for preparing semiconductor structure
CN107706185A (zh) 制造三维存储器的后栅工艺
CN105551966B (zh) 沟槽型超级结的制造方法
CN103035493B (zh) 半导体器件的交替排列的p柱和n柱的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant