CN112736102B - Cis器件的隔离区形成方法 - Google Patents
Cis器件的隔离区形成方法 Download PDFInfo
- Publication number
- CN112736102B CN112736102B CN202011536574.2A CN202011536574A CN112736102B CN 112736102 B CN112736102 B CN 112736102B CN 202011536574 A CN202011536574 A CN 202011536574A CN 112736102 B CN112736102 B CN 112736102B
- Authority
- CN
- China
- Prior art keywords
- type
- epitaxial layer
- grooves
- hard mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000002955 isolation Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000007789 sealing Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000000407 epitaxy Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
Abstract
本申请公开了一种CIS器件的隔离区形成方法，涉及半导体制造领域。该方法包括在衬底上形成第一外延层；在第一外延层上方形成第一硬掩膜层；通过光刻和刻蚀工艺，在第一外延层中形成若干条间隔分布地第一类沟槽；去除第一硬掩膜层；在第一类沟槽内填充第二外延层；形成第二硬掩膜层；通过光刻和刻蚀工艺，在第一外延层中形成若干条间隔分布地第二类沟槽，第一外延层中的第二类沟槽与第一类沟槽垂直，第一类沟槽和第二类沟槽的深度相同；去除第二硬掩膜层；在第二类沟槽内填充第二外延层；解决了制作CIS器件的隔离区时封口不彻底的问题；达到了降低外延封口难度，优化隔离区质量的效果。
Description
技术领域
本申请涉及半导体制造领域，具体涉及一种CIS器件的隔离区形成方法。
背景技术
CIS(CMOS Image Sensor，COMS图像传感器)是利用光电二极管存储电荷，然后根据重置源跟随器晶体管，行选择晶体管将信号输出。
图像传感器的感光度与像素单元的尺寸大小强相关，为了在小尺寸的像素单元上提高感光度，需要在纵向上拓展光电二极管的空间。目前，光电二极管大多是通过光刻和离子注入工艺形成的。
在形成光电二极管之前，需要在衬底上制作隔离区，通过隔离区划分出一个一个地像素单元。针对小尺寸的CIS器件，光刻工艺会受到光刻胶的深宽比限制，以及离子注入工艺会离子注入的深度和浓度限制，现有的材料难以满足工艺需求。
发明内容
为了解决相关技术中的问题，本申请提供了一种CIS器件的隔离区形成方法。该技术方案如下：
一方面，本申请实施例提供了一种CIS器件的隔离区形成方法，该方法包括：
通过光刻和刻蚀工艺，在第一外延层中形成若干条间隔分布地第一类沟槽；
去除第一硬掩膜层；
在第一类沟槽内填充第二外延层；第二外延层具有第二导电类型，第一导电类型和第二导电类型相反；
形成第二硬掩膜层；
通过光刻和刻蚀工艺，在第一外延层中形成若干条间隔分布地第二类沟槽，第一外延层中的第二类沟槽与第一类沟槽垂直，第一类沟槽和第二类沟槽的深度相同；
去除第二硬掩膜层；
在第二类沟槽内填充第二外延层。
可选的，通过CVD工艺形成硬掩膜层。
可选的，硬掩膜层的材料为氧化物或氮化硅。
可选的，第一类沟槽为纵向沟槽，第二类沟槽为横向沟槽；
或，
第一类沟槽为横向沟槽，第二类沟槽为纵向沟槽。
可选的，在第一类沟槽内填充第二外延层，包括：
通过外延生长工艺生长第二外延层，第一类沟槽被第二外延层完全填充，且第二外延层覆盖衬底表面；
对衬底进行CMP处理，去除衬底表面的第二外延层。
可选的，在第二类沟槽内填充第二外延层，包括：
通过外延生长工艺生长第二外延层，第二类沟槽被第二外延层完全填充，且第二外延层覆盖衬底表面；
对衬底进行CMP处理，去除衬底表面的第二外延层。
本申请技术方案，至少包括如下优点：
通过在衬底上形成第一外延层，先刻蚀第一外延层形成第一类沟槽，利用第二外延填充第一类沟槽，再继续刻蚀第一外延层，形成第二类沟槽，第二类沟槽与第一类沟槽的深度相同，第一类沟槽与第二类沟槽相互垂直，在利用第二外延填充第二类沟槽，形成CIS器件的隔离区；通过2次光刻、刻蚀及外延的方式在像素区域形成深沟槽隔离，避免填充两个方向的沟槽的交叉区域，解决了制作CIS器件的隔离区时封口不彻底的问题；达到了降低外延封口难度，优化隔离区质量的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种CIS器件的衬底中像素区和隔离区的俯视图；
图2是本申请实施例提供的一种CIS器件的隔离区形成方法的流程图；
图3是本申请实施例提供的制作第一类沟槽时的实施示意图；
图4是本申请实施例提供的制作第一类沟槽时的实施示意图；
图5是本申请实施例提供的制作第一类沟槽时的实施示意图；
图6是本申请实施例提供的制作第二类沟槽时的示意图；
图7是本申请实施例提供的制作有第二类沟槽的衬底的俯视图；
图8是本申请实施例提供的利用第二外延层填充第一类沟槽的示意图；
图9是本申请实施例提供的制作有第一类沟槽隔离和第二类沟槽隔离的衬底的俯视图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在进行CIS器件的制作时，需要在衬底上定义出各个像素单元，如图1所示，像素单元12分布在衬底11上，相邻的2个像素单元之间为沟槽，在沟槽中生长外延即可形成用于分隔像素单元的沟槽隔离。当CIS器件为小尺寸器件时，CIS器件的像素单元的尺寸也会相应减小，为了提高光电二极管的感光度，光电二极管的深度会增加，像素单元之间的沟槽需要设置为深沟槽。填充后的沟槽构成CIS器件的隔离区。在利用外延填充深沟槽时，纵向沟槽14和横向沟槽13的交叉区域15会出现难封口的情况，即交叉区域15难以被外延完全填充并覆盖。
为了解决小尺寸CIS器件在制作隔离区时，外延生长难封口的问题，本申请实施例提供了一种CIS器件的隔离区形成方法，如图2所示，该方法至少包括如下步骤：
在步骤101中，在衬底上形成第一外延层，第一外延层具有第一导电类型。
根据深沟槽的深度确定第一外延层的厚度，在衬底上生长第一外延层。
第一外延层的掺杂浓度根据实际情况确定。
在一个例子中，第一导电类型为N型。
在步骤102中，在第一外延层上方形成第一硬掩膜层。
在步骤103中，通过光刻和刻蚀工艺，在第一外延层中形成若干条间隔分布地第一类沟槽。
第一类沟槽的数量、间隔距离根据实际情况确定。
可选的，若干条第一类沟槽相互平行。
如图3所示，在第一硬掩膜层22表面涂布光刻胶23，利用带有第一类沟槽图案的掩膜版进行曝光，显影后，第一类沟槽图案24被转移到光刻胶层23中。以包含第一类沟槽图案24的光刻胶层23为掩膜，刻蚀第一硬掩膜层22，将第一类沟槽图案转移到第一硬掩膜层22中。以包含第一类沟槽图案的第一硬掩膜层为掩膜，刻蚀第一外延层21，在第一外延层21中形成第一类沟槽，去除第一外延层21表面的光刻胶。
在步骤104中，去除第一硬掩膜层。
通过湿法腐蚀工艺去除第一硬掩膜层。
如图4所示，第一外延层21中形成有第一类沟槽25，第一外延层21表面的第一硬掩膜层和光刻胶被去除。
在步骤105中，在第一类沟槽内填充第二外延层，第二外延层具有第二导电类型。
第一导电类型和第二导电类型相反。
在衬底上生长第二外延层，利用第二外延完全填充第一类沟槽；去除衬底表面多余的第二外延层。
如图5所示，第一类沟槽25被第二外延层26完全填充。
在步骤106中，形成第二硬掩膜层。
在衬底11表面形成第二硬掩膜层27，如图6所示。
在步骤107中，通过光刻和刻蚀工艺，在第一外延层中形成若干条间隔分布地第二类沟槽，第一外延层中的第二类沟槽与第一类沟槽垂直，第一类沟槽和第二类沟槽的深度相同。
第二类沟槽的数量、间隔距离根据实际情况确定。
可选的，若干条第二类沟槽相互平行。
在第二硬掩膜层表面涂布光刻胶，利用带有第二类沟槽图案的掩膜版进行曝光，显影后，第二类沟槽图案被转移到光刻胶层中。以包含第二类沟槽图案的光刻胶层为掩膜，刻蚀第二硬掩膜层，将第二类沟槽图案转移到第二硬掩膜层中。以包含第二类沟槽图案的第二硬掩膜层为掩膜，刻蚀第一外延层，在第一外延层中形成第二类沟槽，去除第一外延层上方的光刻胶。
在步骤108中，去除第二硬掩膜层。
通过湿法腐蚀工艺，去除第一外延层表面的第二硬掩膜层。
以第一类沟槽为纵向沟槽，第二类沟槽为横向沟槽为例，如图7所示，第一类沟槽26和第二类沟槽28相互垂直。
在步骤109中，在第二沟槽内填充第二外延层。
在衬底上生长第二外延层，利用第二外延完全填充第二类沟槽；去除衬底表面多余的第二外延层。
综上所述，本申请实施例提供的CIS器件的隔离区形成方法，通过在衬底上形成第一外延层，先刻蚀第一外延层形成第一类沟槽，利用第二外延填充第一类沟槽，再继续刻蚀第一外延层，形成第二类沟槽，第二类沟槽与第一类沟槽的深度相同，第一类沟槽与第二类沟槽相互垂直，在利用第二外延填充第二类沟槽，形成CIS器件的隔离区；通过2次光刻、刻蚀及外延的方式在像素区域形成深沟槽隔离，避免填充两个方向的沟槽的交叉区域，解决了制作CIS器件的隔离区时封口不彻底的问题；达到了降低外延封口难度，优化隔离区质量的效果。
在基于图2所示实施例的可选实施例中，第一类沟槽为纵向沟槽，第二类沟槽为横向沟槽；或，第一类沟槽为横向沟槽，第二类沟槽为纵向沟槽。
在一个例子中，第一导电类型为N型，第二导电类型为P型。在另一个例子中，第一导电类型为P型，第二导电类型为N型。
本申请另一实施例提供了一种CIS器件的隔离区形成方法，该方法包括如下步骤：
在步骤201中，在衬底上生长第一外延层，第一外延层具有第一导电类型。
该步骤在上述步骤101中进行了阐述，这里不再赘述。
在步骤202中，在第一外延层上方形成第一硬掩膜层。
可选的，通过CVD工艺在第一外延层上方形成第一硬掩膜层。
在步骤203中，通过光刻和刻蚀工艺，在第一外延层中形成若干条间隔分布地第一类沟槽。
该步骤在上述步骤103中进行了阐述，这里不再赘述。
在步骤204中，去除第一硬掩膜层。
可选的，通过湿法腐蚀工艺去除衬底上的第一硬掩膜层。
在步骤205中，通过外延生长工艺生长第二外延层，第一类沟槽被第二外延层完全填充，且第二外延层覆盖衬底表面。
第二外延层具有第二导电类型，第二导电类型与第一导电类型相反。
如图8所示，第一类沟槽25被完全第二外延层26完全填充。
在步骤206中，对衬底进行CMP处理，去除衬底表面的第二外延层。
通过CMP处理去除衬底表面多余的第二外延层，经过CMP处理后的结构如图5所示。
在步骤207中，形成第二硬掩膜层。
该步骤在上述步骤105中进行了阐述，这里不再赘述。
在步骤208中，通过光刻和刻蚀工艺，在第一外延层中形成若干条间隔分布地第二类沟槽，第一外延层中的第二类沟槽与第一类沟槽垂直，第一类沟槽和第二类沟槽的深度相同。
该步骤在上述步骤106中进行了阐述，这里不再赘述。
在步骤209中，去除第二硬掩膜层。
通过湿法腐蚀工艺去除第一外延层上方的第二硬掩膜层。
在步骤210中，通过外延生长工艺生长第二外延层，第二类沟槽被第二外延层完全填充，且第二外延层覆盖衬底表面。
在步骤211中，对衬底进行CMP处理，去除衬底表面的第二外延层。
如图9所示，衬底11中形成CIS器件的隔离区，第一类沟槽和第二类沟槽的交叉区域被第二外延层26完全填充。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (6)
1.一种CIS器件的隔离区形成方法，其特征在于，所述方法包括：
在衬底上形成第一外延层，所述第一外延层具有第一导电类型；
在所述第一外延层上方形成第一硬掩膜层；
通过光刻和刻蚀工艺，在所述第一外延层中形成若干条间隔分布地第一类沟槽；
去除所述第一硬掩膜层；
在所述第一类沟槽内填充第二外延层；第二外延层具有第二导电类型，第一导电类型和第二导电类型相反；
形成第二硬掩膜层；
通过光刻和刻蚀工艺，在所述第一外延层中形成若干条间隔分布地第二类沟槽，所述第一外延层中的第二类沟槽与第一类沟槽垂直，所述第一类沟槽和所述第二类沟槽的深度相同；
去除所述第二硬掩膜层；
在所述第二类沟槽内填充第二外延层。
2.根据权利要求1所述的方法，其特征在于，通过CVD工艺形成硬掩膜层。
3.根据权利要求1或2所述的方法，其特征在于，所述硬掩膜层的材料为氧化物或氮化硅。
4.根据权利要求1所述的方法，其特征在于，所述第一类沟槽为纵向沟槽，所述第二类沟槽为横向沟槽；
或，
所述第一类沟槽为横向沟槽，所述第二类沟槽为纵向沟槽。
5.根据权利要求1所述的方法，其特征在于，所述在第一类沟槽内填充第二外延层，包括：
通过外延生长工艺生长第二外延层，所述第一类沟槽被所述第二外延层完全填充，且所述第二外延层覆盖衬底表面；
对所述衬底进行CMP处理，去除所述衬底表面的第二外延层。
6.根据权利要求1所述的方法，其特征在于，所述在所述第二类沟槽内填充第二外延层，包括：
通过外延生长工艺生长第二外延层，所述第二类沟槽被所述第二外延层完全填充，且所述第二外延层覆盖衬底表面；
对所述衬底进行CMP处理，去除所述衬底表面的第二外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011536574.2A CN112736102B (zh) | 2020-12-23 | 2020-12-23 | Cis器件的隔离区形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011536574.2A CN112736102B (zh) | 2020-12-23 | 2020-12-23 | Cis器件的隔离区形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112736102A CN112736102A (zh) | 2021-04-30 |
| CN112736102B true CN112736102B (zh) | 2022-07-19 |
Family
ID=75604280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011536574.2A Active CN112736102B (zh) | 2020-12-23 | 2020-12-23 | Cis器件的隔离区形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112736102B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731733A (zh) * | 2017-11-06 | 2018-02-23 | 上海华虹宏力半导体制造有限公司 | 沟槽外延的填充方法 |
| CN107919271A (zh) * | 2017-11-06 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 沟槽外延的填充方法 |
| CN107946175A (zh) * | 2017-11-06 | 2018-04-20 | 上海华虹宏力半导体制造有限公司 | 沟槽外延的填充方法 |
-
2020
- 2020-12-23 CN CN202011536574.2A patent/CN112736102B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731733A (zh) * | 2017-11-06 | 2018-02-23 | 上海华虹宏力半导体制造有限公司 | 沟槽外延的填充方法 |
| CN107919271A (zh) * | 2017-11-06 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 沟槽外延的填充方法 |
| CN107946175A (zh) * | 2017-11-06 | 2018-04-20 | 上海华虹宏力半导体制造有限公司 | 沟槽外延的填充方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112736102A (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112928058B (zh) | Cis器件的深沟槽隔离形成方法、半导体器件结构 | |
| US7608872B2 (en) | Complementary metal oxide semiconductor image sensor and method for fabricating the same | |
| US8123964B2 (en) | Image sensor and method for fabricating the same | |
| TW201349472A (zh) | 影像感測裝置及其製造方法 | |
| KR101620706B1 (ko) | 이면 조명식 이미지 센서의 화소 격리 구조체 | |
| CN112736103B (zh) | 图像传感器的深沟槽隔离形成方法、半导体器件结构 | |
| CN112736102B (zh) | Cis器件的隔离区形成方法 | |
| CN113035893A (zh) | Cis光电二极管及其制作方法 | |
| CN115863367A (zh) | 图像传感器及其形成方法 | |
| CN114975490A (zh) | 一种图像传感器形成方法及图像传感器 | |
| CN117594624B (zh) | 一种图像传感器及其制作方法 | |
| KR100654056B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US11869919B2 (en) | Method for manufacturing a sensor device with a buried deep trench structure and sensor device | |
| CN110491891A (zh) | Cmos图像传感器的像素结构及其形成方法 | |
| US20220320154A1 (en) | Photodiode structure for image sensor | |
| CN116169151B (zh) | 半导体结构、半导体结构的制作方法及图像传感器器件 | |
| CN109860215B (zh) | 图像传感器及其形成方法 | |
| CN114743999A (zh) | 一种用于图像传感器的形成方法及图像传感器 | |
| CN118099174A (zh) | 外延填充方法 | |
| CN115701658A (zh) | 一种图像传感器及其形成方法 | |
| CN112289684A (zh) | 功率器件的制作方法及器件 | |
| CN115863366A (zh) | 一种浅沟槽对准图形形成方法及半导体器件 | |
| CN116487396A (zh) | 图像传感器的形成方法以及图像传感器 | |
| CN112993083A (zh) | 超深光电二极管的制作方法 | |
| CN118053887A (zh) | 具有环绕式结构的图像传感器像素及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |