CN115863366A - 一种浅沟槽对准图形形成方法及半导体器件 - Google Patents
一种浅沟槽对准图形形成方法及半导体器件 Download PDFInfo
- Publication number
- CN115863366A CN115863366A CN202111123280.1A CN202111123280A CN115863366A CN 115863366 A CN115863366 A CN 115863366A CN 202111123280 A CN202111123280 A CN 202111123280A CN 115863366 A CN115863366 A CN 115863366A
- Authority
- CN
- China
- Prior art keywords
- groove
- forming
- semiconductor substrate
- hard mask
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明提供一种浅沟槽对准图形形成方法，包括：提供半导体衬底，在所述半导体衬底上形成硬掩膜结构；通过刻蚀工艺，在所述半导体衬底中同时形成第一沟槽和第二沟槽，所述第二沟槽的深度小于所述第一沟槽；通过至少一次外延工艺，在所述第一沟槽和所述第二沟槽表面形成外延层，所述外延层封闭所述第一沟槽，但不封闭所述第二沟槽；通过至少一种介质材料填充所述第二沟槽，形成对准图形。本发明还提供一种半导体器件，其中采用前述方法形成浅沟槽对准标记。本发明可以提高对准精度，通过探测对准区的第一外延层和填充的介质材料的界面即可获取对准信号，该方法获得的信号清晰，且精度高。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种浅沟槽对准图形形成方法及半导体器件。
背景技术
CMOS图像传感器（CMOS Image Sensor, CIS）是将光学图像转化为电信号的半导体器件。CIS包括用于感光的光电二极管（photodiode, PD）和用于将所感测的光处理为电信号的逻辑电路。
现有半导体工艺中，一般先在基底表面形成用于光刻的对准标记（例如单独的对准标记，或者在有源区掩模中带有对准标记图形），作为起始步骤，然后再进行其他步骤。但CIS是对于或者其他需要在有源区形成之前进行外延的工艺，由于外延完成之后，浅层的对准标记会因为平坦化处理过程而受到影响，导致对准信号衰减或者消失。
为解决在有源区形成之前进行外延的半导体工艺中的对准问题，通常先在对准区形成浅沟槽并填充介质层作为对准标记，再在器件区域形成深沟槽并外延，然后在外延层中形成有源区，虽然对准标记不会因为外延之后的平坦化处理过程而受到影响，但是该方案增加了浅沟槽光刻刻蚀步骤，增加了嵌套对准的误差。为了解决该问题，本发明提出了一种浅沟槽对准图形的形成方法。
发明内容
本发明的目的在于提供一种浅沟槽对准图形形成方法及半导体器件，具体包括如下内容。
提供半导体衬底，在所述半导体衬底上形成硬掩膜结构；
通过刻蚀工艺，在所述半导体衬底中同时形成第一沟槽和第二沟槽，所述第二沟槽的深度小于所述第一沟槽；
通过至少一次外延工艺，在所述第一沟槽和所述第二沟槽表面形成外延层，所述外延层封闭所述第一沟槽，但不封闭所述第二沟槽；
通过至少一种介质材料填充所述第二沟槽，形成对准图形。
进一步地，所述在所述半导体衬底上形成硬掩膜结构以及所述通过刻蚀工艺，在所述半导体衬底中同时形成第一沟槽和第二沟槽包括：
在所述半导体衬底上形成第一硬掩模层；
根据预设的光刻图形，刻蚀所述第一硬掩模层，但不暴露所述半导体衬底；
在对应所述第二沟槽区域的所述第一硬掩模层表面形成第二硬掩模层；
根据预设的光刻图形，刻蚀对应所述第一沟槽区域的所述第一硬掩模层以及对应所述第二沟槽区域的第二硬掩模层，暴露对应所述第一沟槽区域的半导体衬底以及对应所述第二沟槽区域的第一硬掩模层；
继续刻蚀，形成所述第一沟槽和所述第二沟槽。。
进一步地，所述第一硬掩模层包括第一子掩模层和第二子掩模层，所述刻蚀所述第一硬掩模层，以所述第一子掩模层和第二子掩模层的交界面为停止界面。
进一步地，在形成所述对准图形之后，还包括：
在所述半导体衬底上外延半导体材料，形成器件层，所述器件层在所述对准图形上方留有开口，作为后续工艺的对准标记。
进一步地，所述半导体衬底用于形成图像传感器，所述第一沟槽用于形成所述图像传感器像素单元之间的隔离区域。
进一步地，所述外延层至少包括与所述半导体衬底掺杂离子类型相反的子外延层，以形成所述像素单元的PN结结构。
进一步地，所述通过至少一次外延工艺，在所述第一沟槽和所述第二沟槽表面形成外延层包括：
在所述第一沟槽侧壁表面外延低掺杂或本征半导体，形成所述外延层的第一子外延层；
在所述第一子外延层表面外延形成与所述半导体衬底掺杂离子类型相反的第二子外延层，以形成所述像素单元的PN结结构。
进一步地，所述于所述第二沟槽内填充介质，形成对准图形包括：
在所述第二沟槽的外延层表面填充介质，形成介质层；
对所述介质层表面进行化学机械研磨；
通过湿法刻蚀工艺，去除所述硬掩模结构；
对所述半导体衬底上表面进行平整化处理。
进一步地，所述硬掩模结构采用氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
本发明还提供一种半导体器件，在形成过程中采用如前述的浅沟槽对准图形形成方法形成对准图形。
本发明通过上述方案，提出了一种浅沟槽对准图形的形成方法，通过两次刻蚀步骤，即可实现同时在像素区和对准区形成深浅不一致的沟槽。通过在对准区形成浅沟槽，从而可以提高对准精度。通过探测对准区的第一外延层和填充的介质材料的界面即可获取对准信号，该方法获得的信号清晰，且精度高。
附图说明
通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1~图7为本发明中一种浅沟槽对准图形形成过程中的结构示意图。
在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
本发明提供了一种浅沟槽对准图形形成方法及半导体器件，具体地，包括以下步骤：
步骤S1：提供半导体衬底100，在所述半导体衬底100上形成硬掩膜结构200，如图1所示。优选地，硬掩模结构200可以采用氧化硅、氮化硅、氮氧化硅中的一种或多种组合，用以控制刻蚀工艺的位置和程度。
在可选的实施方式中，可以通过以下方式形成硬掩模结构200：
步骤S11：在所述半导体衬底100上形成第一硬掩模层210；
步骤S12：根据预设的光刻图形，刻蚀所述第一硬掩模层210，但不暴露所述半导体衬底100；
优选地，如图1所示，第一硬掩模层210可以包括两个第一子掩模层211和第二子掩模层212，具体第一子掩模层211可以为氧化物，第二子掩模层212可以为氮化物，在步骤S12中刻蚀时，以子掩模层211和212的交界界面作为停止界面。
优选地，在形成第一硬掩模层210之前，可以先设置较薄的一层氧化层。
步骤S13：在对应第二沟槽120区域的所述第一硬掩模层210表面形成第二硬掩模层220，如图1所示。第二沟槽120区域在后续步骤中用于刻蚀形成对准图形。
步骤S2：通过刻蚀工艺，在所述半导体衬底100中同时形成第一沟槽110和第二沟槽120，所述第二沟槽120的深度小于所述第一沟槽110。即第一沟槽110为深沟槽，第二沟槽120为浅沟槽。
在可选的实施方式中，步骤S2中可以根据预设的光刻图形，刻蚀对应所述第一沟槽110区域的所述第一硬掩模层210以及对应所述第二沟槽120区域的第二硬掩模层220，暴露对应所述第一沟槽110区域的半导体衬底100以及对应所述第二沟槽120区域的第一硬掩模层210，如图2所示；之后，继续刻蚀，形成所述第一沟槽110和所述第二沟槽120，如图3所示。
步骤S3：通过至少一次外延工艺，在所述第一沟槽110和所述第二沟槽120表面形成外延层130，所述外延层130封闭所述第一沟槽110，但不封闭所述第二沟槽120；
优选地，若在图像传感器的形成工艺中，所述第一沟槽110可用于形成所述图像传感器像素单元之间的隔离区域。优选地，所述外延层130至少包括与所述半导体衬底100掺杂离子类型相反的子外延层，以形成所述像素单元的PN结结构。
进一步地，步骤S3可以具体通过以下步骤实现：
步骤S31：在所述第一沟槽110侧壁表面外延低掺杂或本征半导体，形成所述外延层130的第一子外延层131；
步骤S32：在所述第一子外延层131表面外延形成与所述半导体衬底100掺杂离子类型相反的第二子外延层132，以形成所述像素单元的PN结结构，如图4所示。
步骤S4：通过至少一种介质材料填充所述第二沟槽120，形成对准图形。
在可选的实施方式中，于所述第二子外延层132表面填充介质，形成对准图形。
具体地，可以通过以下步骤形成对准图形：
步骤S41：在所述第二沟槽120的外延层130表面填充介质，形成介质层121，如图5所示；
步骤S42：对所述介质层121表面进行化学机械研磨；优选地，可以使所述第二沟槽120内的介质层121表面平齐或略低于硬掩模结构200的表面；
步骤S43：通过湿法刻蚀工艺，去除所述硬掩模结构200；
步骤S44：对所述半导体衬底100上表面进行平整化处理，如图6所示。优选地，可以使介质层121的表面平齐或略低于半导体衬底100的表面。
经过上述方案形成的对准图形，在进行正面工艺时，可以采取介质层121的正面开口作为对准参考，在进行背面工艺时，可以采取介质层121和外延层130的交界面作为对准参考。
进一步地，在形成所述对准图形之后，还包括：
步骤S5：在所述半导体衬底100上外延半导体材料，形成器件层300，所述器件层300在所述对准图形上方留有开口310，作为后续工艺的对准标记，如图7所示。
此外，本发明还提供一种半导体器件，在形成过程中采用如前述的浅沟槽对准图形形成方法形成对准图形。在一种可选的实施方式中，该半导体器件可以为图像传感器。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一、第二等词语用来表示名称，而并不表示任何特定的顺序。
Claims (10)
1.一种浅沟槽对准图形形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成硬掩膜结构；
通过刻蚀工艺，在所述半导体衬底中同时形成第一沟槽和第二沟槽，所述第二沟槽的深度小于所述第一沟槽；
通过至少一次外延工艺，在所述第一沟槽和所述第二沟槽表面形成外延层，所述外延层封闭所述第一沟槽，但不封闭所述第二沟槽；
通过至少一种介质材料填充所述第二沟槽，形成对准图形。
2.如权利要求1所述的浅沟槽对准图形形成方法，其特征在于，所述在所述半导体衬底上形成硬掩膜结构以及所述通过刻蚀工艺，在所述半导体衬底中同时形成第一沟槽和第二沟槽，所述第二沟槽的深度小于所述第一沟槽包括：
在所述半导体衬底上形成第一硬掩模层；
根据预设的光刻图形，刻蚀所述第一硬掩模层，但不暴露所述半导体衬底；
在对应所述第二沟槽区域的所述第一硬掩模层表面形成第二硬掩模层；
根据预设的光刻图形，刻蚀对应所述第一沟槽区域的所述第一硬掩模层以及对应所述第二沟槽区域的第二硬掩模层，暴露对应所述第一沟槽区域的半导体衬底以及对应所述第二沟槽区域的第一硬掩模层；
继续刻蚀，形成所述第一沟槽和所述第二沟槽。
3.如权利要求2所述的浅沟槽对准图形形成方法，其特征在于，所述第一硬掩模层包括第一子掩模层和第二子掩模层，所述刻蚀所述第一硬掩模层，以所述第一子掩模层和第二子掩模层的交界面为停止界面。
4.如权利要求1所述的浅沟槽对准图形形成方法，其特征在于，在形成所述对准图形之后，还包括：
在所述半导体衬底上外延半导体材料，形成器件层，所述器件层在所述对准图形上方留有开口，作为后续工艺的对准标记。
5.如权利要求1所述的浅沟槽对准图形形成方法，其特征在于，所述半导体衬底用于形成图像传感器，所述第一沟槽用于形成所述图像传感器像素单元之间的隔离区域。
6.如权利要求5所述的浅沟槽对准图形形成方法，其特征在于，所述外延层至少包括与所述半导体衬底掺杂离子类型相反的子外延层，以形成所述像素单元的PN结结构。
7.如权利要求6所述的浅沟槽对准图形形成方法，其特征在于，所述通过至少一次外延工艺，在所述第一沟槽和所述第二沟槽表面形成外延层包括：
在所述第一沟槽侧壁表面外延低掺杂或本征半导体，形成所述外延层的第一子外延层；
在所述第一子外延层表面外延形成与所述半导体衬底掺杂离子类型相反的第二子外延层，以形成所述像素单元的PN结结构。
8.如权利要求5所述的浅沟槽对准图形形成方法，其特征在于，所述于所述第二沟槽内填充介质，形成对准图形包括：
在所述第二沟槽的外延层表面填充介质，形成介质层；
对所述介质层表面进行化学机械研磨；
通过湿法刻蚀工艺，去除所述硬掩模结构；
对所述半导体衬底上表面进行平整化处理。
9.如权利要求1所述的浅沟槽对准图形形成方法，其特征在于，所述硬掩模结构采用氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
10.一种半导体器件，其特征在于，在形成过程中采用如权利要求1~10的浅沟槽对准图形形成方法形成对准图形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111123280.1A CN115863366A (zh) | 2021-09-24 | 2021-09-24 | 一种浅沟槽对准图形形成方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111123280.1A CN115863366A (zh) | 2021-09-24 | 2021-09-24 | 一种浅沟槽对准图形形成方法及半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115863366A true CN115863366A (zh) | 2023-03-28 |
Family
ID=85653173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111123280.1A Pending CN115863366A (zh) | 2021-09-24 | 2021-09-24 | 一种浅沟槽对准图形形成方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115863366A (zh) |
-
2021
- 2021-09-24 CN CN202111123280.1A patent/CN115863366A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6991991B2 (en) | Method for preventing to form a spacer undercut in SEG pre-clean process | |
| US20200243582A1 (en) | Semiconductor structure and method of manufacturing the same | |
| JP2010503212A (ja) | シャロウ・トレンチ・アイソレーション角部の注入領域 | |
| US9768218B2 (en) | Self-aligned back side deep trench isolation structure | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| TWI613816B (zh) | 半導體裝置及其製造方法 | |
| US8729655B2 (en) | Etching narrow, tall dielectric isolation structures from a dielectric layer | |
| CN107425018B (zh) | 一种半导体器件的制造方法 | |
| US8338263B1 (en) | Etching narrow, tall dielectric isolation structures from a dielectric layer | |
| CN115863366A (zh) | 一种浅沟槽对准图形形成方法及半导体器件 | |
| CN107248495B (zh) | 一种高能离子注入工艺中形成高深宽比隔离的方法 | |
| CN109767986B (zh) | 半导体器件及其制造方法 | |
| KR100558201B1 (ko) | 포토 정렬키 및 포토 정렬키를 포함하는 반도체 소자 제조방법 | |
| CN114975490A (zh) | 一种图像传感器形成方法及图像传感器 | |
| JP5836581B2 (ja) | 固体撮像素子の製造方法 | |
| US20220320155A1 (en) | Semiconductor structure and method of manufacturing the same | |
| CN115863367A (zh) | 图像传感器及其形成方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| CN114823744A (zh) | 一种图像传感器形成方法及图像传感器 | |
| CN114823743A (zh) | 一种图像传感器形成方法及图像传感器 | |
| KR100700283B1 (ko) | 반도체소자의 소자분리용 트랜치 형성방법 | |
| CN114334822A (zh) | 半导体结构的形成方法 | |
| KR970009273B1 (ko) | 반도체소자의 필드산화막 제조방법 | |
| KR19990070373A (ko) | 반도체장치의 소자격리방법 | |
| CN117116750A (zh) | 一种沟槽器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |