CN103177957A - 避免金属尖角的方法 - Google Patents

避免金属尖角的方法 Download PDF

Info

Publication number
CN103177957A
CN103177957A CN2011104314413A CN201110431441A CN103177957A CN 103177957 A CN103177957 A CN 103177957A CN 2011104314413 A CN2011104314413 A CN 2011104314413A CN 201110431441 A CN201110431441 A CN 201110431441A CN 103177957 A CN103177957 A CN 103177957A
Authority
CN
China
Prior art keywords
film
oxide
etching
metal
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104314413A
Other languages
English (en)
Other versions
CN103177957B (zh
Inventor
郁新举
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110431441.3A priority Critical patent/CN103177957B/zh
Publication of CN103177957A publication Critical patent/CN103177957A/zh
Application granted granted Critical
Publication of CN103177957B publication Critical patent/CN103177957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种避免金属尖角的方法，包括步骤：1)在硅基板上成长若干层氧化膜；2)刻蚀形成沟槽形貌；3)成长金属连线；4)金属连线刻蚀。本发明通过将第二氧化膜或介质膜向两侧横向刻蚀，形成高低差形貌，将原来的沟槽拐角的地方分别向两侧扩大，进而避免了原来金属尖角出现的区域的形成，从而实现绝缘栅双极型晶体管器件中金属导线的无尖角化，保证没有金属尖端放电导致的器件失效问题。

Description

避免金属尖角的方法
技术领域
本发明涉及一种半导体领域中改善金属尖角的方法，特别是涉及一种避免金属尖角的方法。
背景技术
绝缘栅双极型晶体管(Insolated Gate Bipolar Transistor，IGBT)是由MOSFET和双极型晶体管复合而成的一种器件，其输入极为MOSFET，输出极为PNP晶体管，它综合了这两种器件的优点，既具有MOSFET器件驱动功率小和开关速度快的优点，又具有双极型器件饱和压降低而容量大的优点，因而，在现代电力电子技术中得到了越来越广泛的应用。
在IGBT的后续金属导线制作过程中，由于前层的沟槽的存在，导致金属导线在沟槽的边缘极容易形成尖角形貌，即在局部高低差的区域会形成一种很尖的角存在，如图1中标注7所示。这种尖角的存在，对产品后续耐高压性能方面会有极大影响，在高压下极容易造成尖端放电，从而导致器件失效。所以这种尖角必须要进行避免。
目前改善方法有进行关键尺寸的控制使其变大从而避过沟槽边缘区域，但是这种方法需要改变下面器件的设计，使其绕过金属导线覆盖的区域，因为在金属覆盖下会产生磁场进而对器件性能造成影响。
发明内容
本发明要解决的技术问题是提供一种避免金属尖角的方法，通过利用一次高选择比的湿法刻蚀在原来的高低差区域形成另外一个高低差，从而避开原来尖角可能出现的地方，进而去除形成尖角的可能性，从而解决了金属导线尖角导致的尖端放电问题。
为解决上述技术问题，本发明的避免金属尖角的方法，包括步骤：
(1)在硅基板上成长若干层氧化膜；
(2)刻蚀形成沟槽形貌；
(3)成长金属连线；
(4)金属连线刻蚀。
所述步骤(1)中，氧化膜包括：在硅基板上成长的若干层不同刻蚀速率的第一氧化膜、第二氧化膜或能实现第二氧化膜相同功能的介质膜；其中，这些不同速率可以通过氧化膜的不同的掺杂浓度(如3％～5％)、不同的成长温度(如300～700摄氏度)，以及不同的成长压力(如0-800Torr)等方式进行控制。
第一氧化膜的厚度为10000～40000埃，包括：成长温度为300～700摄氏度的掺杂浓度为3％～4％的亚常压磷掺杂氧化硅膜，或者若干层浓度范围为3％～4％的亚常压磷掺杂氧化膜或高密度等离子增强磷掺杂氧化膜叠加而成。
第二氧化膜，是在第一氧化膜上成长的、具有第一氧化膜对第二氧化膜选择比为1∶2左右的一层成长温度为300～700摄氏度、掺杂浓度为4％～5％的亚常压磷掺杂氧化膜，第二氧化膜的厚度为1000～10000埃。
能实现第二氧化膜相同功能的介质膜，是在湿法刻蚀下，具有较高的选择比的介质膜，厚度为1000～10000埃，包括：氮化膜，氮氧化膜。
所述步骤(2)中，采用湿法进行刻蚀；沟槽形貌要求最上面一层第二氧化膜或介质膜进行横向刻蚀，刻蚀量视金属导线设计关键尺寸，以及套刻状况而定。
所述步骤(3)中，金属连线的厚度取决于制程需求，如该步骤中，成长的方法可为：通过金属溅射方式，沉积一层厚度为1～5微米的金属连线。
所述步骤(4)中，采用干法或湿法，进行刻蚀，形成金属连线。
本发明利用在沟槽形成之后，采用高选择比的湿法刻蚀，将第二氧化膜或介质膜向两侧横向刻蚀，形成一种高低差的形貌，这样在不改变金属层光罩的前提下，将原来的沟槽拐角的地方分别向两侧扩大，进而避免了原来金属尖角出现的区域的形成，从而实现绝缘栅双极型晶体管器件中金属导线的无尖角化，保证没有金属尖端放电导致的器件失效问题。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是由于高低差导致的金属尖角示意图；
图2是本发明的绝缘栅双极型晶体管沟槽结构以及光刻图形化断面示意图；
图3是本发明的绝缘栅双极型晶体管沟槽形成后用高选择比湿法使最上面的一层第二氧化膜或介质膜横向刻蚀后的示意图；
图4是本发明的湿法横向刻蚀并去胶后的形貌示意图；
图5是本发明的金属沉积后的形貌示意图；
图6是本发明的金属层光刻图形形成后的侧面图；
图7是本发明的最终形成的金属形貌示意图。
图中附图标记说明如下：
1为金属连线
2为480℃生长的亚常压磷掺杂5％氧化硅膜
3为480℃生长的亚常压磷掺杂3.5％氧化硅膜
4为380℃生长的高密度等离子增强磷掺杂4％氧化硅
5为480℃生长的亚常压磷掺杂3％氧化硅膜
6为硅基板
7为金属尖角
8为沟槽的光刻图案
9是光刻图形
具体实施方式
本发明的在绝缘栅双极型晶体管制备中避免金属尖角的方法，包括步骤：
(1)在硅基板6上成长若干层氧化膜，具体步骤如下：
如图2所示，在硅基板6上面使用不同的掺杂浓度、成膜温度以及成膜方式，成长如下的氧化膜：
①先使用亚常压化学气相沉积的方式，在200Torr的压力下，沉积一层1微米的480℃生长的掺杂浓度为3％的亚常压磷掺杂氧化硅膜5(第一氧化膜)；
②在步骤①的基础上，使用高浓度等离子化学气相沉积的方式，在10mTorr的压力下，成长一层0.7微米的380℃生长的掺杂浓度为4％的高密度等离子增强磷掺杂氧化硅膜4(第一氧化膜)；
③在步骤②的基础上，采用亚常压化学气相沉积的方式，在200Torr的压力下，沉积一层1微米的480℃生长的掺杂浓度为3.5％的亚常压磷掺杂氧化硅膜3(第一氧化膜)；
④最后，再使用亚常压化学气相沉积的方式在200Torr的压力下，沉积一层0.7μm的480℃生长的掺杂浓度为5％的亚常压磷掺杂氧化硅膜2(第二氧化膜)。
在成长后的氧化膜基础上，涂覆一层厚度4微米的光刻胶，然后通过曝光的方式形成沟槽的光刻图案8；
(2)使用BOE药液或其他任何可以实现该功能的药液，进行湿法刻蚀，形成沟槽形貌(如图3所示)；
其中，沟槽形貌要求最上面一层第二氧化膜或介质膜进行横向刻蚀，刻蚀量视金属导线设计关键尺寸，以及套刻状况而定，本实施例中第二氧化膜的横向刻蚀量较第一氧化膜的横向刻蚀量大一微米左右；
在刻蚀过程中，由于480℃生长的掺杂浓度为5％亚常压磷掺杂氧化硅膜2与480℃生长的掺杂浓度为3.5％的亚常压磷掺杂氧化硅膜3有较高的选择比(如2∶1)，这样在刻蚀过程中，直接会产生如图3所示的形貌；
(3)光刻胶去除后(如图4所示)，通过金属溅射的方式，成长一层厚度为4微米的金属连线1(如图5所示)，涂上厚度为4微米的光刻胶，然后曝光，并形成光刻图形9(如图6所示)；
(4)采用干法刻蚀的方式，进行金属连线刻蚀，将光刻胶曝光区域的金属刻完，形成金属连线，结果如图7所示。
按照上述步骤进行操作，通过将480℃生长的掺杂浓度为5％的亚常压磷掺杂氧化硅膜2向两侧横向刻蚀，形成高低差形貌，使原来的沟槽拐角的地方分别向两侧扩大，避免了金属尖角7出现的区域的形成，实现了绝缘栅双极型晶体管器件中金属导线的无尖角化，解决了金属导线尖角导致的尖端放电问题，保证了器件的有效性。

Claims (7)

1.一种避免金属尖角的方法，其特征在于，包括步骤：
(1)在硅基板上成长若干层氧化膜；
(2)刻蚀形成沟槽形貌；
(3)成长金属连线；
(4)金属连线刻蚀。
2.如权利要求1所述的方法，其特征在于：所述步骤(1)中，氧化膜包括：在硅基板上成长的若干层不同刻蚀速率的第一氧化膜、第二氧化膜或能实现第二氧化膜相同功能的介质膜；
其中，不同刻蚀速率能通过氧化膜的掺杂浓度、成长温度以及成长压力进行控制；
所述第一氧化膜的厚度为10000～40000埃；
第二氧化膜，是在第一氧化膜上成长的，厚度为1000～10000埃；
能实现第二氧化膜相同功能的介质膜，厚度为1000～10000埃。
3.如权利要求2所述的方法，其特征在于：所述不同刻蚀速率，通过氧化膜的3％～5％的掺杂浓度、300～700摄氏度的成长温度，以及0-800Torr的成长压力进行控制。
4.如权利要求2所述的方法，其特征在于：所述第一氧化膜，包括：成长温度为300～700摄氏度的、掺杂浓度为3％～4％的亚常压磷掺杂氧化硅膜，或者若干层浓度范围为3％～4％的亚常压磷掺杂氧化膜或高密度等离子增强磷掺杂氧化膜叠加而成。
第二氧化膜，具有第一氧化膜对第二氧化膜选择比为1∶2的一层成长温度为300～700摄氏度、掺杂浓度为4％～5％的亚常压磷掺杂氧化膜；
能实现第二氧化膜相同功能的介质膜，包括：氮化膜、氮氧化膜。
5.如权利要求1所述的方法，其特征在于：所述步骤(2)中，采用湿法进行刻蚀；
其中，沟槽形貌要求最上面一层第二氧化膜或介质膜进行横向刻蚀。
6.如权利要求1所述的方法，其特征在于：所述步骤(3)中，成长的方法为：通过金属溅射的方式，沉积一层厚度为1～5微米的金属连线。
7.如权利要求1所述的方法，其特征在于：所述步骤(4)中，采用干法或湿法，进行刻蚀，形成金属连线。
CN201110431441.3A 2011-12-21 2011-12-21 避免金属尖角的方法 Active CN103177957B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110431441.3A CN103177957B (zh) 2011-12-21 2011-12-21 避免金属尖角的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110431441.3A CN103177957B (zh) 2011-12-21 2011-12-21 避免金属尖角的方法

Publications (2)

Publication Number Publication Date
CN103177957A true CN103177957A (zh) 2013-06-26
CN103177957B CN103177957B (zh) 2015-10-14

Family

ID=48637734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110431441.3A Active CN103177957B (zh) 2011-12-21 2011-12-21 避免金属尖角的方法

Country Status (1)

Country Link
CN (1) CN103177957B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347409A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104867828A (zh) * 2015-04-28 2015-08-26 厦门市三安集成电路有限公司 一种砷化镓基半导体器件的制作方法
CN107919271A (zh) * 2017-11-06 2018-04-17 上海华虹宏力半导体制造有限公司 沟槽外延的填充方法
CN110416076A (zh) * 2019-06-05 2019-11-05 福建省福联集成电路有限公司 一种改善金属线路断裂的方法及器件
CN112992659A (zh) * 2021-04-26 2021-06-18 度亘激光技术（苏州）有限公司 半导体结构的制备方法及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452814A (zh) * 2007-12-06 2009-06-10 上海华虹Nec电子有限公司 提高自对准接触孔击穿电压的方法和多晶硅栅极结构
CN102054737A (zh) * 2009-10-28 2011-05-11 上海华虹Nec电子有限公司 宽深沟槽介质填充的制作工艺方法
US20110207290A1 (en) * 2010-02-22 2011-08-25 Oki Semiconductor Co., Ltd. Semiconductor device fabrication method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452814A (zh) * 2007-12-06 2009-06-10 上海华虹Nec电子有限公司 提高自对准接触孔击穿电压的方法和多晶硅栅极结构
CN102054737A (zh) * 2009-10-28 2011-05-11 上海华虹Nec电子有限公司 宽深沟槽介质填充的制作工艺方法
US20110207290A1 (en) * 2010-02-22 2011-08-25 Oki Semiconductor Co., Ltd. Semiconductor device fabrication method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347409A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104347409B (zh) * 2013-07-24 2017-11-28 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104867828A (zh) * 2015-04-28 2015-08-26 厦门市三安集成电路有限公司 一种砷化镓基半导体器件的制作方法
CN104867828B (zh) * 2015-04-28 2018-03-09 厦门市三安集成电路有限公司 一种砷化镓基半导体器件的制作方法
CN107919271A (zh) * 2017-11-06 2018-04-17 上海华虹宏力半导体制造有限公司 沟槽外延的填充方法
CN107919271B (zh) * 2017-11-06 2020-04-14 上海华虹宏力半导体制造有限公司 沟槽外延的填充方法
CN110416076A (zh) * 2019-06-05 2019-11-05 福建省福联集成电路有限公司 一种改善金属线路断裂的方法及器件
CN110416076B (zh) * 2019-06-05 2021-11-12 福建省福联集成电路有限公司 一种改善金属线路断裂的方法及器件
CN112992659A (zh) * 2021-04-26 2021-06-18 度亘激光技术（苏州）有限公司 半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
CN103177957B (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN103177957A (zh) 避免金属尖角的方法
CN103632948B (zh) 一种半导体器件及其制造方法
CN104282542B (zh) 解决超级结产品保护环场氧侧壁多晶硅残留的方法
CN103887335B (zh) 一种提升频率特性的赝配高电子迁移率晶体管的制作方法
CN104103523A (zh) 一种带u形沟槽的功率器件的制造方法
JP2022167848A (ja) 窒化ガリウムデバイス、スイッチングパワートランジスタ、駆動回路、及び窒化ガリウムデバイス製造方法
CN103633123B (zh) 一种纳米线衬底结构及其制备方法
CN104882436B (zh) 两次外延工艺中光刻对准标记的制作方法
CN102184868B (zh) 提高沟槽栅顶角栅氧可靠性的方法
CN105470137A (zh) 一种鳍片刻蚀方法
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
US11069725B2 (en) Display substrate and method of preparing the same, and display device
TW201448226A (zh) 在溝槽內形成多晶矽的方法
CN108091611A (zh) 半导体装置及其制造方法
CN104637799B (zh) 全自对准高密度沟槽栅场效应半导体器件制造方法
CN105225946A (zh) 逆导型igbt结构及其形成方法
CN111415907B (zh) 非晶硅结构的制造方法
CN102891135A (zh) 一种半导体器件及其形成方法
CN103137487B (zh) 深沟槽拐角钝化改善的方法
CN105140273B (zh) 一种半导体器件的栅极结构及其制造方法
CN107068567B (zh) 一种射频vdmos晶体管的金属栅与场板结构及其制备方法
CN103531476A (zh) 半导体器件制造方法
JP2018526836A (ja) Ｔｆｔデバイスおよび製造方法
CN104008975A (zh) 一种沟槽型功率mos晶体管的制造方法
CN104779273A (zh) Cmos器件的栅极结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140110

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140110

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant