CN105470137A - 一种鳍片刻蚀方法 - Google Patents

一种鳍片刻蚀方法 Download PDF

Info

Publication number
CN105470137A
CN105470137A CN201410465495.5A CN201410465495A CN105470137A CN 105470137 A CN105470137 A CN 105470137A CN 201410465495 A CN201410465495 A CN 201410465495A CN 105470137 A CN105470137 A CN 105470137A
Authority
CN
China
Prior art keywords
side wall
layer
separator
fin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410465495.5A
Other languages
English (en)
Inventor
王防防
钟汇才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410465495.5A priority Critical patent/CN105470137A/zh
Publication of CN105470137A publication Critical patent/CN105470137A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种鳍片刻蚀方法,包括:a.提供衬底;b.在所述衬底上依次淀积第一牺牲层,将所述第一牺牲层进行图形化形成第一侧墙;c.在所述衬底上形成第二牺牲层,所述第二牺牲层覆盖所述第一侧墙;d.将步骤b中图形化时所采用的光刻板沿鳍片宽度方向平行移动,移动距离等于鳍片间距的一半;e.以步骤d中固定的光刻板为掩膜,将所述第二牺牲层进行图形化,形成第二侧墙;f.以上述第一、第二侧墙为掩膜对衬底进行刻蚀,形成鳍片。本发明提供了一种鳍片刻蚀方法,突破了光刻关键尺寸限制,能够在现有工艺条件下以简单的操作增大IC芯片的集成度。

Description

一种鳍片刻蚀方法
技术领域
本发明涉及一种半导体器件制造方法,具体地,涉及一种FinFET制造方法。
技术背景
随着半导体产业的发展大尺寸、细线宽、高精度、高效率、低成本成为IC产品发展的趋势,而随着集成度的提高,芯片制造中最关键的制造工艺光刻技术也面临着愈来愈多的难题。为了降低成本,我们希望能在单位面积内集成尽可能多的晶体管,从而减小芯片面积。也就是说,如何在现有光刻工艺趋近其分辨力极限的情况下制造出密集的FIN成为FINFET继续缩小面临的问题。
受光刻设备限制,光刻尺寸传统制备FIN的方法有电子束光刻法和侧墙转移法,这些方法都会遇到光刻分辨力的极限问题,使FINPitch受到光刻最小尺寸的限制。
发明内容
本发明提供了一种鳍片刻蚀方法,突破了光刻关键尺寸限制,能够在现有工艺条件下以简单的操作增大IC芯片的集成度。具体的,该方法包括:
a.提供衬底;
b.在所述衬底上依次淀积第一牺牲层,将所述第一牺牲层进行图形化形成第一侧墙;
c.在所述衬底上形成第二牺牲层,所述第二牺牲层覆盖所述第一侧墙;
d.将步骤b中图形化时所采用的光刻板沿鳍片宽度方向平行移动,移动距离等于鳍片间距的一半;
e.以步骤d中固定的光刻板为掩膜,将所述第二牺牲层进行图形化,形成第二侧墙;
f.以上述第一、第二侧墙为掩膜对衬底进行刻蚀,形成鳍片。
其中,形成所述第一侧墙的方法包括以下步骤:
在所述衬底上形成第一隔离层;
在所述第一隔离层上形成第一材料层;
在所述第一材料层上形成第一掩膜层并进行刻蚀,将所述第一材料层图形化;
在所述第一材料层两侧形成第一侧墙;
去除所述第一材料层。
其中,形成所述第一隔离层的材料为氧化硅,其厚度为10~40nm;形成所述第一材料层的材料为a-Si,其厚度为80~200nm;形成所述第一掩膜层的材料为氮化硅,其厚度为20~50nm;形成所述第一侧墙的材料为氮化硅,其高度与第一填充层的高度相等,其厚度与鳍片的厚度相同。
其中,在步骤c之前,还包括步骤g:在所述衬底上淀积氧化硅并进行化学机械抛光,形成第二隔离层,所述第二隔离层覆盖所述第一侧墙;所述第二隔离层的材料与第一隔离层相同,其表面与所述第一侧墙的距离大于20nm。
其中,所述第二侧墙的形成方法包括以下步骤:
在所述第二隔离层上形成第二材料层;
在所述第二材料层上形成第二掩膜层并进行刻蚀,将所述第二材料层图形化;
在所述第二材料层两侧形成第二侧墙;
去除所述第二材料层;
进行以第一、第二侧墙为掩膜对第二隔离层进行刻蚀,露出衬底表面。
其中,所形成所述第二材料层的材料为a-Si,其厚度为80~200nm;所形成所述第二掩膜层的材料为氮化硅,其厚度为20~50nm;形成所述第二侧墙的材料为氮化硅,其高度与第二填充层的高度相等,其厚度与鳍片的厚度相同。
本发明提供的鳍片制作方法,与侧墙转移法相结合,采用光刻板移位的方法进行嵌套光刻,在二次光刻时通过控制光刻板的移动距离实现二次套刻,有效的突破了光刻设备的最小光刻尺寸,在不需要改进光刻设备,或者通过其他方法提高光刻分辨率的情况下,有效的将最小光刻尺寸缩小了二分之一,使得鳍片间距在现有生产方法的基础上缩小了一倍,提高了FIN的集成度。
附图说明
图1为刻蚀完成后芯片的俯视图;
图2和图3分别为图1中芯片沿X-X’方向和Y-Y’方向的剖面图;
图4~图23示意性地示出形成根据本发明的制造半导体鳍片的方法各阶段半导体结构的剖面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施例作详细描述。
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
本发明提供了一种鳍片刻蚀方法,突破了光刻关键尺寸限制,能够在现有工艺条件下以简单的操作增大IC芯片的集成度。具体的,该方法包括:
a.提供衬底100;
b.在所述衬底100上依次淀积第一牺牲层,将所述第一牺牲层进行图形化形成第一侧墙500;
c.在所述衬底100上形成第二牺牲层,所述第二牺牲层覆盖所述第一侧墙500;
d.将步骤b中图形化时所采用的光刻板沿鳍片宽度方向平行移动,移动距离等于鳍片间距的一半;
e.以步骤d中固定的光刻板为掩膜,将所述第二牺牲层进行图形化,形成第二侧墙900;
f.以上述第一、第二侧墙500、900为掩膜对衬底进行刻蚀,形成鳍片110。其中,形成所述第一侧墙500的方法包括以下步骤:
在所述衬底100上形成第一隔离层200;
在所述第一隔离层200上形成第一材料层300;
在所述第一材料层300上形成第一掩膜层400并进行刻蚀,将所述第一材料层300图形化;
在所述第一材料层300两侧形成第一侧墙500;
去除所述第一材料层300。
其中,形成所述第一隔离层200的材料为氧化硅,其厚度为10~40nm;形成所述第一材料层300的材料为a-Si,其厚度为80~200nm;形成所述第一掩膜层400的材料为氮化硅,其厚度为20~50nm;形成所述第一侧墙500的材料为氮化硅,其高度与第一填充层300的高度相等,其厚度与鳍片110的厚度相同。
其中,在步骤c之前,还包括步骤g:在所述衬底100上淀积氧化硅并进行化学机械抛光,形成第二隔离层600,所述第二隔离层600覆盖所述第一侧墙500;所述第二隔离层600的材料与第一隔离层相同,其表面与所述第一侧墙500的距离大于20nm。
其中,所述第二侧墙900的形成方法包括以下步骤:
在所述第二隔离层600上形成第二材料层700;
在所述第二材料层700上形成第二掩膜层800并进行刻蚀,将所述第二材料层700图形化;
在所述第二材料层700两侧形成第二侧墙900;
去除所述第二材料层700;
进行以第一、第二侧墙500、900为掩膜对第二隔离层600进行刻蚀,露出衬底100表面。
其中,所形成所述第二材料层700的材料为a-Si,其厚度为80~200nm;所形成所述第二掩膜层800的材料为氮化硅,其厚度为20~50nm;形成所述第二侧墙900的材料为氮化硅,其高度与第二填充层700的高度相等,其厚度与鳍片110的厚度相同。
以下将参照附图更详细地描述本实发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
应当理解,在描述器件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将器件翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形,本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。
在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。例如,衬底和鳍片的半导体材料可以选自IV族半导体,如Si或Ge,或III-V族半导体,如GaAs、InP、GaN、SiC,或上述半导体材料的叠层。参见图4,使出了本发明中的第一衬底100。所述第一衬底材料为半导体材料,可以是硅,锗,砷化镓等;也可以为SOI衬底。在本实施例中,所用衬底为硅衬底。
接下来,在所述衬底100上依次淀积第一牺牲层,所述第一牺牲层由不同的材料依次淀积形成,并在所述牺牲层上进行相应的曝光、显影、刻蚀等图形化步骤,形成第一侧墙500。具体的,该过程包括以下步骤:
步骤1:如图5所示,在所述衬底100上形成第一隔离层200;其中,形成所述第一隔离层200的材料为氧化硅。第一隔离层的作用在于保护衬底100表面,避免在接下来的工艺中在硅衬底100表面形成缺陷和损伤。具体的,通过等离子体增强化学气相沉积在硅衬底上覆盖一层SiO2层;其厚度为10~40nm,在本实施例中,其厚度为25nm。
步骤2:如图6所示,在所述第一隔离层200上形成第一材料层300。第一材料层300用来隔离侧墙,控制侧墙之间的距离,也就是鳍片间距。形成所述第一材料层300的材料为a-Si,其厚度为80~200nm;其长度等于最终需要的鳍片间距。本实施例中,采用低压化学气相沉积在SiO2层上覆盖一层a-Si层。
步骤3:如图7所示,通过等离子体增强化学气相沉积在a-Si层上形成第一掩膜层400,即下一步中刻蚀第一材料层300的掩膜板;形成所述第一掩膜层400的材料为氮化硅,其厚度为20~50nm。接下来,如图8所示,通过光刻和氮化硅刻蚀,在氮化硅硬掩膜上定义Double-FIN包围区,第一掩膜层400被刻蚀掉的区域露出a-Si层。
步骤4:如图9所示,在第一掩膜层400的掩蔽下,刻蚀a-Si层300,露出SiO2层,具体的刻蚀方法为各向异性等离子体刻蚀;接下来,如图10所示,采用磷酸溶液去除a-Si上的第一掩膜层400,使第一隔离层200上方只保留作为隔离材料的第一材料层300。
步骤5:通过等离子体增强化学气相沉积在a-Si层和露出的SiO2层上覆盖一层氮化硅,使氮化硅层均匀的覆盖衬底100和第一材料层300,如图11所示;接下来,通过氮化硅刻蚀在a-Si周围形成氮化硅侧墙500,氮化硅硬掩膜被刻蚀掉的区域露出第一材料层300和SiO2层,如图12所示。
步骤6:采用湿法腐蚀去除第一材料层300,得到第一侧墙500,如图13所示。
接下来,在制作好第一侧墙500的衬底上形成第二侧墙,进行嵌套刻蚀。
首先,如图14所示,在所述衬底100上通过化学气相沉积在第一侧墙500和衬底100表面上覆盖一层SiO2,使其包裹第一侧墙500;之后对SiO2进行化学机械抛光,形成第二隔离层600,所述第二隔离层600覆盖所述第一侧墙500,如图15所示;所述第二隔离层600的材料与第一隔离层相同,其表面与所述第一侧墙500的距离大于20nm。
接下来,在第二隔离层600表面上依次淀积第二牺牲层,所述第二牺牲层由不同的材料依次淀积形成,并在所述牺牲层上进行相应的曝光、显影、刻蚀等图形化步骤,形成第二侧墙900。具体的,该过程包括以下步骤:
步骤1:在所述第二隔离层600上形成第二材料层700。第二材料层700用来隔离侧墙,控制侧墙之间的距离,也就是鳍片间距。形成所述第二材料层700的材料为a-Si,其厚度为80~200nm;其长度等于最终需要的鳍片间距。本实施例中,采用低压化学气相沉积在SiO2层上覆盖一层a-Si层。接下来,通过等离子体增强化学气相沉积在a-Si层上形成第二掩膜层800,即下一步中刻蚀第二材料层700的掩膜板;形成所述第二掩膜层800的材料为氮化硅,其厚度为20~50nm,如图16所示。接下来,如图17所示,通过光刻和氮化硅刻蚀,在第二掩膜层800上定义Double-FIN包围区,第二掩膜层800被刻蚀掉的区域露出a-Si层。
步骤2:如图18所示,在第二掩膜层800的掩蔽下,刻蚀a-Si层700,露出SiO2层,具体的刻蚀方法为各向异性等离子体刻蚀;接下来,采用磷酸溶液去除a-Si上的第二掩膜层800,使第二隔离层600上方只保留作为隔离材料的第二材料层700,接下来通过等离子体增强化学气相沉积在a-Si层和露出的SiO2层上覆盖一层氮化硅,使氮化硅层均匀的覆盖第二隔离层600和第二材料层700,如图19所示。
步骤3:沿鳍宽的方向平行移动光刻板,移动二分之一FINPitch的距离;通过在光刻掩膜板上画两个相同的对准标记,两个对准标记之间的距离为1/2FINPitch,两次光刻分别用不同的对准标记和前次曝光过得的基片进行对准。接下来,通过氮化硅刻蚀在a-Si周围形成第二侧墙900,氮化硅硬掩膜被刻蚀掉的区域露出第二材料层700和SiO2层,如图20所示。
步骤4:采用湿法腐蚀去除第二材料层700,得到第二侧墙900,如图21所示。
第二侧墙900形成之后,在两次嵌套刻蚀形成的第一、第二侧墙500、900的掩蔽下,刻蚀SiO2层,露出硅衬底,得到氮化硅和SiO2的鳍状结构,如图22所示。
以所述鳍状结构为掩膜,经过投影,曝光,显影,刻蚀等常规工艺对所述衬底100进行刻蚀,形成鳍片110,所述刻蚀方法可以是干法刻蚀或干法/湿法刻蚀。最后,采用湿法腐蚀去除第一、第二侧墙500、900以及侧墙下方的第二隔离层600,得到所需要的鳍片110,如图23所示。最终完成刻蚀的芯片俯视图如图1所示,,其沿X-X’方向和Y-Y’方向的剖面图分别如土和图3所示。
本发明提供的鳍片制作方法,与侧墙转移法相结合,采用光刻板移位的方法进行嵌套光刻,在二次光刻时通过控制光刻板的移动距离实现二次套刻,有效的突破了光刻设备的最小光刻尺寸,在不需要改进光刻设备,或者通过其他方法提高光刻分辨率的情况下,有效的将最小光刻尺寸缩小了二分之一,使得鳍片间距在现有生产方法的基础上缩小了一倍,提高了FIN的集成度。
虽然关于示例实施例及其优点已经详细说明,应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下,可以对这些实施例进行各种变化、替换和修改。对于其他例子,本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时,工艺步骤的次序可以变化。
此外,本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容,作为本领域的普通技术人员将容易地理解,对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤,其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本发明可以对它们进行应用。因此,本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (12)

1.一种鳍片刻蚀方法,包括:
a.提供衬底(100);
b.在所述衬底(100)上依次淀积第一牺牲层,将所述第一牺牲层进行图形化形成第一侧墙(500);
c.在所述衬底(100)上形成第二牺牲层,所述第二牺牲层覆盖所述第一侧墙(500);
d.将步骤b中图形化时所采用的光刻板沿鳍片宽度方向平行移动,移动距离等于鳍片间距的一半;
e.以步骤d中固定的光刻板为掩膜,将所述第二牺牲层进行图形化,形成第二侧墙(900);
f.以上述第一、第二侧墙(500、900)为掩膜对衬底进行刻蚀,形成鳍片(110)。
2.根据权利要求1所述的制造方法,其特征在于,形成所述第一侧墙(500)的方法包括以下步骤:
在所述衬底(100)上形成第一隔离层(200);
在所述第一隔离层(200)上形成第一材料层(300);
在所述第一材料层(300)上形成第一掩膜层(400)并进行刻蚀,将所述第一材料层(300)图形化;
在所述第一材料层(300)两侧形成第一侧墙(500);
去除所述第一材料层(300)。
3.根据权利要求2所述的制造方法,其特征在于,形成所述第一隔离层(200)的材料为氧化硅,其厚度为10~40nm。
4.根据权利要求2所述的制造方法,其特征在于,形成所述第一材料层(300)的材料为a-Si,其厚度为80~200nm。
5.根据权利要求2所述的制造方法,其特征在于,形成所述第一掩膜层(400)的材料为氮化硅,其厚度为20~50nm。
6.根据权利要求2所述的制造方法,其特征在于,形成所述第一侧墙(500)的材料为氮化硅,其高度与第一填充层(300)的高度相等,其厚度与鳍片(110)的厚度相同。
7.根据权利要求1所述的制造方法,其特征在于,在步骤c之前,还包括步骤g:在所述衬底(100)上淀积氧化硅并进行化学机械抛光,形成第二隔离层(600),所述第二隔离层(600)覆盖所述第一侧墙(500)。
8.根据权利要求7所述的制造方法,其特征在于,所述第二隔离层(600)的材料与第一隔离层相同,其表面与所述第一侧墙(500)的距离大于20nm。
9.根据权利要求1所述的制造方法,其特征在于,形成所述第二侧墙(900)的方法包括以下步骤:
在所述第二隔离层(600)上形成第二材料层(700);
在所述第二材料层(700)上形成第二掩膜层(800)并进行刻蚀,将所述第二材料层(700)图形化;
在所述第二材料层(700)两侧形成第二侧墙(900);
去除所述第二材料层(700);
进行以第一、第二侧墙(500、900)为掩膜对第二隔离层(600)进行刻蚀,露出衬底(100)表面。
10.根据权利要求9所述的制造方法,其特征在于,所形成所述第二材料层(700)的材料为a-Si,其厚度为80~200nm。
11.根据权利要求9所述的制造方法,其特征在于,所形成所述第二掩膜层(800)的材料为氮化硅,其厚度为20~50nm。
12.根据权利要求9所述的制造方法,其特征在于,形成所述第二侧墙(900)的材料为氮化硅,其高度与第二填充层(700)的高度相等,其厚度与鳍片(110)的厚度相同。
CN201410465495.5A 2014-09-12 2014-09-12 一种鳍片刻蚀方法 Pending CN105470137A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410465495.5A CN105470137A (zh) 2014-09-12 2014-09-12 一种鳍片刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410465495.5A CN105470137A (zh) 2014-09-12 2014-09-12 一种鳍片刻蚀方法

Publications (1)

Publication Number Publication Date
CN105470137A true CN105470137A (zh) 2016-04-06

Family

ID=55607713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410465495.5A Pending CN105470137A (zh) 2014-09-12 2014-09-12 一种鳍片刻蚀方法

Country Status (1)

Country Link
CN (1) CN105470137A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231584A (zh) * 2017-12-14 2018-06-29 中国科学院微电子研究所 环栅纳米线场效应晶体管及其制备方法
CN108258048A (zh) * 2017-12-14 2018-07-06 中国科学院微电子研究所 隧穿场效应晶体管及其制备方法
CN108288646A (zh) * 2017-12-14 2018-07-17 中国科学院微电子研究所 鳍型场效应晶体管及其制备方法
CN108288642A (zh) * 2017-12-14 2018-07-17 中国科学院微电子研究所 隧穿场效应晶体管及其制备方法
CN108565218A (zh) * 2017-12-14 2018-09-21 中国科学院微电子研究所 环栅纳米线场效应晶体管及其制备方法
CN112462452A (zh) * 2020-10-27 2021-03-09 中国科学院微电子研究所 制作光子晶体的方法及光子晶体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1805124A (zh) * 2005-01-13 2006-07-19 国际商业机器公司 鳍型场效应晶体管的制造方法
CN101079434A (zh) * 2007-06-12 2007-11-28 北京大学 三维双鳍型沟道双栅多功能场效应晶体管及其制备方法
US20120202350A1 (en) * 2005-06-02 2012-08-09 Micron Technology, Inc. Method for positioning spacers in pitch multiplication
CN103227152A (zh) * 2012-01-26 2013-07-31 格罗方德半导体公司 利用侧壁图像转移技术形成sram装置的方法
CN103311123A (zh) * 2012-03-14 2013-09-18 中国科学院微电子研究所 半导体器件制造方法
US20140159164A1 (en) * 2012-12-10 2014-06-12 Globalfoundries Inc. Double sidewall image transfer process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1805124A (zh) * 2005-01-13 2006-07-19 国际商业机器公司 鳍型场效应晶体管的制造方法
US20120202350A1 (en) * 2005-06-02 2012-08-09 Micron Technology, Inc. Method for positioning spacers in pitch multiplication
CN101079434A (zh) * 2007-06-12 2007-11-28 北京大学 三维双鳍型沟道双栅多功能场效应晶体管及其制备方法
CN103227152A (zh) * 2012-01-26 2013-07-31 格罗方德半导体公司 利用侧壁图像转移技术形成sram装置的方法
CN103311123A (zh) * 2012-03-14 2013-09-18 中国科学院微电子研究所 半导体器件制造方法
US20140159164A1 (en) * 2012-12-10 2014-06-12 Globalfoundries Inc. Double sidewall image transfer process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231584A (zh) * 2017-12-14 2018-06-29 中国科学院微电子研究所 环栅纳米线场效应晶体管及其制备方法
CN108258048A (zh) * 2017-12-14 2018-07-06 中国科学院微电子研究所 隧穿场效应晶体管及其制备方法
CN108288646A (zh) * 2017-12-14 2018-07-17 中国科学院微电子研究所 鳍型场效应晶体管及其制备方法
CN108288642A (zh) * 2017-12-14 2018-07-17 中国科学院微电子研究所 隧穿场效应晶体管及其制备方法
CN108565218A (zh) * 2017-12-14 2018-09-21 中国科学院微电子研究所 环栅纳米线场效应晶体管及其制备方法
CN112462452A (zh) * 2020-10-27 2021-03-09 中国科学院微电子研究所 制作光子晶体的方法及光子晶体

Similar Documents

Publication Publication Date Title
US11469144B2 (en) Semiconductor arrangement with fin features having different heights
US8822343B2 (en) Enhanced FinFET process overlay mark
CN105470137A (zh) 一种鳍片刻蚀方法
KR101670556B1 (ko) 집적 회로 패터닝 방법
US9379017B1 (en) Method of forming a semiconductor structure including a plurality of fins and an alignment/overlay mark
US8975675B2 (en) Locally isolated protected bulk FinFET semiconductor device
CN104347371B (zh) 半导体结构的形成方法
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
CN104425214A (zh) 集成电路布局以及具有双重图案的方法
CN102969353A (zh) 多鳍片器件及其制造方法
US20180138129A1 (en) Multi-height semiconductor structures
CN105826193A (zh) 半导体器件的形成方法
CN104425225A (zh) 三重图形的形成方法
US20150035064A1 (en) Inverse side-wall image transfer
CN108666207B (zh) 制作半导体元件的方法
US8969205B2 (en) Double patterning via triangular shaped sidewall spacers
US20160260636A1 (en) Method for fabricating semiconductor device
US10043675B2 (en) Semiconductor device and method for fabricating the same
CN104078329A (zh) 自对准多重图形的形成方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
KR20090047001A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성방법
CN104078330A (zh) 自对准三重图形的形成方法
CN104425371B (zh) 半导体结构的形成方法
CN105789049A (zh) 图案化鳍式场效应晶体管(finfet)器件的多个部件的方法
CN105439081A (zh) Mems器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160406

RJ01 Rejection of invention patent application after publication