CN101079434A - 三维双鳍型沟道双栅多功能场效应晶体管及其制备方法 - Google Patents
三维双鳍型沟道双栅多功能场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN101079434A CN101079434A CN 200710118823 CN200710118823A CN101079434A CN 101079434 A CN101079434 A CN 101079434A CN 200710118823 CN200710118823 CN 200710118823 CN 200710118823 A CN200710118823 A CN 200710118823A CN 101079434 A CN101079434 A CN 101079434A
- Authority
- CN
- China
- Prior art keywords
- double
- silicon
- layer
- source
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 18
- 230000009977 dual effect Effects 0.000 title claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 68
- 239000010703 silicon Substances 0.000 claims abstract description 68
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 64
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 58
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000002360 preparation method Methods 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 142
- 239000000377 silicon dioxide Substances 0.000 claims description 72
- 235000012239 silicon dioxide Nutrition 0.000 claims description 70
- 238000005530 etching Methods 0.000 claims description 38
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims 5
- 230000004888 barrier function Effects 0.000 claims 3
- 206010021143 Hypoxia Diseases 0.000 claims 2
- 208000018875 hypoxemia Diseases 0.000 claims 2
- 239000012190 activator Substances 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 27
- 230000000903 blocking effect Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000005641 tunneling Effects 0.000 description 11
- 230000010354 integration Effects 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 9
- 239000002784 hot electron Substances 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种三维双鳍型沟道双栅多功能场效应晶体管及其制备方法，该场效应晶体管基于双SOI衬底，上下两层硅膜的沟道的截面各有两个相同的长方形的鳍型Fin，上层的双鳍型沟道与其对应的下层的双鳍型沟道自对准、且宽度相同；每个双鳍型沟道的外侧为栅氧和共同的前栅，内侧为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和共同的背栅，形成双栅结构；上层的双鳍型沟道的两端连接上层的共同的n+源和n+漏，下层的双鳍型沟道的两端连接下层的共同的p+源和p+漏；前栅和背栅自对准、对上下两层的源和漏的覆盖很小；上层n+源和下层p+源连接不同的电极，上层n+漏和下层n+漏连接同一电极。本发明的场效应晶体管具有高性能nMOSFET、pMOSFET和CMOS逻辑器件功能。
Description
技术领域
本发明属于超大规模集成电路(ULSI)中的金属氧化物半导体场效应晶体管(MetalOxide Semiconductor Field Effect Transistor-MOSFET)技术领域，具体涉及一种三维双鳍型沟道双栅多功能场效应晶体管及其制备方法。
背景技术
随着超大规模集成电路的广泛应用和高速发展，基于MOSFET，系统芯片(System OnChip-SOC)技术越来越引起人们的极大的兴趣。系统芯片就是将整个系统集成在一个或尽量少的几个集成电路芯片上，每个芯片由原来的单一功能、变成现在可以集成两种或多种的功能。SOC技术可以克服多芯片的板级集成出现的各种问题(如芯片之间的延时、印刷电路板的可靠性)，在提高系统性能、降低功耗、易于组装方面具有突出优势。
SOC技术的发展需要同时集成多种不同功能的器件单元或者模块在同一个芯片上，譬如一种适于高性能应用的SOC技术可能需要集成：基于SOI衬底的高性能MOSFET逻辑器件、以及基于体硅衬底MOSFET结构的快闪存储器(Flash Memory，可简称闪存)和DRAM(动态随机访问存储器)，分别如图1(a)、(b)和(c)所示。但是，由于这三种器件结构的差别较大，在同一芯片上实现这些器件需要增加较多的制备工艺，将导致成品率变差、成本增加。同时，版图面积相对于各独立芯片上的版图面积之和，并没有优势。因此现有的SOC技术虽然提高了系统性能，却没有增加集成密度、增加了单位芯片面积的成本。
针对这一点，基于MOSFET，从器件结构及其制备方法出发，人们提出了适于SOC应用的多功能器件(multi-functional device)的概念，采用新型结构的器件，在同一个器件上实现多种功能。如文献1(C.Oh，S.Kim，N.Kim，et al.，“A Novel Multi-FunctionalSilicon-On-ONO(SOONO)MOSFETs for SoC applications：Electrical Characterization forHigh Performance Transistor and Embeded Memory Applications”，in Proc.of VLSI Dig.Tech.，p.16，2006)所示，基于MOSFET，提出了可以实现逻辑器件、闪存、DRAM三种器件功能的多功能场效应晶体管，如图2所示。由于这种多功能场效应晶体管可以同时具备逻辑器件和闪存两种器件功能、或以无电容MOSFET结构实现DRAM器件功能，因此可以提高将近一倍的集成密度，可以显著减小单位芯片面积的成本。这种多功能器件在SOC技术应用中有着广阔的前景。
文献1所示的一种SOONO结构MOSFET多功能器件，相当于一种平面双栅器件。可以具备如下三种功能。(1)高性能MOSFET逻辑器件的功能，由源、漏、沟道、栅氧和前栅(FG)构成器件，工作电压1.0V～1.2V(伏特)，背栅(BG)当作衬底电极为0V。(2)快闪存储器的功能，由源、漏、沟道、背栅和背栅ONO堆栈结构(包括隧穿氧化层、氮化硅陷阱层、阻挡氧化层)构成器件，前栅当作衬底电极为0V；源0V，漏3V，背栅6V，以沟道热电子注入编程；漏3V，背栅-4V，以带带隧穿热空穴注入实现擦除；源加小电压，漏0V，反向读取。(3)DRAM的功能，由源、漏、沟道、栅氧和前栅构成器件，背栅加负电压；前栅1V、漏加较高电压2V，热电子在沟道的漏端发生碰撞离化，产生的空穴在沟道背面积累，存储”1”；前栅1V，漏加负偏压，空穴被扫入漏，存储”0”；读取时，漏0.2V。这种无电容式DRAM，相比于常规1T1C(一个场效应晶体管加上一个电容)的DRAM，结构简单、等比例缩小能力强、与MOSFET工艺完全兼容。
但是，文献1所示的这种SOONO结构MOSFET多功能器件，基于平面双栅器件，存在如下问题：(1)由于器件结构和制备工艺引起的背栅ONO堆栈结构太厚(分别为1.4nm、42nm、1.4nm，总厚度达到约45nm)，使得阈值窗口小(2.5V)、编程/擦除时的背栅电压较高(达到6V/-4V)、编程/擦除时间较长(达到0.5ms/0.5ms)、应用薄隧穿氧化层(1.4nm)使得保持特性变差、同时太厚的氮化硅陷阱层使得注入电荷的再分布影响到器件的可靠性；(2)背栅完全覆盖沟道和源、漏，在擦除时的带带隧穿热空穴会注入到背栅与漏的覆盖区域，影响到器件的直流特性和可靠性。
同时，文献1所示的这种SOONO结构MOSFET多功能器件，基于平面双栅器件，其集成密度仍然有待于进一步提高；这种器件结构，在高密度、三维集成的系统芯片(SOC)的应用中也将受到限制。
发明内容
针对上述文献1的SOONO结构多功能MOSFET的问题，为了实现优化的多功能器件特性、提高集成密度，本发明从器件结构方面提出创新，提出了一种三维双鳍型沟道双栅多功能场效应晶体管及其制备方法。
一种三维双鳍型沟道双栅多功能场效应晶体管及其制备方法，该场效应晶体管基于双SOI衬底(D-SOI)，双SOI衬底的背面硅的上面是埋氧层，埋氧层的上面有上下两层硅膜—顶层硅膜和底层硅膜，两层硅膜的中间是二氧化硅隔离层；上下两层硅膜的沟道的截面(沿着沟道的垂直方向的剖面)各有两个相同的长方形的鳍型Fin，是一种三维双鳍型沟道，也可称为两层双鳍型沟道；上层的双鳍型沟道与其对应的下层的双鳍型沟道自对准、且宽度相同；每个双鳍型沟道的外侧为栅氧和共同的前栅(多晶硅或金属材料)，内侧为背栅ONO堆栈结构和共同的背栅(多晶硅或金属材料)，形成双栅结构；背栅ONO堆栈结构包括隧穿氧化层、作为电荷存储层的氮化硅陷阱层、阻挡氧化层三层；上层的双鳍型沟道的两端连接上层的共同的源和漏，下层的双鳍型沟道的两端连接下层的共同的源和漏；前栅和背栅自对准、对上下两层的源和漏的覆盖很小；上层的源和下层的源连接不同的电极，上层的漏和下层的漏连接同一电极。
所述的三维双鳍型沟道，其上层为两个宽度W为30nm～60nm、高度H为40nm～80nm的长方形(W≤H)，其下层为两个宽度W为30nm～60nm、高度2H为80nm～160nm的长方形(即为H的两倍)。
所述上层的双鳍型沟道的掺杂都为p-型，上层的源和漏的掺杂为n+型；所述下层的双鳍型沟道的掺杂为n-型，下层的源和漏的掺杂为p+型。
所述的栅氧的厚度为1nm～3nm。
所述的隧穿氧化层的厚度为2nm～4nm、氮化硅陷阱层的厚度为4nm～5nm、阻挡氧化层的厚度为4nm～6nm，即背栅ONO堆栈结构的总厚度为10～15nm。
本发明的另一目的在于，提供一种制备三维双鳍型沟道双栅多功能场效应晶体管的方法，包括以下步骤：
1)以常规的SOI衬底，采用注入和退火、或剥离和键合，制备出双SOI衬底：埋氧层上有上下两层硅膜—顶层硅膜和底层硅膜，两层硅膜中间为二氧化硅隔离层。
2)在双层SOI衬底上，作上层的p-沟道和下层的n-沟道的掺杂注入；热氧化二氧化硅，再淀积氮化硅、二氧化硅、氮化硅和二氧化硅等四层，形成多层硬掩膜。M1存储器版光刻，刻蚀二氧化硅和氮化硅；M2有源区版光刻，再刻蚀二氧化硅、氮化硅和二氧化硅。
3)刻蚀硅，刻蚀二氧化硅，再刻蚀硅；热氧化生成栅氧；淀积多晶硅或溅射金属作为栅材料，平坦化。
4)刻蚀一部分栅材料；在剩下的栅材料上生成一薄层二氧化硅；湿法横向腐蚀氮化硅。
5)淀积二氧化硅、平坦化。湿法去掉顶层氮化硅；然后刻蚀二氧化硅、氮化硅和二氧化硅三层；接着刻蚀硅和二氧化硅，再刻蚀硅。
6)热氧化隧穿氧化层；淀积氮化硅陷阱层；高温淀积阻挡氧化层。淀积多晶硅或金属作为栅材料。平坦化。
7)腐蚀二氧化硅。M3栅版光刻。不同的杂质注入，形成n+源和n+漏，以及p+源和p+漏。然后刻蚀栅材料。
8)M4(p+源漏)版光刻；刻蚀氮化硅和二氧化硅；刻蚀硅；刻蚀二氧化硅。形成下层的p+源和p+漏可以引出接触孔的区域。
9)淀积低氧；退火激活杂质，同时致密低氧。M5接触孔版光刻，刻蚀引线孔；溅射金属，形成金属线；合金。
所述的步骤1)中，顶层硅膜厚度为40nm～80nm，这个尺寸定义了三维双鳍型沟道中的上层双鳍型沟道的高度H；底层硅膜厚度为80nm～160nm，这个尺寸定义了三维堆栈结构双鳍型沟道中的下层双鳍型沟道的高度2H；底层硅膜厚度是顶层硅膜厚度的两倍。
所述的步骤3)中，热氧化的栅氧的厚度为1nm～3nm。
所述的步骤4)中，湿法横向腐蚀氮化硅的尺寸为30nm～60nm，这个尺寸定义了双鳍型沟道的宽度W。
其中，本发明的三维双鳍型沟道双栅多功能场效应晶体管的一些关键结构参数，如上层的双鳍型沟道的宽度W和高度H、下层的双鳍型沟道的宽度W和高度2H、背栅ONO堆栈结构的各层厚度、栅氧厚度、背栅和前栅的材料、沟道和源漏的掺杂浓度和分布，都可以根据设计需要作出调整。本发明的制备方法，采用常规制备工艺，如氧化、淀积、刻蚀、腐蚀、注入、退火和平坦化等，通过新的工艺集成(Process Integration)，在常规SOI衬底形成的双SOI衬底上，可以自对准实现三维双鳍型沟道双栅多功能场效应晶体管。
本发明的三维双鳍型沟道双栅多功能场效应晶体管，具有如下六种的器件功能：
(1)高性能nMOSFET逻辑器件的功能：nMOSFET器件由上层的n+源、n+漏、上层的双鳍型沟道、双鳍型沟道外测的栅氧和前栅构成，工作电压1.0V～1.2V，背栅为0V，下层的p+源浮置。
(2)高性能pMOSFET逻辑器件的功能：pMOSFET器件由下层的p+源、p+漏、下层的双鳍型沟道、双鳍型沟道外测的栅氧和前栅构成，工作电压-1.0V～-1.2V，背栅为0V，上层的n+源浮置。
(3)高性能CMOS逻辑器件的功能：CMOS器件由nMOSFET和pMOSFET两个器件串联组成，上层的n+源的引出电极接0V，下层的p+源的引出电极接电源电压(1.0V～1.2V)，上层的n+漏和下层的p+漏连接同一电极当作输出电极，背栅为0V，前栅的引出电极当作输入电极，形成一个CMOS器件。
(4)基于nMOSFET的快闪存储器(闪存)的功能：基于nMOSFET，由上层的n+漏和n+源、上层的双鳍型沟道、双鳍型沟道内侧的背栅和背栅ONO堆栈结构(包括隧穿氧化层、氮化硅陷阱层、阻挡氧化层)构成器件，前栅为0V，下层的p+源浮置；n+源0V，n+漏3V，背栅4V，以沟道热电子注入编程；n+漏3V，背栅-4V，以带带隧穿热空穴注入实现擦除；n+源加小电压，n+漏0V，反向读取。
(5)基于pMOSFET的闪存的功能：基于pMOSFET，由下层的p+漏和p+源、下层的双鳍型沟道、双鳍型沟道内侧的背栅和背栅ONO堆栈结构(包括隧穿氧化层、氮化硅陷阱层、阻挡氧化层)构成器件，前栅为0V，上层的n+源浮置；p+源0V，p+漏-3V，背栅4V，以沟道热空穴注入编程；p+漏3V，p+背栅-4V，以带带隧穿热电子注入实现擦除；p+源加负的小电压，p+漏0V，反向读取。
(6)无电容式DRAM的功能：由上层的n+漏和n+源、上层的双鳍型沟道、栅氧和前栅构成器件，背栅加负电压，下层的p+源浮置；前栅1V、n+漏加较高电压2V，热电子在沟道的漏端发生碰撞离化，产生的空穴在沟道背面积累，存储”1”；前栅1V，n+漏加负偏压，空穴被扫入漏，存储”0”；读取时，n+漏0.2V。
相对于文献1的基于平面双栅结构的多功能MOSFET，本发明提出的三维双鳍型沟道双栅多功能场效应晶体管的技术效果在于：(1)如上所述，该器件可以具备六种不同的器件功能；(2)三维双鳍型沟道是一个立体结构，在一个器件的版图上，就可以实现上层nMOSFET器件和下层pMOSFET器件的三维堆栈结构，而且上层nMOSFET器件和下层pMOSFET器件还可以分别存储至少一位数据，因而可以极大的提高集成密度，至少提高两倍；(3)三维双鳍型沟道，可以增大作为逻辑器件的开态驱动电流、和作为闪存器件的读取电流，优化直流特性；(4)背栅ONO堆栈结构的各层厚度可以根据设计需要定义；采用合适厚度(2nm～4nm)的隧穿氧化层，以改善存储数据的保持特性；采用合适厚度(4nm～5nm)的氮化硅陷阱层，抑制存储电荷在氮化硅层的再分布、改善可靠性；(5)背栅ONO堆栈结构的总厚度不受工艺限制，可以达到10nm～15nm(而文献1中的ONO堆栈结构的厚度约45nm)，使得编程/擦除时的背栅压降低、同时提高编程/擦除速度；(6)背栅与前栅自对准，由栅版定义，对于上下两层的源和漏的覆盖很小，可以改善多功能器件的直流特性和可靠性。
因此，本发明所提出的三维双鳍型沟道双栅多功能场效应晶体管，在高密度、三维集成和高可靠性的高性能SOC应用中，有着明显优势和广泛的应用前景。
附图说明
图1为高性能SOC应用中需要集成的三种器件的剖面示意图，其中图1(a)为基于SOI衬底的高性能MOSFET逻辑器件，其中图1(b)为基于体硅衬底MOSFET结构的快闪存储器(Flash Memory，可简称闪存)，其中图1(c)为1T1C(一个场效应晶体管加上一个电容)的DRAM(动态随机访问存储器)。
图1(a)-(c)中，相同的标号表示相同的部件：
101-SOI衬底的背面硅 102-SOI衬底的埋氧层
103-多晶硅栅 104-栅氧
105-沟道(SOI顶层硅) 106-n+源 107-n+漏
108-体硅衬底 109-闪存的沟道
110-阻挡氧化层 111-氮化硅陷阱层 112-隧穿氧化层
113-沟道(体硅衬底) 114-DRAM的电容
图2为文献1的SOONO结构多功能场效应晶体管的版图和结构示意图：其中，图2(a)为该器件的版图示意图，M1为有源区版，M2为Stripe版(去除SiGe牺牲层)，M3为栅版，M4为深槽隔离的版图，M5为接触孔；图2(b)为该器件的沿沟道的垂直方向(A1A2方向)的剖面结构示意图；图2(c)为该器件的沿沟道方向(B1B2方向)的剖面结构示意图。
图2(b)和(c)中，相同的标号表示相同的部件：
201-体硅衬底(p-掺杂) 202-STI隔离的场区的二氧化硅
203-背栅(n+硅) 204-阻挡氧化层 205-氮化硅陷阱层 206-隧穿氧化层
207-前栅(多晶硅) 208-栅氧
209-p-沟道 210-n+源 211-n+漏 212-低氧(LTO)
213-n+源的引出电极 214-前栅的引出电极 215-n+漏的引出电极
图3为本发明所提供的三维双鳍型沟道双栅多功能场效应晶体管的版图和结构示意图：其中，图3(a)为该器件的版图示意图，M1为存储器版，M2为有源区版，M3为栅版，M4为p+源漏版，M5为接触孔版，深色的部分为三维双鳍型沟道；图3(b)为该器件的沿沟道的垂直方向(A1A2方向)的剖面结构示意图，图3(c)为该器件的沿沟道方向(B1B2方向)的剖面结构示意图。
图3(b)和(c)中，相同的标号表示相同的部件：
301-SOI衬底的背面硅 302-双SOI衬底的埋氧层
303-三维双鳍型沟道的下层的双鳍型沟道(n-掺杂) 304-二氧化硅隔离层
305-三维双鳍型沟道的上层的双鳍型沟道(p-掺杂)
306-上层的双鳍型沟道的栅氧 307-下层的双鳍型沟道的栅氧
308-前栅(多晶硅或金属材料)
309-上层的双鳍型沟道的隧穿氧化层 310-下层的双鳍型沟道的隧穿氧化层
311-氮化硅陷阱层(作为电荷存储层) 312-阻挡氧化层
313-背栅(多晶硅或金属材料) 314-n+漏 315-n+源
316-p+漏 317-p+源 318-淀积的低氧(LTO)
319-前栅的引出电极 320-背栅的引出电极
321-上层n+漏和下层p+漏的共同的引出电极
322-上层n+源的引出电极 323-下层p+源的引出电极
图4(a)-(j)是本发明一实施例的三维双鳍型沟道双栅多功能场效应晶体管的制备方法的工艺流程及其各步骤所对应结构的示意图。
图4(a)-(j)中，相同的标号表示相同的部件：
401-双SOI衬底的背面硅 402-双SOI衬底的埋氧层
403-SOI衬底的底层硅膜(n-掺杂)
404-双SOI衬底的两层硅膜之间的二氧化硅隔离层
405-双SOI衬底的顶层硅膜(p-掺杂)
406-热氧化的二氧化硅层 407-第一次淀积的氮化硅层(作为硬掩膜)
408-第一次淀积的二氧化硅层(作为硬掩膜)
409-第二次淀积的氮化硅层(作为硬掩膜)
410-第二次淀积的二氧化硅层(作为硬掩膜)
411-上层的双鳍型沟道的栅氧 412-下层的双鳍型沟道的栅氧
413-前栅(多晶硅)
414-前栅多晶硅的表面的氧化物
415-湿法横向腐蚀氮化硅的尺寸(定义了双鳍型沟道的宽度W)
416-淀积的掩膜二氧化硅
417-上层的双鳍型沟道(p-掺杂) 418-上层的双鳍型沟道(n-掺杂)
419-上层的双鳍型沟道的隧穿氧化层 420-下层的双鳍型沟道的隧穿氧化层
421-氮化硅陷阱层(作为电荷存储层) 422-阻挡氧化层
423-背栅(多晶硅) 424-n+漏 425-n+源
426-p+漏 427-p+源 428-淀积的低氧(LTO)
429-前栅的引出电极 430-背栅的引出电极
431-上层n+漏和下层p+漏的共同的引出电极
432-上层n+源的引出电极 433-下层p+源的引出电极
具体实施方式
以下结合附图详细描述本发明所提供的三维双鳍型沟道双栅多功能场效应晶体管及其制备方法，但不构成对本发明的限制。
如图3(a)-(c)所示，为本实施例的三维双鳍型沟道双栅多功能场效应晶体管。该器件基于双SOI衬底。图3(a)为该器件的版图示意图，M1为存储器版，M2为有源区版，M3为栅版，M4为p+源漏版，M5为接触孔版，深色的部分为三维双鳍型沟道；图3(b)为该器件的沿沟道的垂直方向(A1A2方向)的剖面结构示意图，图3(c)为该器件的沿沟道方向(B1B2方向)的剖面结构示意图。从沿沟道的垂直方向的剖面结构看，该场效应晶体管基于双SOI衬底；三维双鳍型沟道的上层的双鳍型沟道305，其宽度W为40nm、高度H为50nm；三维双鳍型沟道的下层的双鳍型沟道303，其宽度W为40nm、高度H为100nm；上层的双鳍型沟道305与其对应的下层的双鳍型沟道303自对准、且宽度相同；每个双鳍型沟道的外侧为1nm～3nm的栅氧306、307和共同的前栅308，内侧为背栅ONO堆栈结构和共同的背栅312，形成双栅结构；背栅ONO堆栈结构包括2nm～4nm的隧穿氧化层309和310、4nm～5nm的氮化硅陷阱层311、4nm～6nm的阻挡氧化层312三层；上层的双鳍型沟道305的两端连接上层的共同的n+源315和n+漏314，下层的双鳍型沟道303的两端连接下层的共同的p+源317和p+漏316；前栅308和背栅312自对准、对上下两层的源和漏的覆盖很小；上层的n+源315和下层的p+源317连接不同的电极，上层的n+漏和下层的p+漏连接同一电极321。
本发明的三维双鳍型沟道双栅多功能场效应晶体管，具有如下六种的器件功能：
(1)高性能nMOSFET逻辑器件的功能：nMOSFET器件由上层的n+源、n+漏、上层的双鳍型沟道、双鳍型沟道外测的栅氧和前栅构成，工作电压1.0V～1.2V，背栅为0V。
(2)高性能pMOSFET逻辑器件的功能：pMOSFET器件由下层的p+源、p+漏、下层的双鳍型沟道、双鳍型沟道外测的栅氧和前栅构成，工作电压-1.0V～-1.2V，背栅为0V。
(3)高性能CMOS逻辑器件的功能：CMOS器件由nMOSFET和pMOSFET两个器件串联组成，上层的n+源的引出电极接0V，下层的p+源的引出电极接电源电压(1.0V～1.2V)，上层的n+漏和下层的p+漏连接同一电极当作输出电极，背栅为0V，前栅的引出电极当作输入电极，形成一个CMOS器件。
(4)基于nMOSFET的快闪存储器(闪存)的功能：基于nMOSFET，由上层的n+漏和n+源、上层的双鳍型沟道、双鳍型沟道内侧的背栅和背栅ONO堆栈结构(包括隧穿氧化层、氮化硅陷阱层、阻挡氧化层)构成器件，前栅为0V，下层的p+源浮置；n+源0V，n+漏3V，背栅4V，以沟道热电子注入编程；n+漏3V，背栅-4V，以带带隧穿热空穴注入实现擦除；n+源加小电压，n+漏0V，反向读取。
(5)基于pMOSFET的闪存的功能：基于pMOSFET，由下层的p+漏和p+源、下层的双鳍型沟道、双鳍型沟道内侧的背栅和背栅ONO堆栈结构(包括隧穿氧化层、氮化硅陷阱层、阻挡氧化层)构成器件，前栅为0V，上层的n+源浮置；p+源0V，p+漏-3V，背栅4V，以沟道热空穴注入编程；p+漏3V，p+背栅-4V，以带带隧穿热电子注入实现擦除；p+源加负的小电压，p+漏0V，反向读取。
(6)无电容式DRAM的功能：由上层的n+漏和n+源、上层的双鳍型沟道、栅氧和前栅构成器件，背栅加负电压，下层的p+源浮置；前栅1V、n+漏加较高电压2V，热电子在沟道的漏端发生碰撞离化，产生的空穴在沟道背面积累，存储”1”；前栅1V，n+漏加负偏压，空穴被扫入漏，存储”0”；读取时，n+漏0.2V。
因此，本发明所提出的三维双鳍型沟道双栅多功能场效应晶体管，在高密度、三维集成和高可靠性的高性能SOC应用中，有着明显优势和广泛的应用前景。
本发明制备三维双鳍型沟道双栅多功能场效应晶体管的方法，包括如下步骤：
步骤1：以常规的SOI衬底，采用注入和退火、或剥离和键合，制备出双SOI衬底：埋氧层上有上下两层硅膜—顶层硅膜和底层硅膜，两层硅膜中间为二氧化硅隔离层。
步骤2：在双层SOI衬底上，作上层的p-沟道和下层的n-沟道的掺杂注入；热氧化二氧化硅，再淀积氮化硅、二氧化硅、氮化硅和二氧化硅等四层，形成多层硬掩膜。M1存储器版光刻，刻蚀二氧化硅和氮化硅；M2有源区版光刻，再刻蚀二氧化硅、氮化硅和二氧化硅。
步骤3：刻蚀硅，刻蚀二氧化硅，再刻蚀硅；热氧化生成栅氧；淀积多晶硅或溅射金属作为栅材料，平坦化。
步骤4：刻蚀一部分栅材料；在剩下的栅材料上生成一薄层二氧化硅；湿法横向腐蚀氮化硅。
步骤5：淀积二氧化硅、平坦化。湿法去掉顶层氮化硅；然后刻蚀二氧化硅、氮化硅和二氧化硅三层；接着刻蚀硅和二氧化硅，再刻蚀硅。
步骤6：热氧化隧穿氧化层；淀积氮化硅陷阱层；高温淀积阻挡氧化层。淀积多晶硅或金属作为栅材料。平坦化。
步骤7：腐蚀二氧化硅。M3栅版光刻。不同的杂质注入，形成n+源和n+漏，以及p+源和p+漏。然后刻蚀栅材料。
步骤8：M4(p+源漏)版光刻；刻蚀氮化硅和二氧化硅；刻蚀硅；刻蚀二氧化硅。形成下层的p+源和p+漏可以引出接触孔的区域。
步骤9：淀积低氧；退火激活杂质，同时致密低氧。M5接触孔版光刻，刻蚀引线孔；溅射金属，形成金属线；合金。
如图4所示为本发明所提出的一种三维双鳍型沟道双栅多功能场效应晶体管的制备方法。图4(a)-(j)所示的各器件结构与该制备方法中的各步骤对应。
以下结合各附图对该制备方法进行详细说明：
步骤1：以常规的SOI衬底，采用注入和退火、或剥离和键合，制备出双SOI衬底：埋氧层上有上下两层硅膜—顶层硅膜和底层硅膜，两层硅膜中间为二氧化硅隔离层。顶层硅膜厚度为50nm，定义了三维双鳍型沟道中的上层双鳍型沟道的高度；底层硅膜厚度为100nm，定义了三维堆栈结构双鳍型沟道中的下层双鳍型沟道的高度。
步骤2：在双层SOI衬底上，作上层的p-沟道和下层的n-沟道的掺杂注入；热氧化二氧化硅，再低压化学汽相淀积(LPCVD)氮化硅、二氧化硅、氮化硅和二氧化硅等四层，形成多层硬掩膜。M1存储器版光刻，刻蚀二氧化硅和氮化硅；M2有源区版光刻，再刻蚀二氧化硅、氮化硅和二氧化硅。形成如图4(a)所示的结构(沿A1A2方向的剖面结构)，其对应的沿B1B2方向的剖面结构如图4(b)所示。
步骤3：刻蚀硅50nm，刻蚀二氧化硅，再刻蚀硅100nm，露出三维双鳍型沟道的外侧；热氧化生成1nm～3nm的栅氧；淀积多晶硅作为栅材料，注入、退火，平坦化。形成如图4(c)所示的结构(沿A1A2方向的剖面结构)。
步骤4：刻蚀一部分多晶硅；剩下的多晶硅上热氧化生成一薄层二氧化硅；湿法横向腐蚀氮化硅40nm，定义了双鳍型沟道的宽度W。形成如图4(d)所示的结构(沿A1A2方向的剖面结构)。
步骤5：淀积二氧化硅、平坦化。形成如图4(e)所示的结构(沿A1A2方向的剖面结构)。湿法去掉顶层氮化硅；然后刻蚀二氧化硅、氮化硅和二氧化硅三层；接着刻蚀硅50nm和二氧化硅，再刻蚀硅100nm。形成三维双鳍型沟道的结构，并露出三维双鳍型沟道的内侧，如图4(f)所示的结构(沿A1A2方向的剖面结构)。
步骤6：热氧化隧穿氧化层3nm；淀积氮化硅陷阱层4nm；高温淀积阻挡氧化层5nm。淀积多晶硅，并注入、退火，平坦化。形成如图4(g)所示的剖面结构(沿A1A2方向)。
步骤7：腐蚀二氧化硅。M3栅版光刻。不同的杂质注入，形成n+源和n+漏，以及p+源和p+漏。然后刻蚀栅材料。形成如图4(h)所示的剖面结构(沿B1B2方向)。
步骤8：M4(p+源漏)版光刻；刻蚀氮化硅和二氧化硅；刻蚀硅；刻蚀二氧化硅。形成下层的p+源和p+漏可以引出接触孔的区域。
步骤9：淀积低氧；退火激活杂质，同时致密低氧。M5接触孔版光刻，刻蚀引线孔；溅射金属，形成金属线；合金。形成如图4(i)所示的结构(沿A1A2方向的剖面结构)，其对应的沿B1B2方向的剖面结构如图4(j)所示。
步骤10：进一步进行常规后续工艺，如钝化等。
最后得到可以用于测试的三维双鳍型沟道双栅多功能场效应晶体管，上层的双鳍型沟道的剖面结构的宽40nm高50nm、下层的双鳍型沟道的剖面的宽40nm高100nm。
以上通过详细实施例描述了本发明所提供的三维双鳍型沟道双栅多功能场效应晶体管及其制备方法，本领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明的器件结构做一定的变形或修改；其制备方法也不限于实施例中所公开的内容。
Claims (9)
1、一种三维双鳍型沟道双栅多功能场效应晶体管，该场效应晶体管基于双SOI衬底，双SOI衬底的背面硅的上面是埋氧层，埋氧层的上面有上下两层硅膜，两层硅膜的中间是二氧化硅隔离层，其特征在于：上下两层硅膜的截面各有两个相同的长方形的鳍型Fin，形成两层双鳍型沟道，即为三维双鳍型沟道；上层的双鳍型沟道与其对应的下层的双鳍型沟道自对准、且宽度相同；每个双鳍型沟道的外侧为栅氧和共同的前栅，内侧为背栅ONO堆栈结构和共同的背栅，形成双栅结构；背栅ONO堆栈结构包括隧穿氧化层、作为电荷存储层的氮化硅陷阱层、阻挡氧化层三层；上层的双鳍型沟道的两端连接上层的共同的源和漏，下层的双鳍型沟道的两端连接下层的共同的源和漏；前栅和背栅自对准、对上下两层的源和漏的覆盖很小；上层的源和下层的源连接不同的电极，上层的漏和下层的漏连接同一电极。
2、如权利要求1所述的三维双鳍型沟道双栅多功能场效应晶体管，其特征在于，所述上层的两个长方形鳍型Fin的宽度W范围为30nm～60nm，其高度H范围为40nm～80nm；所述下层的两个长方形鳍型Fin的宽度为W，其范围为30nm～60nm，高度为2H，其范围为80nm～160nm。
3、如权利要求1所述的三维双鳍型沟道双栅多功能场效应晶体管，其特征在于，所述上层的双鳍型沟道的掺杂都为p-型，其源和漏的掺杂为n+型，所述下层的双鳍型沟道的掺杂为n-型，其源和漏的掺杂为p+型。
4、如权利要求1所述的三维双鳍型沟道双栅多功能场效应晶体管，其特征在于，所述的栅氧的厚度为1nm～3nm。
5、如权利要求1所述的三维双鳍型沟道双栅多功能场效应晶体管，其特征在于，所述的隧穿氧化层的厚度为2nm～4nm、氮化硅陷阱层的厚度为4nm～5nm、阻挡氧化层的厚度为4nm～6nm，即背栅ONO堆栈结构的总厚度为10～15nm。
6、一种制备如权利要求1所述的三维双鳍型沟道双栅多功能场效应晶体管的方法，其特征在于，包括以下步骤：
1)以常规的SOI衬底，采用注入和退火、或剥离和键合，制备出双SOI衬底：埋氧层上有两层硅膜，顶层硅膜和底层硅膜，两层硅膜中间为二氧化硅隔离层；
2)在双SOI衬底上，作上层的p-沟道和下层的n-沟道的掺杂注入；热氧化二氧化硅，再淀积氮化硅、二氧化硅、氮化硅和二氧化硅等四层，形成多层硬掩膜；存储器版光刻，刻蚀二氧化硅和氮化硅；有源区版光刻，再刻蚀二氧化硅、氮化硅和二氧化硅；
3)刻蚀硅，刻蚀二氧化硅，再刻蚀硅；热氧化生成栅氧；淀积多晶硅或溅射金属作为栅材料，平坦化；
4)刻蚀一部分栅材料；在剩下的栅材料上生成一薄层二氧化硅；湿法横向腐蚀氮化硅；
5)淀积二氧化硅、平坦化，湿法去掉顶层氮化硅；然后刻蚀二氧化硅、氮化硅和二氧化硅三层；接着刻蚀硅和二氧化硅，再刻蚀硅；
6)热氧化隧穿氧化层；淀积氮化硅陷阱层；高温淀积阻挡氧化层，淀积多晶硅或金属作为栅材料，平坦化；
7)腐蚀二氧化硅，栅版光刻，不同的杂质注入，形成n+源和n+漏，以及p+源和p+漏，然后刻蚀栅材料；
8)p+源漏版光刻；刻蚀氮化硅和二氧化硅；刻蚀硅；刻蚀二氧化硅，形成下层的p+源和p+漏引出接触孔的区域；
9)淀积低氧；退火激活杂质，同时致密低氧，接触孔版光刻，刻蚀引线孔；溅射金属，形成金属线；合金。
7、如权利要求6所述的制备方法，其特征在于，所述的步骤1)中，顶层硅膜厚度为40nm～80nm，底层硅膜厚度为80nm～160nm，底层硅膜厚度是顶层硅膜厚度的两倍。
8、如权利要求6所述的制备方法，其特征在于，所述的步骤3)中，热氧化的栅氧的厚度为1nm～3nm。
9、如权利要求6所述的制备方法，其特征在于，所述的步骤4)中，湿法横向腐蚀氮化硅的尺寸为30nm～60nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101188234A CN101079434B (zh) | 2007-06-12 | 2007-06-12 | 三维双鳍型沟道双栅多功能场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101188234A CN101079434B (zh) | 2007-06-12 | 2007-06-12 | 三维双鳍型沟道双栅多功能场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101079434A true CN101079434A (zh) | 2007-11-28 |
| CN101079434B CN101079434B (zh) | 2010-06-09 |
Family
ID=38906779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101188234A Expired - Fee Related CN101079434B (zh) | 2007-06-12 | 2007-06-12 | 三维双鳍型沟道双栅多功能场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101079434B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376555A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | On膜氧化作为隧穿电介质提升sonos可靠性的方法 |
| WO2013040835A1 (zh) * | 2011-09-21 | 2013-03-28 | 中国科学院微电子研究所 | Sram单元及其制作方法 |
| CN103050525A (zh) * | 2011-10-12 | 2013-04-17 | 中国科学院微电子研究所 | Mosfet及其制造方法 |
| CN103337519A (zh) * | 2013-06-26 | 2013-10-02 | 清华大学 | 场效应晶体管及其形成方法 |
| WO2015027561A1 (zh) * | 2013-08-30 | 2015-03-05 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104730111A (zh) * | 2015-03-27 | 2015-06-24 | 中国科学院上海微系统与信息技术研究所 | 基于Si/SiGe/Si量子阱MOSFET的生物传感器及其制备方法 |
| CN105470137A (zh) * | 2014-09-12 | 2016-04-06 | 中国科学院微电子研究所 | 一种鳍片刻蚀方法 |
| US9397104B2 (en) | 2011-09-21 | 2016-07-19 | Institute of Microelectronics, Chinese Academy of Sciences | SRAM cell and method for manufacturing the same |
| WO2023279544A1 (zh) * | 2021-07-09 | 2023-01-12 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| US12101924B2 (en) | 2021-07-09 | 2024-09-24 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1298056C (zh) * | 2004-07-09 | 2007-01-31 | 北京大学 | 一种位于soi衬底上的cmos电路结构及其制作方法 |
-
2007
- 2007-06-12 CN CN2007101188234A patent/CN101079434B/zh not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376555B (zh) * | 2010-08-26 | 2013-09-11 | 上海华虹Nec电子有限公司 | On膜氧化作为隧穿电介质提升sonos可靠性的方法 |
| CN102376555A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | On膜氧化作为隧穿电介质提升sonos可靠性的方法 |
| US9397104B2 (en) | 2011-09-21 | 2016-07-19 | Institute of Microelectronics, Chinese Academy of Sciences | SRAM cell and method for manufacturing the same |
| WO2013040835A1 (zh) * | 2011-09-21 | 2013-03-28 | 中国科学院微电子研究所 | Sram单元及其制作方法 |
| CN103050525A (zh) * | 2011-10-12 | 2013-04-17 | 中国科学院微电子研究所 | Mosfet及其制造方法 |
| US8952453B2 (en) | 2011-10-12 | 2015-02-10 | Institute of Microelectronics, Chinese Academy of Sciences | MOSFET formed on an SOI wafer with a back gate |
| CN103050525B (zh) * | 2011-10-12 | 2015-06-17 | 中国科学院微电子研究所 | Mosfet及其制造方法 |
| CN103337519A (zh) * | 2013-06-26 | 2013-10-02 | 清华大学 | 场效应晶体管及其形成方法 |
| WO2015027561A1 (zh) * | 2013-08-30 | 2015-03-05 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US9859434B2 (en) | 2013-08-30 | 2018-01-02 | Institute Of Microelectronics, Chinese Acadamy Of Sciences | Semiconductor devices and methods for manufacturing the same |
| CN105470137A (zh) * | 2014-09-12 | 2016-04-06 | 中国科学院微电子研究所 | 一种鳍片刻蚀方法 |
| CN104730111A (zh) * | 2015-03-27 | 2015-06-24 | 中国科学院上海微系统与信息技术研究所 | 基于Si/SiGe/Si量子阱MOSFET的生物传感器及其制备方法 |
| WO2023279544A1 (zh) * | 2021-07-09 | 2023-01-12 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| US12101924B2 (en) | 2021-07-09 | 2024-09-24 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101079434B (zh) | 2010-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101079434A (zh) | 三维双鳍型沟道双栅多功能场效应晶体管及其制备方法 | |
| US9825049B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN101068029A (zh) | 一种双鳍型沟道双栅多功能场效应晶体管及其制备方法 | |
| CN100339999C (zh) | 以部分空乏与完全空乏晶体管建构的静态存储元件 | |
| US9418993B2 (en) | Device and method for a LDMOS design for a FinFET integrated circuit | |
| CN101079450A (zh) | 鳍型沟道双栅多功能场效应晶体管及其制备方法 | |
| CN1851903A (zh) | 具有双栅的多位非易失性存储器及其制造方法，以及多位单元操作方法 | |
| CN1716572A (zh) | 非易失性半导体存储器件的制造方法及半导体存储器件 | |
| CN1622311A (zh) | 半导体器件的制造方法及半导体器件 | |
| CN1453874A (zh) | 薄膜存储器、阵列及其操作方法和制造方法 | |
| CN1478298A (zh) | 同步形成电荷储存与位线至字符线隔离层的方法 | |
| CN1639874A (zh) | 半导体存储器件 | |
| CN1677675A (zh) | 非易失性半导体存储器件 | |
| JP2010183022A (ja) | 半導体装置およびその製造方法 | |
| CN1655340A (zh) | 半导体存储器件及其制造方法 | |
| CN1868069A (zh) | 用于减少短沟道效应的凹陷沟道快闪架构 | |
| CN1832200A (zh) | 半导体装置与浮动栅极存储器 | |
| CN101047193A (zh) | 半导体存储器件及其制造方法 | |
| CN1815742A (zh) | 存储单元和形成一存储单元的方法 | |
| CN1230775A (zh) | 半导体集成电路装置的制造方法 | |
| CN1751392A (zh) | 鳍式场效应晶体管存储单元、鳍式场效应晶体管存储单元配置及制造鳍式场效应晶体管存储单元方法 | |
| CN1424761A (zh) | 半导体装置及其制造方法 | |
| CN1674299A (zh) | 具有栅极电介质结构易失性存储器的晶体管及其制造方法 | |
| CN1258231C (zh) | 双位多值弹道monos存储器及其制造方法以及编程、动作过程 | |
| CN1674298A (zh) | 场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING UNIV. Effective date: 20130529 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Free format text: FORMER OWNER: BEIJING UNIV. Effective date: 20130529 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130529 Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Peking University Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5 Patentee before: Peking University |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100609 Termination date: 20180612 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |