CN108258048A - 隧穿场效应晶体管及其制备方法 - Google Patents
隧穿场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN108258048A CN108258048A CN201711341022.4A CN201711341022A CN108258048A CN 108258048 A CN108258048 A CN 108258048A CN 201711341022 A CN201711341022 A CN 201711341022A CN 108258048 A CN108258048 A CN 108258048A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- area
- preparation
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 39
- 230000005641 tunneling Effects 0.000 title claims abstract description 31
- 238000002353 field-effect transistor method Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 230000005669 field effect Effects 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 62
- 238000000926 separation method Methods 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000005137 deposition process Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910004129 HfSiO Inorganic materials 0.000 claims description 3
- 229910010038 TiAl Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005265 energy consumption Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005621 ferroelectricity Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 206010003694 Atrophy Diseases 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910015617 MoNx Inorganic materials 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- YQNQNVDNTFHQSW-UHFFFAOYSA-N acetic acid [2-[[(5-nitro-2-thiazolyl)amino]-oxomethyl]phenyl] ester Chemical compound CC(=O)OC1=CC=CC=C1C(=O)NC1=NC=C([N+]([O-])=O)S1 YQNQNVDNTFHQSW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000037444 atrophy Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种隧穿场效应晶体管及其制备方法。该制备方法包括以下步骤：S1，在衬底上形成与衬底隔离的第一鳍体，第一鳍体由沿长度方向顺次连接的第一区域、第二区域和第三区域组成；S2，围绕第二区域的裸露表面顺序形成层叠的界面氧化层、铁电层和栅极，以及，制备方法还包括以下步骤：在第一区域中形成源极，在第三区域中形成漏极，源极和漏极分别与第二区域的两端连接，且源极与漏极的掺杂类型相反。上述制备方法提高了器件的栅控能力，降低了器件的漏电流，减小了器件的源漏寄生电阻，且能够使器件的亚阈值斜率大大低于60mV/dec，功耗更低。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种隧穿场效应晶体管及其制备方法。
背景技术
随着器件不断萎缩，传统的鳍型场效应晶体管(FinFET)面临严重退化的亚阈值特性、急剧增加的源漏穿通漏电流和栅介质隧穿漏电流、提高驱动性能和降低系统功耗对工作电压的矛盾需求、以及工艺变异导致的电学参数统计涨落(Statistical Fluctuations)等多方面的严峻挑战。因此更加陡直的亚阈值斜率意味着可以得到更低的阈值电压和更低的功耗，而传统的MOSFET由于其物理特性的限制，其亚阈值斜率不能低于60mV/dec。
如何通过优化器件结构和制造工艺来提供更低的亚阈值斜率并优化栅控，仍是鳍型场效应晶体管必须要解决的技术难题。
发明内容
本发明的主要目的在于提供一种隧穿场效应晶体管及其制备方法，以解决现有技术中鳍型场效应晶体管的亚阈值斜率较高的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种隧穿场效应晶体管的制备方法，其特征在于，包括以下步骤：S1，在衬底上形成与衬底隔离的第一鳍体，第一鳍体由沿长度方向顺次连接的第一区域、第二区域和第三区域组成；S2，围绕第二区域的裸露表面顺序形成层叠的界面氧化层、铁电层和栅极，以及，制备方法还包括以下步骤：在第一区域中形成源极，在第三区域中形成漏极，源极和漏极分别与第二区域的两端连接，且源极与漏极的掺杂类型相反。
进一步地，步骤S1包括以下步骤：S11，在衬底上形成鳍结构，鳍结构的两侧具有相对的凹槽；S12，将鳍结构氧化，其中凹槽对应的鳍结构的位置被完全氧化以使鳍结构形成独立的第一鳍体和第二鳍体，第一鳍体位于第二鳍体远离衬底的一侧；S13，在衬底上沉积绝缘材料，以形成覆盖第一鳍体和第二鳍体的第一隔离层；S14，对第一隔离层进行平坦化处理，以使第一隔离层与第一鳍体的上表面齐平。
进一步地，步骤S11包括以下过程：S111，在衬底上顺序形成第二隔离层、牺牲层和掩膜层；S112，采用图形化工艺去除部分牺牲层和掩膜层，以使部分第二隔离层表面裸露；S113，去除剩余的掩膜层，并在第二隔离层上形成覆盖于牺牲层两侧的第一侧墙；S114，去除剩余的牺牲层，并以第一侧墙为掩膜去除部分第二隔离层和部分衬底，与第一侧墙对应的部分衬底凸起形成鳍结构，同时鳍结构的两侧形成有凹槽，凹槽由鳍结构的1/3高度处延伸至2/3高度处。
进一步地，形成鳍结构的过程包括：采用各向异性刻蚀工艺去除部分第二隔离层和部分衬底，以使剩余的衬底具有凸起结构；采用各向同性刻蚀工艺在凸起结构的两侧形成凹槽；采用各向异性刻蚀工艺去除位于凹槽下方的部分衬底，以形成具有凹槽的鳍结构。
进一步地，在步骤S1与步骤S2之间，制备方法还包括以下步骤：从第一隔离层的表面开始刻蚀去除部分第一隔离层，以使部分第一鳍体裸露；在剩余的第一隔离层上形成跨部分第一鳍体的假栅堆叠，并在假栅堆叠的两侧形成跨部分第一鳍体的第二侧墙；去除假栅堆叠，位于第二侧墙之间的部分第一鳍体为第二区域。
进一步地，在形成第二侧墙的步骤与去除假栅堆叠的步骤之间，在第一区域中形成源极，并在第三区域中形成漏极。
进一步地，在步骤S2中，采用臭氧处理绕第二区域的裸露表面形成界面氧化层。
进一步地，在步骤S2中，采用原子层沉积工艺绕界面氧化层的裸露表面形成铁电层。
进一步地，形成铁电层的材料包括HfZrO和/或HfSiO。
进一步地，在形成铁电层与栅极的步骤之间，步骤S2还包括以下步骤：绕铁电层的外周形成功函数层。
进一步地，采用原子层沉积工艺绕铁电层的裸露表面形成功函数层。
进一步地，衬底为N型掺杂，功函数层的能隙为4.1～4.4eV，优选形成功函数层的材料为TiAl；或衬底为P型掺杂，功函数层的能隙为4.7～4.9eV，优选形成功函数层的材料为TiN。
进一步地，在形成栅极的步骤之后，在第一区域中形成源极，并在第三区域中形成漏极。
根据本发明的另一方面，提供了一种隧穿场效应晶体管，其特征在于，包括：衬底；第一鳍体，位于衬底上，第一鳍体由沿长度方向顺次连接的第一区域、第二区域和第三区域组成；第一隔离层，设置于衬底与第一鳍体之间，用于将第一鳍体与衬底隔离；界面氧化层，形成于第二区域表面；铁电层，围绕界面氧化层设置；栅极，围绕铁电层设置；源极，位于第一区域中，且源极与第二区域的一端连接；以及漏极，位于第三区域中，漏极与第二区域的另一端连接，且源极与漏极的掺杂类型相反。
进一步地，隧穿场效应晶体管还包括设置于铁电层与栅极之间的功函数层。
进一步地，隧穿场效应晶体管还包括覆盖栅极两侧且跨第一鳍体的第二侧墙。
应用本发明的技术方案，提供了一种隧穿场效应晶体管的制备方法，该制备方法中在形成与衬底隔离的第一鳍体，且第一鳍体由沿长度方向顺次连接的第一区域、第二区域和第三区域组成后，在该第二区域表面顺序形成界面氧化层、铁电层和栅极，由于栅极包裹用于形成沟道的第一鳍体中的第二区域，从而使提高了器件的栅控能力，在器件关断情况下，沟道中的载流子将会被完全耗尽，这使得源漏穿通漏电流得到很好的抑制；由于上述制备方法中得到的第一鳍体整体与衬底完全分离，隔绝了衬底方向漏电通路，从而降低了器件的漏电流；并且，由于形成上述铁电层的材料为负电容材料，具有极化特性，且该器件利用栅控制反向PN结遂穿机理，开关速度更快，从而能够使器件的亚阈值斜率大大低于60mV/dec，功耗更低。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了在本申请实施方式所提供的隧穿场效应晶体管的制备方法中，在衬底上顺序形成第二隔离层、牺牲层和掩膜层后的基体剖面结构示意图；
图2示出了去除图1所示的部分牺牲层和掩膜层，以使部分第二隔离层表面裸露后的基体剖面结构示意图；
图3示出了去除图2所示的剩余的掩膜层，并在第二隔离层上形成覆盖于牺牲层两侧的第一侧墙后的基体剖面结构示意图；
图4示出了去除图3所示的牺牲层后的基体剖面结构示意图；
图5示出了在图4所示的基体中形成具有凹槽的鳍结构的基体剖面结构示意图；
图6示出了将图5所示的鳍结构氧化，以使鳍结构形成独立的第一鳍体和第二鳍体后的基体剖面结构示意图；
图7示出了形成覆盖图6所示的第一鳍体和第二鳍体的第一隔离层，并使部分第一鳍体裸露后的基体剖面结构示意图；
图8示出了在图7所示的基体中形成第二侧墙后的基体立体透视图；
图9示出了绕图7所示的第一鳍体中第二区域的裸露表面形成界面氧化层后的基体剖面结构示意图；
图10示出了绕图9所示的界面氧化层的裸露表面形成铁电层后的基体剖面结构示意图；
图11示出了绕图10所示的铁电层的裸露表面形成功函数层后的基体剖面结构示意图；
图12示出了绕图11所示的功函数层的裸露表面形成栅极后的基体剖面结构示意图；
图13示出了本发明实施方式所提供的一种隧穿场效应晶体管的透视图；以及
图14示出了图13所示的隧穿场效应晶体管中界面氧化层、铁电层、功函数层和栅极顺序围绕第一鳍体中第二区域的剖面结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；110、鳍结构；111、第一鳍体；112、第二鳍体；113、氧化层；210、第二隔离层；220、牺牲层；230、掩膜层；240、第一侧墙；250、第二侧墙；30、第一隔离层；410、源极；420、漏极；50、界面氧化层；60、铁电层；70、功函数层；80、栅极。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，现有技术如何通过优化器件结构和制造工艺来提供更低的亚阈值斜率并优化栅控，仍是鳍型场效应晶体管必须要解决的技术难题。本发明的发明人针对上述问题进行研究，提出了一种隧穿场效应晶体管的制备方法，包括以下步骤：S1，在衬底10上形成与衬底10隔离的第一鳍体111，第一鳍体111由沿长度方向顺次连接的第一区域、第二区域和第三区域组成，上述长度方向是指第一鳍体111的延伸方向；S2，围绕上述第二区域的裸露表面顺序形成层叠的界面氧化层、铁电层和栅极，以及，制备方法还包括以下步骤：在第一区域中形成源极410，在第三区域中形成漏极420，源极410和漏极420分别与第二区域的两端连接，且源极410与漏极420的掺杂类型相反。
上述隧穿场效应晶体管的制备方法中由于在形成与衬底隔离的第一鳍体，且第一鳍体由沿长度方向顺次连接的第一区域、第二区域和第三区域组成后，在该第二区域表面顺序形成界面氧化层、铁电层和栅极，由于栅极包裹用于形成沟道的第一鳍体中的第二区域，从而使提高了器件的栅控能力，在器件关断情况下，沟道中的载流子将会被完全耗尽，这使得源漏穿通漏电流得到很好的抑制；由于上述制备方法中得到的第一鳍体整体与衬底完全分离，隔绝了衬底方向漏电通路，从而降低了器件的漏电流；并且，由于形成上述铁电层的材料为负电容材料，具有极化特性，且该器件利用栅控制反向PN结遂穿机理，开关速度更快，从而能够使器件的亚阈值斜率大大低于60mV/dec，功耗更低。
下面将更详细地描述根据本发明提供的隧穿场效应晶体管的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，执行步骤S1：在衬底10上形成与衬底10隔离的第一鳍体111，第一鳍体111由沿长度方向顺次连接的第一区域、第二区域和第三区域组成，如图1至7所示。上述衬底10可以为现有技术中常规的半导体衬底，如Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅)或GOI(绝缘体上锗)等。
为了得到上述与衬底10隔离的第一鳍体111，在一种优选的实施方式中，上述步骤S1包括以下步骤：S11，在衬底10上形成鳍结构110，鳍结构110的两侧具有相对的凹槽，如图1至5所示；S12，将鳍结构110氧化，其中凹槽对应的鳍结构110的位置被完全氧化以使鳍结构110形成独立的第一鳍体111和第二鳍体112，第一鳍体111位于第二鳍体112远离衬底10的一侧，如图6所示；S13，在衬底10上沉积绝缘材料，以形成覆盖第一鳍体111和第二鳍体112的第一隔离层30；S14，对第一隔离层30进行平坦化处理，以使第一隔离层30与第一鳍体111的上表面齐平。
在上述步骤S11中，可以采用现有技术中常规的工艺方法形成上述鳍结构110，在一种优选的实施方式中，上述步骤S11包括以下过程：S111，在衬底10上顺序形成第二隔离层210、牺牲层220和掩膜层230，如图1所示；S112，采用图形化工艺去除部分牺牲层220和掩膜层230，以使部分第二隔离层210表面裸露，如图2所示；S113，去除剩余的掩膜层230，并在第二隔离层210上形成覆盖于牺牲层220两侧的第一侧墙240，如图3所示；S114，去除剩余的牺牲层220，并以第一侧墙240为掩膜去除部分第二隔离层210和部分衬底10，与第一侧墙240对应的部分衬底10凸起形成鳍结构110，同时鳍结构110的两侧形成有相对的凹槽，凹槽由鳍结构110的1/3高度处延伸至2/3高度处，如图4和图5所示。
在上述过程S111中，可以采用MOCVD、PECVD等现有技术中常规的沉积方法形成上述第二隔离层210、牺牲层220和掩膜层230，本领域技术人员可以根据实际需求对上述沉积方法的工艺条件进行合理设定；并且，本领域技术人员可以根据现有技术对上述形成第二隔离层210、牺牲层220和掩膜层230的材料进行合理选取，上述形成第二隔离层210的材料可以为氧化物，如氧化硅，上述形成牺牲层220的材料可以为非晶硅(α-Si)，上述形成掩膜层230的材料可以为Si3N4。
在上述过程S112中，图形化工艺可以包括：在掩膜层230表面涂覆光刻胶，然后在光刻胶上方设置掩膜板，通过曝光显影去除部分光刻胶后得到光刻窗口，剩余的光刻胶的长度与所需掩膜层230的长度基本相等，最后通过光刻窗口刻蚀去除衬底10上未被光刻胶覆盖的部分掩膜层230和部分牺牲层220，以使部分第二隔离层210表面裸露，其中，上述第二隔离层210用于防止衬底在图形化工艺中被部分刻蚀。
在上述过程S113中，本领域技术人员可以根据现有技术对上述形成第一侧墙240的材料进行合理选取，形成上述第一侧墙240的材料可以为Si3N4。
在上述过程S114中，本领域技术人员可以根据现有技术对上述去除剩余的牺牲层220的工艺进行合理选取，优选地，采用选择性刻蚀技术去除上述牺牲层220，上述选择性刻蚀可以为干法刻蚀或湿法刻蚀，通过对工艺参数进行调整以使刻蚀气体或刻蚀溶剂对牺牲层220和第一侧墙240具有不同的刻蚀速率，从而能够实现对牺牲层220选择性地去除。
在上述过程S114中，为了有效地形成两侧具有凹槽的鳍结构110，优选地，同时采用各向异性刻蚀工艺和各向同性刻蚀工艺在鳍结构110的两侧形成凹槽。具体地，形成该鳍结构110的过程可以包括：采用各向异性刻蚀工艺去除部分第二隔离层210和部分衬底10，以使剩余的衬底10具有凸起结构；采用各向同性刻蚀工艺在凸起结构的两侧形成凹槽；采用各向异性刻蚀工艺去除位于凹槽下方的部分衬底10，以形成具有凹槽的鳍结构110。
更为优选地，上述各向异性刻蚀工艺的刻蚀气体包括HBr、Cl2、O2和惰性气体如N2、Ar等或上述任意气体的混合气体，其工艺条件为：刻蚀温度为20～90℃，刻蚀功率为4～300W，刻蚀时间为30～500s；上述各向同性刻蚀工艺的刻蚀气体包括SF6、CF4、Ch2F2和惰性气体如N2、Ar等或上述任意气体的混合气体，其工艺条件为：刻蚀功率为4～300W，刻蚀时间为30～500s。
在上述过程S12中，为了使与凹槽对应的鳍结构110的位置能够被完全氧化，优选地，将鳍结构110氧化的工艺条件为快速热氧化(RTP)，或者采用炉管通入氧气或氧气与氢气的混合气体，并加热30s～10h。
上述过程S13和过程S14可以为现有技术中常规的浅槽隔离(STI)工艺，本领域技术人员可以根据现有技术对该STI工艺中沉积的绝缘材料进行合理选取，该绝缘材料可以为SiO2；并且，本领域技术人员可以根据实际需求对上述STI工艺中沉积工艺和平坦化处理的工艺条件进行合理设定。
本发明的上述制备方法可以采用前栅工艺也可以采用后栅工艺，为了避免前栅工艺高温工艺对栅极介质的影响，本发明优选采用后栅工艺。此时，在步骤S1之后，本发明的上述制备方法还可以包括以下步骤：从第一隔离层30的表面开始刻蚀去除部分第一隔离层30，以使部分第一鳍体111裸露，如图7所示；在剩余的第一隔离层30上形成跨部分第一鳍体111的假栅堆叠，并在假栅堆叠的两侧形成跨部分第一鳍体111的第二侧墙；去除假栅堆叠，位于第二侧墙之间的部分第一鳍体111为第二区域，得到如图8所示的结构。
在上述步骤中，假栅堆叠可以包括第一栅介质层和假栅，为了更好地控制第一栅介质层的厚度，优选地，采用原子层沉积工艺(ALD)形成上述第一栅介质层；并且，形成上述第一栅介质层的材料可以包括SiO2、HfO2、La2O3、Al2O3、TiO2中的任一种或多种，上述假栅材料可以为非晶硅，本领域技术人员可以根据现有技术对形成上述第一栅介质层的材料和假栅材料的种类进行合理选取。
并且，当采用后栅工艺时，在形成第二侧墙的步骤与去除假栅堆叠的步骤之间，在第一鳍体111中的第一区域中形成源极410，并在第一鳍体111中的第三区域中形成漏极420。此时源/漏极与第一鳍体111中第二区域的两端连接，如图8所示。形成上述源/漏极的工艺可以为原位掺杂，本领域技术人员可以根据现有技术对上述原位掺杂的工艺条件进行合理设定。
在执行完上述步骤S1之后，执行步骤S2：围绕第二区域的裸露表面顺序形成层叠的界面氧化层50、铁电层60和栅极80，如图9至图12所示。由于形成上述铁电层60的材料为负电容材料，具有极化特性，从而能够使器件的亚阈值斜率大大低于60mV/dec；并且，由于上述栅极80能够包裹在第一鳍体中第二区域表面，栅控能力最强，在器件关断情况下，沟道中的载流子将会被完全耗尽，这使得源漏穿通漏电流得到很好的抑制。
在上述步骤S2中，为了更为有效地形成上述界面氧化层50，优选地，采用臭氧处理绕第一鳍体111中第二区域的裸露表面形成界面氧化层50，得到的结构如图9所示；并且，为了更为有效地形成上述铁电层60，优选地，采用原子层沉积工艺(ALD)绕界面氧化层50的裸露表面形成铁电层60，得到的结构如图10所示。本领域技术人员可以根据现有技术对上述臭氧处理和原子层沉积的工艺条件进行合理选取。
在上述步骤S2中，为了保证上述铁电层60的极化特性，从而有效地降低器件的亚阈值斜率，优选地，形成上述铁电层60的铁电材料包括HfZrO和/或HfSiO。但并不局限于上述优选的种类，本领域技术人员可以根据现有技术对形成上述铁电材料进行合理选取。
在上述步骤S2中，形成栅极80的金属栅材料可以为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、Cr、Au、Cu、Ag、HfRu和RuOx中的任一种或多种，本领域技术人员可以根据现有技术对上述金属栅材料的种类进行合理选取。
在一种优选的实施方式中，在形成上述铁电层60与上述栅极80的步骤之间，步骤S3还包括以下步骤：绕铁电层60的外周形成功函数层70，此时上述栅极80围绕上述功函数层70的表面设置，得到的结构如图11所示。上述功函数层70用于器件的阈值电压调整，满足高性能器件和低功耗器件的要求。
为了更为有效地形成上述功函数层70，优选地，采用原子层沉积工艺绕铁电层60的裸露表面形成功函数层70。并且，为了使上述功函数层70实现对开启电压的有效调整，优选地，当衬底10为N型掺杂时，上述功函数层70的能隙为4.1～4.4eV，优选形成功函数层70的材料为TiAl；当衬底10为P型掺杂，上述功函数层70的能隙为4.7～4.9eV，优选形成功函数层70的材料为TiN。
并且，当采用前栅工艺时，在形成栅极80的步骤之后，在第一区域中形成源极410，并在第三区域中形成漏极420。此时源/漏极与第一鳍体111中第二区域的两端连接，形成上述源/漏极的工艺可以为原位掺杂，本领域技术人员可以根据现有技术对上述原位掺杂的工艺条件进行合理设定。
根据本发明的另一个方面，提供了一种隧穿场效应晶体管，如图13和图14所示，包括：衬底10；第一鳍体111，位于衬底10上，第一鳍体111由沿长度方向顺次连接的第一区域、第二区域和第三区域组成；第一隔离层30，设置于衬底10与第一鳍体111之间，用于将第一鳍体111与衬底10隔离；界面氧化层50，形成于第二区域表面；铁电层60，围绕界面氧化层50设置；栅极80，围绕铁电层60设置；源极410，位于第一区域中，且源极410与第二区域的一端连接；以及漏极420，位于第三区域中，漏极420与第二区域的另一端连接，且源极410与漏极420的掺杂类型相反。
图13中未示出上述隧穿场效应晶体管中的栅极80，界面氧化层50、铁电层60和栅极80顺序围绕第一鳍体111中第二区域的剖面结构示意图如图14所示。
在本发明的上述隧穿场效应晶体管中由于栅极包裹用于形成沟道的第一鳍体中的第二区域，从而使提高了器件的栅控能力，在器件关断情况下，沟道中的载流子将会被完全耗尽，这使得源漏穿通漏电流得到很好的抑制；由于上述第一鳍体整体与衬底完全分离，隔绝了衬底方向漏电通路，从而降低了器件的漏电流；并且，由于形成上述铁电层的材料为负电容材料，具有极化特性，从而能够使器件的亚阈值斜率大大低于60mV/dec。
本发明的上述隧穿场效应晶体管可以由上述的制备方法制备而成，隧穿场效应晶体管还可以包括覆盖栅极80两侧且跨第一鳍体111的第二侧墙250，该第二侧墙250能够起到栅极80和源/漏极隔离的作用。
在本发明的上述隧穿场效应晶体管中，优选地，该隧穿场效应晶体管还包括功函数层70，功函数层70设置于铁电层60与栅极80之间，如图14所示。上述功函数层70用于器件的阈值电压调整，满足高性能器件和低功耗器件的要求。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
1、由于栅堆叠结构中的栅极包裹用于形成沟道的第一鳍体中的第二区域，从而使提高了器件的栅控能力，在器件关断情况下，沟道中的载流子将会被完全耗尽，这使得源漏穿通漏电流得到很好的抑制；
2、由于上述制备方法中得到的第一鳍体整体与衬底完全分离，隔绝了衬底方向漏电通路，从而降低了器件的漏电流；
3、由于形成上述铁电层的材料为负电容材料，具有极化特性，且该器件利用栅控制反向PN结遂穿机理，开关速度更快，从而能够使器件的亚阈值斜率大大低于60mV/dec，功耗更低；
4、隧穿场效应晶体管还包括功函数层，上述功函数层用于器件的阈值电压调整，满足高性能器件和低功耗器件的要求。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (16)
1.一种隧穿场效应晶体管的制备方法，其特征在于，包括以下步骤：
S1，在衬底(10)上形成与所述衬底(10)隔离的第一鳍体(111)，所述第一鳍体(111)由沿长度方向顺次连接的第一区域、第二区域和第三区域组成；
S2，围绕所述第二区域的裸露表面顺序形成层叠的界面氧化层(50)、铁电层(60)和栅极(80)，
以及，所述制备方法还包括以下步骤：
在所述第一区域中形成源极(410)，在所述第三区域中形成漏极(420)，所述源极(410)和所述漏极(420)分别与所述第二区域的两端连接，且所述源极(410)与所述漏极(420)的掺杂类型相反。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤S1包括以下步骤：
S11，在衬底(10)上形成鳍结构(110)，所述鳍结构(110)的两侧具有相对的凹槽；
S12，将所述鳍结构(110)氧化，其中所述凹槽对应的所述鳍结构(110)的位置被完全氧化以使所述鳍结构(110)形成独立的所述第一鳍体(111)和第二鳍体(112)，所述第一鳍体(111)位于所述第二鳍体(112)远离所述衬底(10)的一侧；
S13，在所述衬底(10)上沉积绝缘材料，以形成覆盖所述第一鳍体(111)和所述第二鳍体(112)的第一隔离层(30)；
S14，对所述第一隔离层(30)进行平坦化处理，以使所述第一隔离层(30)与所述第一鳍体(111)的上表面齐平。
3.根据权利要求2所述的制备方法，其特征在于，所述步骤S11包括以下过程：
S111，在所述衬底(10)上顺序形成第二隔离层(210)、牺牲层(220)和掩膜层(230)；
S112，采用图形化工艺去除部分所述牺牲层(220)和所述掩膜层(230)，以使部分所述第二隔离层(210)表面裸露；
S113，去除剩余的所述掩膜层(230)，并在所述第二隔离层(210)上形成覆盖于所述牺牲层(220)两侧的第一侧墙(240)；
S114，去除剩余的所述牺牲层(220)，并以所述第一侧墙(240)为掩膜去除部分所述第二隔离层(210)和部分所述衬底(10)，与所述第一侧墙(240)对应的部分所述衬底(10)凸起形成所述鳍结构(110)，同时所述鳍结构(110)的两侧形成有所述凹槽，所述凹槽由所述鳍结构(110)的1/3高度处延伸至2/3高度处。
4.根据权利要求3所述的制备方法，其特征在于，形成所述鳍结构(110)的过程包括：
采用各向异性刻蚀工艺去除部分所述第二隔离层(210)和部分所述衬底(10)，以使剩余的所述衬底(10)具有凸起结构；
采用各向同性刻蚀工艺在所述凸起结构的两侧形成所述凹槽；
采用各向异性刻蚀工艺去除位于所述凹槽下方的部分所述衬底(10)，以形成具有所述凹槽的所述鳍结构(110)。
5.根据权利要求2所述的制备方法，其特征在于，在所述步骤S1与所述步骤S2之间，所述制备方法还包括以下步骤：
从所述第一隔离层(30)的表面开始刻蚀去除部分所述第一隔离层(30)，以使部分所述第一鳍体(111)裸露；
在剩余的所述第一隔离层(30)上形成跨部分所述第一鳍体(111)的假栅堆叠，并在所述假栅堆叠的两侧形成跨部分所述第一鳍体(111)的第二侧墙；
去除所述假栅堆叠，位于所述第二侧墙之间的部分所述第一鳍体(111)为所述第二区域。
6.根据权利要求5所述的制备方法，其特征在于，在形成所述第二侧墙的步骤与去除所述假栅堆叠的步骤之间，在所述第一区域中形成所述源极(410)，并在所述第三区域中形成所述漏极(420)。
7.根据权利要求1所述的制备方法，其特征在于，在所述步骤S2中，采用臭氧处理绕所述第二区域的裸露表面形成所述界面氧化层(50)。
8.根据权利要求1所述的制备方法，其特征在于，在所述步骤S2中，采用原子层沉积工艺绕所述界面氧化层(50)的裸露表面形成所述铁电层(60)。
9.根据权利要求1所述的制备方法，其特征在于，形成所述铁电层(60)的材料包括HfZrO和/或HfSiO。
10.根据权利要求1所述的制备方法，其特征在于，在形成所述铁电层(60)与所述栅极(80)的步骤之间，所述步骤S2还包括以下步骤：
绕所述铁电层(60)的外周形成功函数层(70)。
11.根据权利要求10所述的制备方法，其特征在于，采用原子层沉积工艺绕所述铁电层(60)的裸露表面形成所述功函数层(70)。
12.根据权利要求10所述的制备方法，其特征在于，
所述衬底(10)为N型掺杂，所述功函数层(70)的能隙为4.1～4.4eV，优选形成所述功函数层(70)的材料为TiAl；或
所述衬底(10)为P型掺杂，所述功函数层(70)的能隙为4.7～4.9eV，优选形成所述功函数层(70)的材料为TiN。
13.根据权利要求1所述的制备方法，其特征在于，在形成所述栅极(80)的步骤之后，在所述第一区域中形成所述源极(410)，并在所述第三区域中形成所述漏极(420)。
14.一种隧穿场效应晶体管，其特征在于，包括：
衬底(10)；
第一鳍体(111)，位于所述衬底(10)上，所述第一鳍体(111)由沿长度方向顺次连接的第一区域、第二区域和第三区域组成；
第一隔离层(30)，设置于所述衬底(10)与所述第一鳍体(111)之间，用于将所述第一鳍体(111)与所述衬底(10)隔离；
界面氧化层(50)，形成于所述第二区域表面；
铁电层(60)，围绕所述界面氧化层(50)设置；
栅极(80)，围绕所述铁电层(60)设置；
源极(410)，位于所述第一区域中，且所述源极(410)与所述第二区域的一端连接；以及
漏极(420)，位于所述第三区域中，所述漏极(420)与所述第二区域的另一端连接，且所述源极(410)与所述漏极(420)的掺杂类型相反。
15.根据权利要求14所述的隧穿场效应晶体管，其特征在于，所述隧穿场效应晶体管还包括设置于所述铁电层(60)与所述栅极(80)之间的功函数层(70)。
16.根据权利要求14所述的隧穿场效应晶体管，其特征在于，所述隧穿场效应晶体管还包括覆盖所述栅极(80)两侧且跨所述第一鳍体(111)的第二侧墙(250)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711341022.4A CN108258048A (zh) | 2017-12-14 | 2017-12-14 | 隧穿场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711341022.4A CN108258048A (zh) | 2017-12-14 | 2017-12-14 | 隧穿场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108258048A true CN108258048A (zh) | 2018-07-06 |
Family
ID=62723161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711341022.4A Pending CN108258048A (zh) | 2017-12-14 | 2017-12-14 | 隧穿场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108258048A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783270A (zh) * | 2018-07-31 | 2020-02-11 | 台湾积体电路制造股份有限公司 | 半导体装置与半导体结构的形成方法、以及半导体装置 |
| CN113675266A (zh) * | 2021-07-26 | 2021-11-19 | 西安电子科技大学 | 负电容l型栅隧穿场效应晶体管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100140589A1 (en) * | 2008-12-04 | 2010-06-10 | Ecole Polytechnique Federale De Lausanne (Epfl) | Ferroelectric tunnel fet switch and memory |
| CN105470137A (zh) * | 2014-09-12 | 2016-04-06 | 中国科学院微电子研究所 | 一种鳍片刻蚀方法 |
| CN105489495A (zh) * | 2014-10-01 | 2016-04-13 | 格罗方德半导体公司 | 隧穿场效应晶体管以及制造此类晶体管的方法 |
| CN106463510A (zh) * | 2014-04-24 | 2017-02-22 | 美光科技公司 | 铁电场效晶体管、以行线和列线方式形成阵列的多个铁电场效晶体管以及形成多个铁电场效晶体管的方法 |
-
2017
- 2017-12-14 CN CN201711341022.4A patent/CN108258048A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100140589A1 (en) * | 2008-12-04 | 2010-06-10 | Ecole Polytechnique Federale De Lausanne (Epfl) | Ferroelectric tunnel fet switch and memory |
| CN106463510A (zh) * | 2014-04-24 | 2017-02-22 | 美光科技公司 | 铁电场效晶体管、以行线和列线方式形成阵列的多个铁电场效晶体管以及形成多个铁电场效晶体管的方法 |
| CN105470137A (zh) * | 2014-09-12 | 2016-04-06 | 中国科学院微电子研究所 | 一种鳍片刻蚀方法 |
| CN105489495A (zh) * | 2014-10-01 | 2016-04-13 | 格罗方德半导体公司 | 隧穿场效应晶体管以及制造此类晶体管的方法 |
Non-Patent Citations (1)
| Title |
|---|
| XIAOLONG MA, ETAL: ""Gate-All-Around Silicon Nanowire Transistors with channel-last process on bulk Si substrate"", 《IEICE ELECTRONICS EXPRESS》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783270A (zh) * | 2018-07-31 | 2020-02-11 | 台湾积体电路制造股份有限公司 | 半导体装置与半导体结构的形成方法、以及半导体装置 |
| CN110783270B (zh) * | 2018-07-31 | 2022-04-12 | 台湾积体电路制造股份有限公司 | 半导体装置与半导体结构的形成方法、以及半导体装置 |
| CN113675266A (zh) * | 2021-07-26 | 2021-11-19 | 西安电子科技大学 | 负电容l型栅隧穿场效应晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9281390B2 (en) | Structure and method for forming programmable high-K/metal gate memory device | |
| CN106684144B (zh) | 半导体结构的制造方法 | |
| US8410541B2 (en) | CMOSFET device with controlled threshold voltage characteristics and method of fabricating the same | |
| US9577057B2 (en) | Semiconductor device contacts | |
| US9773709B2 (en) | Forming CMOSFET structures with different contact liners | |
| US8178939B2 (en) | Interfacial barrier for work function modification of high performance CMOS devices | |
| CN105097555A (zh) | FinFET及其制造方法 | |
| CN106098768B (zh) | 交错型隧穿场效应晶体管 | |
| CN108288642A (zh) | 隧穿场效应晶体管及其制备方法 | |
| CN103811343B (zh) | FinFET及其制造方法 | |
| CN108666270A (zh) | 半导体结构及其形成方法 | |
| CN108288647A (zh) | 环栅纳米线场效应晶体管及其制备方法 | |
| CN106920839A (zh) | 半导体元件及其制作方法 | |
| US10916657B2 (en) | Tensile strain in NFET channel | |
| CN108133960A (zh) | 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 | |
| CN108258048A (zh) | 隧穿场效应晶体管及其制备方法 | |
| CN103681291A (zh) | 一种金属硅化物的形成方法 | |
| CN108565218A (zh) | 环栅纳米线场效应晶体管及其制备方法 | |
| WO2011097883A1 (zh) | 一种体接触器件结构及其制造方法 | |
| CN103311294B (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN108231584A (zh) | 环栅纳米线场效应晶体管及其制备方法 | |
| CN106206306B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN108288646A (zh) | 鳍型场效应晶体管及其制备方法 | |
| CN107591368A (zh) | 多阈值电压鳍式场效应晶体管及其形成方法 | |
| CN108933128A (zh) | 形成半导体装置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210629 Address after: 100021 No.3, Beitucheng West Road, Chaoyang District, Beijing Applicant after: Institute of Microelectronics of the Chinese Academy of Sciences Applicant after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Applicant before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180706 |
|
| RJ01 | Rejection of invention patent application after publication |