CN107591368A - 多阈值电压鳍式场效应晶体管及其形成方法 - Google Patents

多阈值电压鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN107591368A
CN107591368A CN201610527902.XA CN201610527902A CN107591368A CN 107591368 A CN107591368 A CN 107591368A CN 201610527902 A CN201610527902 A CN 201610527902A CN 107591368 A CN107591368 A CN 107591368A
Authority
CN
China
Prior art keywords
layer
opening
work
type
type workfunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610527902.XA
Other languages
English (en)
Other versions
CN107591368B (zh
Inventor
神兆旭
居建华
俞少峰
刘洋
李永明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610527902.XA priority Critical patent/CN107591368B/zh
Publication of CN107591368A publication Critical patent/CN107591368A/zh
Application granted granted Critical
Publication of CN107591368B publication Critical patent/CN107591368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种多阈值电压鳍式场效应晶体管及其形成方法，结合第三功函数层分别相对于第一功函数层、第二功函数层的有效功函数值的差异，以及第一开口相对于第二开口底部鳍部中掺杂的第一离子的浓度差异，实现了第一开口、第二开口、第三开口对应形成的鳍式场效应晶体管的阈值电压的差异。结合第六功函数层分别相对于第四功函数层、第五功函数层的有效功函数值的差异，以及第四开口相对于第五开口底部鳍部中掺杂的第二离子的浓度差异，实现了第四开口、第五开口和第六开口对应形成的鳍式场效应晶体管的阈值电压的差异。使得多阈值电压鳍式场效应晶体管的电学性能得到提高。

Description

多阈值电压鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种多阈值电压鳍式场效应晶体管及其形成方法。
背景技术
互补型金属氧化物半导体(Complementary Metal-Oxide Semiconductor，CMOS)晶体管是构成集成电路的基本半导体器件之一。所述互补型金属氧化物半导体晶体管包括：P型金属氧化物半导体(PMOS)晶体管和N型金属氧化物半导体(NMOS)晶体管。
为了减小调节PMOS晶体管和NMOS晶体管的阈值电压，会在PMOS晶体管和NMOS晶体管的栅介质层表面形成对应的功函数层。其中，PMOS晶体管的功函数层需要具有较高的功函数，而NMOS晶体管的功函数层需要具有较低的功函数。在PMOS晶体管和NMOS晶体管中，功函数层的材料不同，以满足各自功函数调节的需要。
另外，随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
为了适应集成电路设计中不同晶体管的开关速度的需要，需要形成具有多阈值电压的鳍式场效应晶体管。
然而，现有技术中形成的多阈值电压鳍式场效应晶体管的电学性能较差。
发明内容
本发明解决的问题是提供一种多阈值电压鳍式场效应晶体管及其形成方法，以提高多阈值电压鳍式场效应晶体管的电学性能。
为解决上述问题，本发明提供一种多阈值电压鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有鳍部；在所述半导体衬底和鳍部上形成层间介质层，所述层间介质层内具有暴露出鳍部的第一开口、第二开口、第三开口、第四开口、第五开口和第六开口，第一开口、第二开口、第三开口用于形成第一类型的鳍式场效应晶体管，第四开口、第五开口、第六开口用于形成第二类型的鳍式场效应晶体管，第二类型与第一类型相反，第一开口底部的鳍部中掺杂有第一浓度的第一离子，第二开口底部的鳍部中掺杂有第二浓度的第一离子，第二浓度大于第一浓度，第四开口底部的鳍部中掺杂有第三浓度的第二离子，第五开口底部的鳍部中掺杂有第四浓度的第二离子，第四浓度大于第三浓度；在第一开口的侧壁和底部形成第二类型的第一功函数层；在第二开口的侧壁和底部形成第二类型的第二功函数层，第二功函数层的有效功函数值等于第一功函数层的有效功函数值；在第三开口的侧壁和底部形成第二类型的第三功函数层，第三功函数层的有效功函数值大于第一功函数层的有效功函数值；在第四开口的侧壁和底部形成第二类型的第四功函数层；在第五开口的侧壁和底部形成第二类型的第五功函数层，第五功函数层的有效功函数值等于第四功函数层的有效功函数值；在第六开口的侧壁和底部形成第二类型的第六功函数层，第六功函数层的有效功函数值小于第四功函数层的有效功函数值；形成第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口、第六开口的侧壁和底部形成第一类型的第七功函数层。
可选的，当第一开口、第二开口和第三开口用于形成P型鳍式场效应晶体管时，第四开口、第五开口和第六开口用于形成N型鳍式场效应晶体管，第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的类型为N型，第七功函数层的类型为P型。
可选的，当第一开口、第二开口和第三开口用于形成N型鳍式场效应晶体管时，第四开口、第五开口和第六开口用于形成P型鳍式场效应晶体管，第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的类型为P型，第七功函数层的类型为N型。
可选的，形成第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的步骤包括：在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第一P型功函数层；去除第六开口中的第一P型功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第二P型功函数层；去除第三开口中的第一P型功函数层和第二P型功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第三P型功函数层；去除第一开口和第二开口中的第一P型功函数层、第二P型功函数层和第三P型功函数层；在形成第一P型功函数层之前，或者在去除第一开口和第二开口中的第一P型功函数层、第二P型功函数层和第三P型功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第四P型功函数层；其中，第一开口中的第四P型功函数层构成第一功函数层；第二开口中的第四P型功函数层构成第二功函数层；第三开口中的第三P型功函数层和第四P型功函数层构成第三功函数层；第四开口中的第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层构成第四功函数层；第五开口中的第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层构成第五功函数层；第六开口中的第二P型功函数层、第三P型功函数层和第四P型功函数层构成第六功函数层。
可选的，第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层的材料为TiN、TiSiN、TaN、TaAlN或者TaSiN。
可选的，第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层的材料相同；或者第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层的材料部分相同；或者第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层的材料各不相同。
可选的，在形成第一P型功函数层之前形成第四P型功函数层；所述多阈值电压鳍式场效应晶体管的形成方法还包括：在形成第四P型功函数层之后且在形成第一P型功函数层之前，还包括：在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第一阻挡层。
可选的，在去除第六开口中的第一P型功函数层的过程中，在去除第三开口中的第二P型功函数层和第一P型功函数层的过程中，以及在去除第一开口和第二开口中的第三P型功函数层、第二P型功函数层和第一P型功函数层的过程中，第一P型功函数层相对于第一阻挡层的刻蚀选择比为100:1～50:1。
可选的，在形成第一P型功函数层之前形成第四P型功函数层；所述多阈值电压鳍式场效应晶体管的形成方法还包括：去除第三开口中的第一P型功函数层和第二P型功函数层后，去除第三开口中的第四P型功函数层；去除第三开口中的第一P型功函数层、第二P型功函数层和第四P型功函数层后，形成第三P型功函数层；去除第一开口和第二开口中的第一P型功函数层、第二P型功函数层和第三P型功函数层后，去除第一开口和第二开口中的第四P型功函数层；去除第一开口和第二开口中的第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层后，在所述第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第五P型功函数层；其中，第一开口中的第五P型功函数层构成第一功函数层；第二开口中的第五P型功函数层构成第二功函数层；第三开口中的第三P型功函数层和第五P型功函数层构成第三功函数层；第四开口中的第一P型功函数层、第二P型功函数层、第三P型功函数层、第四P型功函数层和第五P型功函数层构成第四功函数层；第五开口中的第一P型功函数层、第二P型功函数层、第三P型功函数层、第四P型功函数层和第五P型功函数层构成第五功函数层；第六开口中的第二P型功函数层、第三P型功函数层、第四P型功函数层和第五P型功函数层构成第六功函数层。
可选的，形成第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的步骤包括：在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第六P型功函数层、位于第六P型功函数层上的第七P型功函数层、以及位于第七P型功函数层上的第八P型功函数层；去除第六开口中的第八P型功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第九P型功函数层；去除第一开口和第二开口中的第九P型功函数层、第八P型功函数层和第七P型功函数层；去除第三开口中的第九P型功函数层和第八P型功函数层；其中，第一开口中的第六P型功函数层构成第一功函数层；第二开口中的第六P型功函数层构成第二功函数层；第三开口中的第七P型功函数层和第六P型功函数层构成第三功函数层；第四开口中的第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层构成第四功函数层；第五开口中的第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层构成第五功函数层；第六开口中的第九P型功函数层、第七P型功函数层和第六P型功函数层构成第六功函数层。
可选的，第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层的材料为TiN、TiSiN、TaN、TaAlN或者TaSiN。
可选的，第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层的材料相同；或者第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层的材料部分相同；或者第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层的材料各不相同。
可选的，第七P型功函数层分别与第八P型功函数层、第六P型功函数层的材料不同。
可选的，在去除第六开口中的第八P型功函数层的过程中、以及去除第三开口中的第九P型功函数层和第八P型功函数层的过程中，第八P型功函数层相对于第七P型功函数层的刻蚀选择比为100:1～50:1；在去除第一开口和第二开口中的第九P型功函数层、第八P型功函数层和第七P型功函数层的过程中，第七P型功函数层相对于第六P型功函数层的刻蚀选择比为100:1～50:1。
可选的，形成第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的步骤包括：在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第六P型功函数层、位于第六P型功函数层上的第七P型功函数层、以及位于第七P型功函数层上的第八P型功函数层；去除第一开口和第二开口中的第八P型功函数层、第七P型功函数层和第六P型功函数层、以及第六开口中的第八P型功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第十P型功函数层，第十P型功函数层的有效功函数值小于第六P型功函数层与第七P型功函数层的总有效功函数值；去除第三开口中的第十P型功函数层和第八P型功函数层；其中，第一开口中的第十P型功函数层构成第一功函数层；第二开口中的第十P型功函数层构成第二功函数层；第三开口中的第七P型功函数层和第六P型功函数层构成第三功函数层；第四开口中的第十P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层构成第四功函数层；第五开口中的第十P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层构成第五功函数层；第六开口中的第十P型功函数层、第七P型功函数层和第六P型功函数层构成第六功函数层。
可选的，第七功函数层的材料为TiAl或TiAlN。
可选的，形成第七功函数层后，还包括：在第一开口中形成第一栅电极层；在第二开口中形成第二栅电极层；在第三开口中形成第三栅电极层；在第四开口中形成第四栅电极层；在第五开口中形成第五栅电极层；在第六开口中形成第六栅电极层。
本发明还提供一种鳍式场效应晶体管，包括：半导体衬底，所述半导体衬底表面具有鳍部，所述半导体衬底和鳍部上具有层间介质层，所述层间介质层内具有暴露出鳍部的第一开口、第二开口、第三开口、第四开口、第五开口和第六开口，第一开口、第二开口、第三开口用于形成第一类型的鳍式场效应晶体管，第四开口、第五开口、第六开口用于形成第二类型的鳍式场效应晶体管，第二类型与第一类型相反，第一开口底部的鳍部中掺杂有第一浓度的第一离子，第二开口底部的鳍部中掺杂有第二浓度的第一离子，第二浓度大于第一浓度，第四开口底部的鳍部中掺杂有第三浓度的第二离子，第五开口底部的鳍部中掺杂有第四浓度的第二离子，第四浓度大于第三浓度；第一功函数层，位于第一开口的侧壁和底部，第一功函数层的类型为第二类型；第二功函数层，位于第二开口的侧壁和底部，第二功函数层的类型为第二类型，第二功函数层的有效功函数值等于第一功函数层的有效功函数值；第三功函数层，位于第三开口的侧壁和底部，第三功函数层的类型为第二类型，第三功函数层的有效功函数值大于第一功函数层的有效功函数值；第四功函数层，位于第四开口的侧壁和底部，第四功函数层的类型为第二类型；第五功函数层，位于第五开口的侧壁和底部，第五功函数层的类型为第二类型，第五功函数层的有效功函数值等于第四功函数层的有效功函数值；第六功函数层，位于第六开口的侧壁和底部，第六功函数层的类型为第二类型，第六功函数层的有效功函数值小于第四功函数层的有效功函数值；第七功函数层，位于第一开口、第二开口、第三开口、第四开口、第五开口、第六开口的侧壁和底部，且位于第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层上，第七功函数层的类型为第一类型。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的多阈值电压鳍式场效应晶体管的形成方法，结合第三功函数层分别相对于第一功函数层、第二功函数层的有效功函数值的差异，以及第一开口相对于第二开口底部鳍部中掺杂的第一离子的浓度差异，实现了第一开口、第二开口、第三开口对应形成的鳍式场效应晶体管的阈值电压的差异。结合第六功函数层分别相对于第四功函数层、第五功函数层的有效功函数值的差异，以及第四开口相对于第五开口底部鳍部中掺杂的第二离子的浓度差异，实现了第四开口、第五开口和第六开口对应形成的鳍式场效应晶体管的阈值电压的差异。
其次，仅需要第一离子在第二开口底部鳍部中的浓度大于在第一开口底部鳍部中的浓度，以实现第二开口对应的鳍式场效应晶体管的阈值电压大于第一开口对应的鳍式场效应晶体管的阈值电压。使得能够采用较低浓度的第一离子，使得相应沟道的载流子迁移率提高。同时，使得鳍部对第一离子的掺杂空间的限制减少，第一离子对阈值电压调节的范围增大。
仅需要第二离子在第五开口底部鳍部中的浓度大于在第四开口底部鳍部中的浓度，以实现第五开口对应的鳍式场效应晶体管的阈值电压大于第四开口对应的鳍式场效应晶体管的阈值电压。使得能够采用较低浓度的第二离子，使得相应沟道的载流子迁移率提高。同时，使得鳍部对第二离子的掺杂空间的限制减少，第二离子对阈值电压调节的范围增大。
再次，第三开口相对于第二开口和第一开口对应形成的鳍式场效应晶体管的阈值电压的差别通过第三功函数层分别相对于第一功函数层、第二功函数层的有效功函数值的差异来实现，第六开口相对于第四开口和第五开口对应形成的鳍式场效应晶体管的阈值电压的差别通过第六功函数层分别相对于第四功函数层、第五功函数层的有效功函数值的差异来实现。通过有效功函数值的差别来实现阈值电压的差别，使得对阈值电压调节的范围增大。
本发明提供的多阈值电压鳍式场效应晶体管，结合第三功函数层分别相对于第一功函数层、第二功函数层的有效功函数值的差异，以及第一开口相对于第二开口底部鳍部中掺杂的第一离子的浓度差异，实现了第一开口、第二开口、第三开口对应形成的鳍式场效应晶体管的阈值电压的差异。结合第六功函数层分别相对于第四功函数层、第五功函数层的有效功函数值的差异，以及第四开口相对于第五开口底部鳍部中掺杂的第二离子的浓度差异，实现了第四开口、第五开口和第六开口对应形成的鳍式场效应晶体管的阈值电压的差异。
附图说明
图1至图12是本发明一实施例中多阈值电压鳍式场效应晶体管形成过程的结构示意图；
图13至图18是本发明另一实施例中多阈值电压鳍式场效应晶体管形成过程的结构示意图；
图19至图22是本发明又一实施例中多阈值电压鳍式场效应晶体管形成过程的结构示意图；
图23至图26是本发明又一实施例中多阈值电压鳍式场效应晶体管形成过程的结构示意图；
图27至图29是本发明又一实施例中多阈值电压鳍式场效应晶体管形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的多阈值电压鳍式场效应晶体管电学性能较差。
一种多阈值电压鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有鳍部，所述半导体衬底和鳍部上具有层间介质层和贯穿层间介质层的第一开口、第二开口、第三开口、第四开口、第五开口和第六开口，第一开口、第二开口、第三开口对应形成N型的鳍式场效应晶体管，第四开口、第五开口、第六开口对应形成的P型的鳍式场效应晶体管第一开口、第二开口和第三开口底部的鳍部中掺杂有第一离子，第一离子在第一开口底部的鳍部中的浓度小于在第二开口底部的鳍部中的浓度，第一离子在第二开口底部鳍部中的浓度小于在第三开口底部的鳍部中的浓度，第四开口、第五开口和第六开口底部的鳍部中掺杂有第二离子，第二离子在第四开口底部鳍部中的浓度小于在第五开口底部鳍部中的浓度，第二离子在第五开口底部鳍部中的浓度小于在第六开口底部鳍部中的浓度；在第一开口、第二开口、第三开口、第四开口、第五开口、第六开口中分别对应形成第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构、第五栅极结构和第六栅极结构。
第一离子适于调节由第一开口、第二开口、第三开口对应形成的鳍式场效应晶体管的阈值电压。第二离子适于调节由第四开口、第五开口、第六开口对应形成的鳍式场效应晶体管的阈值电压。
然而，上述实施例中形成的多阈值电压鳍式场效应晶体管的电学性能较差，经研究发现，原因在于：
第一离子在第一开口、第二开口和第三开口底部的鳍部中均需要形成浓度梯度，以实现第一开口、第二开口和第三开口对应鳍式场效应晶体管的值电压的差别。第二离子在第四开口、第五开口和第六开口底部的鳍部中均需要形成浓度梯度，以实现第四开口、第五开口和第六开口对应的鳍式场效应晶体管的阈值电压的差别。同时，由于鳍部的体积较小，鳍部对不同浓度差别的第一离子和第二离子的掺杂空间会形成较大的限制，导致多阈值电压鳍式场效应晶体管阈值电压可调的范围较小。从而导致多阈值电压鳍式场效应晶体管的电学性能降低。
在此基础上，本发明提供一种多阈值电压鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有鳍部；在所述半导体衬底和鳍部上形成层间介质层，所述层间介质层内具有暴露出鳍部的第一开口、第二开口、第三开口、第四开口、第五开口和第六开口，第一开口、第二开口、第三开口用于形成第一类型的鳍式场效应晶体管，第四开口、第五开口、第六开口用于形成第二类型的鳍式场效应晶体管，第二类型与第一类型相反，第一开口底部的鳍部中掺杂有第一浓度的第一离子，第二开口底部的鳍部中掺杂有第二浓度的第一离子，第二浓度大于第一浓度，第四开口底部的鳍部中掺杂有第三浓度的第二离子，第五开口底部的鳍部中掺杂有第四浓度的第二离子，第四浓度大于第三浓度；在第一开口的侧壁和底部形成第二类型的第一功函数层；在第二开口的侧壁和底部形成第二类型的第二功函数层，第二功函数层的有效功函数值等于第一功函数层的有效功函数值；在第三开口的侧壁和底部形成第二类型的第三功函数层，第三功函数层的有效功函数值大于第一功函数层的有效功函数值；在第四开口的侧壁和底部形成第二类型的第四功函数层；在第五开口的侧壁和底部形成第二类型的第五功函数层，第五功函数层的有效功函数值等于第四功函数层的有效功函数值；在第六开口的侧壁和底部形成第二类型的第六功函数层，第六功函数层的有效功函数值小于第四功函数层的有效功函数值；形成第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口、第六开口的侧壁和底部形成第一类型的第七功函数层。
结合第三功函数层分别相对于第一功函数层、第二功函数层的有效功函数值的差异，以及第一开口相对于第二开口底部鳍部中掺杂的第一离子的浓度差异，实现了第一开口、第二开口、第三开口对应形成的鳍式场效应晶体管的阈值电压的差异。结合第六功函数层分别相对于第四功函数层、第五功函数层的有效功函数值的差异，以及第四开口相对于第五开口底部鳍部中掺杂的第二离子的浓度差异，实现了第四开口、第五开口和第六开口对应形成的鳍式场效应晶体管的阈值电压的差异，提高了多阈值电压鳍式场效应晶体管的阈值电压可调的范围，使得多阈值电压鳍式场效应晶体管的电学性能得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图12是本发明一实施例中多阈值电压鳍式场效应晶体管形成过程的结构示意图。
参考图1，提供基底，所述基底表面具有第一伪栅极结构110、第二伪栅极结构113、第三伪栅极结构116、第四伪栅极结构120、第五伪栅极结构123和第六伪栅极结构126。
本实施例中，所述基底为半导体衬底100和位于半导体衬底100上的鳍部101。
所述半导体衬底100的材料可以是单晶硅、多晶硅或非晶硅；半导体衬底100的材料也可以是硅、锗、锗化硅、砷化镓等半导体材料。本实施例中，所述半导体衬底100的材料为硅。
所述基底包括第一区Ⅰ、第二区Ⅱ、第三区Ⅲ、第四区Ⅳ、第五区Ⅴ和第六区Ⅵ。
第一区Ⅰ、第二区Ⅱ和第三区Ⅲ的基底用于形成第一类型的鳍式场效应晶体管，第四区Ⅳ、第五区Ⅴ和第六区Ⅵ的基底用于形成第二类型的鳍式场效应晶体管，第二类型与第一类型相反。
当第一区Ⅰ、第二区Ⅱ和第三区Ⅲ的基底用于形成P型的鳍式场效应晶体管时，第四区Ⅳ、第五区Ⅴ和第六区Ⅵ的基底用于形成N型的鳍式场效应晶体管；当第一区Ⅰ、第二区Ⅱ和第三区Ⅲ的基底用于形成N型的鳍式场效应晶体管时，第四区Ⅳ、第五区Ⅴ和第六区Ⅵ的基底用于形成P型的鳍式场效应晶体管。
本实施例中，以第一区Ⅰ、第二区Ⅱ和第三区Ⅲ的基底用于形成N型的鳍式场效应晶体管，第四区Ⅳ、第五区Ⅴ和第六区Ⅵ的基底用于形成P型的鳍式场效应晶体管为例进行说明。
本实施例中，第一区Ⅰ的基底用于形成第一N型鳍式场效应晶体管，第二区Ⅱ的基底用于形成第二N型鳍式场效应晶体管，第三区Ⅲ的基底用于形成第三N型鳍式场效应晶体管。
本实施例中，第四区Ⅳ的基底用于形成第一P型鳍式场效应晶体管；第五区Ⅴ的基底用于形成第二P型鳍式场效应晶体管；第六区Ⅵ的基底用于形成第三P型鳍式场效应晶体管。
第一区Ⅰ、第二区Ⅱ、第三区Ⅲ的鳍部101中掺杂有第一阱离子，第一阱离子适于在第一区Ⅰ、第二区Ⅱ、第三区Ⅲ的鳍部101中形成具有第二类型的阱。
第四区Ⅳ、第五区Ⅴ和第六区Ⅵ的鳍部101中掺杂有第二阱离子，第二阱离子适于在第四区Ⅳ、第五区Ⅴ和第六区Ⅵ的鳍部101中形成具有第一类型的阱。
本实施例中，第一阱离子适于在第一区Ⅰ、第二区Ⅱ、第三区Ⅲ的鳍部101中形成P型阱；第二阱离子适于在第四区Ⅳ、第五区Ⅴ和第六区Ⅵ的鳍部101中形成N型阱。
第一区Ⅰ的鳍部101中掺杂有第一浓度的第一离子，第二区Ⅱ的鳍部101中掺杂有第二浓度的第一离子，第二浓度大于第一浓度。
第一离子的类型为第二类型。
本实施例中，第一离子为P型离子，如B离子或In离子。
所述第一离子适于调整第一区Ⅰ和第二区Ⅱ对应的鳍式场效应晶体管的阈值电压。
第一离子在第一区Ⅰ的鳍部101中浓度为1E18atom/cm3～1E20atom/cm3。第一离子在第二区Ⅱ的鳍部101中浓度为1E18atom/cm3～1E20atom/cm3。
需要说明的是，本实施例中，第三区Ⅲ的鳍部101中也掺杂有第一离子，第一离子在第三区Ⅲ的鳍部101中的浓度为第二浓度。在其它实施例中，第一离子在第三区的鳍部中的浓度可以为第一浓度，可以间于第一浓度和第二浓度之间，也可以小于第一浓度。
第四区Ⅳ的鳍部101中掺杂有第三浓度的第二离子，第五区Ⅴ的鳍部101中掺杂有第四浓度的第二离子，第四浓度大于第三浓度。
第二离子的类型为第一类型。
本实施例中，第二离子为N型离子，如P(磷)离子或者As离子。
所述第二离子适于调整第四区Ⅳ和第五区Ⅴ对应的鳍式场效应晶体管的阈值电压。
第二离子在第四区Ⅳ的鳍部101中浓度为1E18atom/cm3～1E20atom/cm3。第二离子在第五区Ⅴ和第六区Ⅵ的鳍部101中浓度为1E18atom/cm3～1E20atom/cm3。
需要说明的是，本实施例中，第六区Ⅵ的鳍部101中也掺杂有第二离子，第二离子在第六区Ⅵ的鳍部101中的浓度为第四浓度。在其它实施例中，第二离子在第六区的鳍部中的浓度也可以为第三浓度，可以间于第四浓度和第三浓度之间，也可以小于第三浓度。
所述半导体衬底100上还形成有隔离结构，所述隔离结构适于隔离相邻的鳍部101。
第一伪栅极结构110横跨第一区Ⅰ的鳍部101，覆盖部分第一区Ⅰ鳍部101的顶部表面和侧壁。第二伪栅极结构113横跨第二区Ⅱ的鳍部101，覆盖部分第二区Ⅱ鳍部101的顶部表面和侧壁。第三伪栅极结构116横跨第三区Ⅲ的鳍部101，覆盖部分第三区Ⅲ鳍部101的顶部表面和侧壁。
第四伪栅极结构120横跨第四区Ⅳ的鳍部101，覆盖部分第四区Ⅳ鳍部101的顶部表面和侧壁。第五伪栅极结构123横跨第五区Ⅴ的鳍部101，覆盖部分第五区Ⅴ鳍部101的顶部表面和侧壁。第六伪栅极结构126横跨第六区Ⅵ的鳍部101，覆盖部分第六区Ⅵ鳍部101的顶部表面和侧壁。
第一伪栅极结构110包括横跨第一区Ⅰ鳍部101的第一伪栅介质层111和位于第一伪栅介质层111表面的第一伪栅电极层112；第二伪栅极结构113包括横跨第二区Ⅱ鳍部101的第二伪栅介质层114和位于第二伪栅介质层114表面的第二伪栅电极层115；第三伪栅极结构116包括位于横跨第三区Ⅲ鳍部101的第三伪栅介质层116和位于第三伪栅介质层116表面的第三伪栅电极层118。
其中，第一伪栅介质层111位于第一区Ⅰ的隔离结构表面、覆盖部分第一区Ⅰ鳍部101的顶部表面和侧壁；第二伪栅介质层114位于第二区Ⅱ的隔离结构表面、覆盖部分第二区Ⅱ鳍部101的顶部表面和侧壁；第三伪栅介质层116位于第三区Ⅲ的隔离结构表面、覆盖部分第三区Ⅲ鳍部101的顶部表面和侧壁。
第四伪栅极结构120包括横跨第四区Ⅳ鳍部101的第四伪栅介质层121和位于第四伪栅介质层121表面的第四伪栅电极层122；第五伪栅极结构123包括横跨第五区Ⅴ鳍部101的第五伪栅介质层124和位于第五伪栅介质层124上的第五伪栅电极层125；第六伪栅极结构126包括位于横跨第六区Ⅵ鳍部101的第六伪栅介质层127和位于第六伪栅介质层127表面的第六伪栅电极层128。
其中，第四伪栅介质层121位于第四区Ⅳ的隔离结构表面、覆盖部分第四区鳍部101的顶部表面和侧壁；第五伪栅介质层124位于第五区Ⅴ的隔离结构表面、覆盖部分第五区鳍部101的顶部表面和侧壁；第六伪栅介质层127位于第六区Ⅵ的隔离结构表面、覆盖部分第六区鳍部101的顶部表面和侧壁。
第一伪栅电极层112、第二伪栅电极层115、第三伪栅电极层118、第四伪栅电极层122、第五伪栅电极层125和第六伪栅电极层128的材料为多晶硅。
若后续去除第一伪栅电极层112而形成第一开口，去除第二伪栅电极层115而形成第二开口，去除第三伪栅电极层118而形成第三开口，去除第四伪栅电极层122而形成第四开口，去除第五伪栅电极层125而形成第五开口，去除第六伪栅电极层128而形成第六开口，那么形成第一开口、第二开口、第三开口、第四开口、第五开口和第六开口后，第一伪栅介质层111构成第一栅介质层，第二伪栅介质层114构成第二栅介质层，第三伪栅介质层117构成第三栅介质层，第四伪栅介质层121构成第四栅介质层，第五伪栅介质层124构成第五栅介质层，第六伪栅介质层127构成第六栅介质层，故需要第一伪栅介质层111、第二伪栅介质层114、第三伪栅介质层117、第四伪栅介质层121、第五伪栅介质层124和第六伪栅介质层127的材料为材料为高K介质材料(K大于3.9)。
若后续去除第一伪栅极结构110而形成第一开口，去除第二伪栅极结构113而形成第二开口，去除第三伪栅极结构116而形成第三开口，去除第四伪栅极结构120而形成第四开口，去除第五伪栅极结构123而形成第五开口，去除第六伪栅极结构126而形成第六开口，那么在形成第一开口、第二开口、第三开口、第四开口、第五开口和第六开口后，需要在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口中分别对应形成第一栅介质层、第二栅介质层、第三栅介质层、第四栅介质层、第五栅介质层和第六栅介质层。那么第一伪栅介质层111、第二伪栅介质层114、第三伪栅介质层117、第四伪栅介质层121、第五伪栅介质层124和第六伪栅介质层127的材料为氧化硅。
本实施例中，以后续去除第一伪栅极结构110而形成第一开口，去除第二伪栅极结构113而形成第二开口，去除第三伪栅极结构116而形成第三开口，去除第四伪栅极结构120而形成第四开口，去除第五伪栅极结构123而形成第五开口，去除第六伪栅极结构126而形成第六开口为示例进行说明。
继续参考图1，在第一伪栅极结构110、第二伪栅极结构113、第三伪栅极结构116、第四伪栅极结构120、第五伪栅极结构123和第六伪栅极结构126两侧的鳍部101中形成源漏区(未标示)；形成源漏区后，在所述基底上形成覆盖第一伪栅极结构110、第二伪栅极结构113、第三伪栅极结构116、第四伪栅极结构120、第五伪栅极结构123和第六伪栅极结构126的侧壁的层间介质层150。
所述层间介质层150的材料包括氧化硅、碳氧化硅或者氮化硅。
参考图2，形成层间介质层150后，去除第一伪栅极结构110、第二伪栅极结构113、第三伪栅极结构116、第四伪栅极结构120、第五伪栅极结构123和第六伪栅极结构126。
去除第一伪栅极结构110后，形成第一开口151；去除第二伪栅极结构113后，形成第二开口152；去除第三伪栅极结构116后，形成第三开口153；去除第四伪栅极结构120后，形成第四开口154；去除第五伪栅极结构123后，形成第五开口155；去除第六伪栅极结构126后，形成第六开口156。
第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156均暴露出鳍部101。
采用干刻工艺、湿刻工艺或者干刻工艺和湿刻工艺结合的工艺去除第一伪栅极结构110、第二伪栅极结构113、第三伪栅极结构116、第四伪栅极结构120、第五伪栅极结构123和第六伪栅极结构126。第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156贯穿层间介质层150。
第一开口151底部的鳍部101中掺杂有第一浓度的第一离子，第二开口152底部的鳍部101中掺杂有第二浓度的第一离子，第二浓度大于第一浓度。
需要说明的是，本实施例中，第三开口153底部的鳍部101中也掺杂有第一离子，第一离子在第三开口153底部的鳍部101中的浓度为第二浓度。在其它实施例中，第一离子在第三开口底部的鳍部中的浓度可以为第一浓度，可以间于第一浓度和第二浓度之间，也可以小于第一浓度。
第四开口154底部的鳍部101中掺杂有第三浓度的第二离子，第五开口155底部的鳍部101中掺杂有第四浓度的第二离子，第四浓度大于第三浓度。
需要说明的是，本实施例中，第六开口156底部的鳍部101中也掺杂有第二离子，第二离子在第六开口156底部的鳍部101中的浓度为第四浓度。在其它实施例中，第二离子在第六开口底部的鳍部中的浓度可以为第三浓度，可以间于第四浓度和第三浓度之间，也可以小于第三浓度。
接着，在所述第一开口151中形成第一栅介质层、第一功函数层、第七功函数层和第一栅电极层；在第二开口152中形成第二栅介质层、第二功函数层、第七功函数层和第二栅电极层；在第三开口153中形成第三栅介质层、第三功函数层、第七功函数层和第三栅电极层；在第四开口154中形成第四栅介质层、第四功函数层、第七功函数层和第四栅电极层；在第五开口155中形成第五栅介质层、第五功函数层、第七功函数层和第五栅电极层，在第六开口156中形成第六栅介质层、第六功函数层、第七功函数层和第六栅电极层。
第一功函数层的有效功函数值等于第二功函数层的有效功函数值且小于第三功函数层的有效功函数值，第四功函数层的有效功函数值等于第五功函数层的有效功函数值且大于第六功函数层的有效功函数值。
本实施例中，第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的类型为N型，第七功函数层的类型为P型。
在其它实施例中，当第一开口、第二开口和第三开口用于形成N型鳍式场效应晶体管，第四开口、第五开口和第六开口用于形成P型鳍式场效应晶体管时，第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的类型为P型，第七功函数层的类型为N型。
下面详细介绍第一栅介质层、第一功函数层、第一栅电极层、第二栅介质层、第二功函数层、第二栅电极层、第三栅介质层、第三功函数层、第三栅电极层、第四栅介质层、第四功函数层、第四栅电极层、第五栅介质层、第五功函数层、第五栅电极层、第六栅介质层、第六功函数层、第六栅电极层和第七功函数层的形成过程。
参考图3，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155、第六开口156的底部和侧壁、以及层间介质层150上形成栅介质材料层130、以及位于栅介质材料层130上的第一P型功函数层160。
所述栅介质材料层130的材料为高K介质材料(K大于3.9)，如HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3、La2O3、HfSiO4。
第一P型功函数层160的材料可以为TiN、TiSiN、TaN、TaAlN或者TaSiN。
第一P型功函数层160的厚度可以为10埃～20埃。
形成栅介质材料层130、第一P型功函数层160的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。
需要说明的是，第一P型功函数层160在栅介质材料层130上进行保形沉积。
参考图4，去除第六开口156中的第一P型功函数层160。
具体的，去除第六开口156中的第一P型功函数层160的步骤为：形成第一掩膜层(未图示)，所述第一掩膜层覆盖第一开口151、第二开口152、第三开口153、第四开口154和第五开口155且暴露出第六开口156；以所述第一掩膜层为掩膜刻蚀去除第六开口156中的第一P型功函数层160；去除第一掩膜层。
所述第一掩膜层的材料包括光刻胶。
在去除第六开口156中的第一P型功函数层160的过程中，栅介质材料层130作为刻蚀停止层。
参考图5，去除第六开口156中的第一P型功函数层160后，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部形成第二P型功函数层161。
第二P型功函数层161的材料、厚度和形成方法参照第一P型功函数层160的材料、厚度和形成方法。
需要说明的是，第二P型功函数层161在栅介质材料层130和第一P型功函数层160上进行保形沉积。
参考图6，去除第三开口153中的第一P型功函数层160和第二P型功函数层161。
去除第三开口153中的第一P型功函数层160和第二P型功函数层161的步骤为：形成第二掩膜层(未图示)，所述第二掩膜层覆盖第一开口151、第二开口152、第四开口154、第五开口155和第六开口156且暴露出第三开口153；以所述第二掩膜层为掩膜刻蚀去除第三开口153中的第一P型功函数层160和第二P型功函数层161；去除第二掩膜层。
所述第二掩膜层的材料包括光刻胶。
在刻蚀去除第三开口153中的第一P型功函数层160和第二P型功函数层161的过程中，栅介质材料层130作为刻蚀停止层。
参考图7，去除第三开口153中的第一P型功函数层160和第二P型功函数层161后，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部形成第三P型功函数层163。
第三P型功函数层163的材料、厚度和形成方法参照第一P型功函数层160的材料、厚度和形成方法。
需要说明的是，第三P型功函数层163在栅介质材料层130、第一P型功函数层160和第二P型功函数层161上进行保形沉积。
参考图8，去除第一开口151和第二开口152中的第一P型功函数160层、第二P型功函数层161和第三P型功函数层163。
去除第一开口151和第二开口152中的第一P型功函数160层、第二P型功函数层161和第三P型功函数层163的步骤为：形成第三掩膜层(未图示)，所述第三掩膜层覆盖第三开口153、第四开口154、第五开口155和第六开口156且暴露出第一开口151和第二开口152；以所述第三掩膜层为掩膜刻蚀去除第一开口151和第二开口152中的第一P型功函数160层、第二P型功函数层161和第三P型功函数层163；去除第三掩膜层。
所述第三掩膜层的材料包括光刻胶。
在刻蚀去除第一开口151和第二开口152中的第一P型功函数160层、第二P型功函数层161和第三P型功函数层163的过程中，栅介质材料层130作为刻蚀停止层。
参考图9，去除第一开口151和第二开口152中的第一P型功函数160层、第二P型功函数层161和第三P型功函数层163后，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部形成第四P型功函数层164。
第四P型功函数层164的材料、厚度和形成方法参照第一P型功函数层160的材料、厚度和形成方法。
需要说明的是，第四P型功函数层164在栅介质材料层130、第一P型功函数层160、第二P型功函数层161和第三P型功函数层163上进行保形沉积。
第一P型功函数层160、第二P型功函数层161、第三P型功函数层163和第四P型功函数层164的材料相同；或者第一P型功函数层160、第二P型功函数层161、第三P型功函数层163和第四P型功函数层164的材料部分相同；或者第一P型功函数层160、第二P型功函数层161、第三P型功函数层163和第四P型功函数层164的材料各不相同。
接着，参考图10，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155、第六开口156的侧壁和底部形成具有第一类型的第七功函数层170。
本实施例中，第七功函数层170的类型为N型，相应的，第七功函数层的材料为TiAl或TiAlN。
第七功函数层170的厚度可以为10埃～100埃。
形成第七功函数层170的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。
需要说明的是，第七功函数层170在栅介质材料层130、第一P型功函数层160、第二P型功函数层161、第三P型功函数层163和第四P型功函数层164上进行保形沉积。
本实施例中，第七功函数层170在形成第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层后形成的原因在于：
第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层能够分别直接和栅介质材料层130接触。使得第一功函数层和栅介质材料层130之间界面的偶极子影响第一开口151对应形成的鳍式场效应晶体管的阈值电压，第二功函数层和栅介质材料层130之间界面的偶极子影响第二开口152对应形成的鳍式场效应晶体管的阈值电压，第三功函数层和栅介质材料层130之间界面的偶极子影响第三开口153对应形成的鳍式场效应晶体管的阈值电压，第四功函数层和栅介质材料层130之间界面的偶极子影响第四开口154对应形成的鳍式场效应晶体管的阈值电压，第五功函数层和栅介质材料层130之间界面的偶极子影响第五开口155对应形成的鳍式场效应晶体管的阈值电压，第六功函数层和栅介质材料层130之间界面的偶极子影响第六开口156对应形成的鳍式场效应晶体管的阈值电压。
由于功函数层层叠的差别影响功函数层和栅介质材料层界面偶极子的分布，因此当第三功函数层分别相对于第一功函数层、第二功函数层层叠情况不同时，能够显著使得第三开口153相对于第一开口151和第二开口152对应形成的鳍式场效应晶体管的阈值电压产生差别；当第六功函数层分别相对于第五功函数层、第四功函数层层叠情况的不同时，能够显著使第六开口156相对于第五开口155和第四开口154对应形成的鳍式场效应晶体管的阈值电压产生差别。
接着，参考图11，在第一开口151(参考图10)、第二开口152(参考图10)、第三开口153(参考图10)、第四开口154(参考图10)、第五开口155(参考图10)和第六开口156(参考图10)中、以及层间介质层150上形成栅电极材料层180。
所述栅电极材料层180的材料可以为Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
形成所述栅电极材料层180的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。
参考图12，去除高于层间介质层150顶部表面的栅介质材料层130、第一P型功函数层160、第二P型功函数层161、第三P型功函数层163和第四P型功函数层164、第七功函数层170和栅电极材料层180。
去除高于层间介质层150顶部表面的栅介质材料层130、第一P型功函数层160、第二P型功函数层161、第三P型功函数层163和第四P型功函数层164、第七功函数层170和栅电极材料层180的方法为平坦化工艺，如化学机械研磨工艺。
从而在第一开口151(参考图2)中形成位于第一开口151侧壁和底部的第一栅介质层131、位于第一栅介质层131上的第一功函数层、位于第一功函数层上的第七功函数层170、以及位于第七功函数层170上的第一栅电极层181；在第二开口152(参考图2)中形成位于第二开口152侧壁和底部的第二栅介质层132、位于第二栅介质层132上的第二功函数层、位于第二功函数层上的第七功函数层170、以及位于第七功函数层170上的第二栅电极层182；在第三开口153(参考图2)中形成位于第三开口153侧壁和底部的第三栅介质层133、位于第三栅介质层133上的第三功函数层、位于第三功函数层上的第七功函数层170、以及位于第七功函数层170上的第三栅电极层183。
从而在第四开口154(参考图2)中形成位于第四开口154侧壁和底部的第四栅介质层134、位于第四栅介质层134上的第四功函数层、位于第四功函数层上的第七功函数层170、以及位于第七功函数层170上的第四栅电极层184；在第五开口155(参考图2)中形成位于第五开口155侧壁和底部的第五栅介质层135、位于第五栅介质层135上的第五功函数层、位于第五功函数层上的第七功函数层170、以及位于第七功函数层170上的第五栅电极层185；在第六开口156(参考图2)中形成位于第六开口156侧壁和底部的第六栅介质层136、位于第六栅介质层136上的第六功函数层、位于第六功函数层上的第七功函数层170、以及位于第七功函数层170上的第六栅电极层186。
其中，第一开口151中的第四P型功函数层164构成第一功函数层；第二开口152中的第四P型功函数层164构成第二功函数层；第三开口153中的第三P型功函数层163和第四P型功函数层164构成第三功函数层。
其中，第四开口154中的第一P型功函数层160、第二P型功函数层161、第三P型功函数层163和第四P型功函数层164构成第四功函数层；第五开口155中的第一P型功函数层160、第二P型功函数层161、第三P型功函数层163和第四P型功函数层164构成第五功函数层；第六开口156中的第二P型功函数层161、第三P型功函数层163和第四P型功函数层164构成第六功函数层。
第一栅介质层131、第二栅介质层132、第三栅介质层133、第四栅介质层134、第五栅介质层135、第六栅介质层136对应栅介质材料层130；第一栅电极层181、第二栅电极层182、第三栅电极层183、第四栅电极层184、第五栅电极层185、第六栅电极层186对应栅电极材料层180。
由于第一开口151和第二开口152中层叠的功函数材料相同，第一离子在第一开口151底部的鳍部101中的浓度为第一浓度，第一离子在第二开口151底部的鳍部101中的浓度为第二浓度，第二浓度大于第一浓度，因此使得第一开口151对应形成的N型鳍式场效应晶体管的阈值电压小于第二开口152对应形成的N型鳍式场效应晶体管的阈值电压。
本实施例中，由于第三开口153比第二开口152中多第三P型功函数层163，且第一离子在第三开口153和第二开口152底部的鳍部101中的浓度均为第二浓度，使得第二开口152对应形成的N型鳍式场效应晶体管的阈值电压小于第三开口153对应形成的N型鳍式场效应晶体管的阈值电压。
需要说明的是，当第一离子在第三开口153底部的鳍部101中的浓度为第一浓度、间于第一浓度和第二浓度之间或者小于第一浓度时，由于通过有效功函数值的差别来实现阈值电压的差别对阈值电压调节的程度大于通过第一离子在第三开口153相对于第一开口151和第二开口152中浓度的差别对阈值电压调节的程度，能够实现第二开口152对应形成的N型鳍式场效应晶体管的阈值电压小于第三开口153对应形成的N型鳍式场效应晶体管的阈值电压。
由于第四开口154和第五开口155中层叠的功函数材料相同，第二离子在第四开口154底部的鳍部101中的浓度为第三浓度，第二离子在第五开口155底部的鳍部101中的浓度为第四浓度，第四浓度大于第三浓度，因此使得第四开口154对应形成的P型鳍式场效应晶体管的阈值电压小于第五开口155对应形成的P型鳍式场效应晶体管的阈值电压。
本实施例中，由于第五开口155比第六开口156中多第一P型功函数层160，且第二离子在第五开口155和第六开口156底部的鳍部101中浓度均为第四浓度，使得第五开口155对应形成P型鳍式场效应晶体管的阈值电压小于第六开口156对应形成P型鳍式场效应晶体管的阈值电压。
需要说明的是，当第二离子在第六开口156底部的鳍部101中的浓度为第三浓度、间于第三浓度和第四浓度之间或者小于第三浓度时，由于通过有效功函数值的差别来实现阈值电压的差别对阈值电压调节的程度大于通过第二离子在第六开口156相对于第四开口154和第五开口155中浓度的差别对阈值电压调节的程度，能够实现第五开口155对应形成的P型鳍式场效应晶体管的阈值电压小于第六开口156对应形成的P型鳍式场效应晶体管的阈值电压。
其次，仅需要第一离子在第二开口152底部鳍部101中的浓度大于在第一开口151底部鳍部101中的浓度，以实现第二开口152对应的鳍式场效应晶体管的阈值电压大于第一开口151对应的鳍式场效应晶体管的阈值电压。无需依靠第一离子在第三开口153底部鳍部101中的浓度大于第二开口152底部鳍部101中的浓度以实现第三开口153对应鳍式场效应晶体管的阈值电压大于第二开口152对应鳍式场效应晶体管的阈值电压。使得能够采用较低浓度的第一离子，使得相应沟道的载流子迁移率提高。同时，使得鳍部101对第一离子的掺杂空间的限制减少，第一离子对阈值电压调节的范围增大。
仅需要第二离子在第五开口155底部鳍部101中的浓度大于在第四开口154底部鳍部101中的浓度，以实现第五开口155对应的鳍式场效应晶体管的阈值电压大于第四开口154对应的鳍式场效应晶体管的阈值电压。无需依靠第二离子在第六开口156底部鳍部101中的浓度大于第五开口155底部鳍部101中的浓度以实现第六开口156对应鳍式场效应晶体管的阈值电压大于第五开口155对应鳍式场效应晶体管的阈值电压。使得能够采用较低浓度的第二离子，使得相应沟道的载流子迁移率提高。同时，使得鳍部101对第二离子的掺杂空间的限制减少，第二离子对阈值电压调节的范围增大。
另外，第三开口153相对于第二开口152和第一开口151对应形成的鳍式场效应晶体管的阈值电压的差别通过第三功函数层分别相对于第一功函数层、第二功函数层的有效功函数值的差异来实现，第六开口156相对于第四开口154和第五开口155对应形成的鳍式场效应晶体管的阈值电压的差别通过第六功函数层分别相对于第四功函数层、第五功函数层的有效功函数值的差异来实现。通过有效功函数值的差别来实现阈值电压的差别，使得对阈值电压调节的范围增大。
图13至图18是本发明另一实施例中多阈值电压鳍式场效应晶体管形成过程的结构示意图。
本实施例与前一实施例的区别在于：在形成栅介质材料层130后，且在形成第一P型功函数层之前，在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第四P型功函数层。关于本实施例与前一实施例相同的部分，不再详述。
参考图13，图13为在图2基础上形成的结构示意图，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部、以及层间介质层150的顶部表面形成栅介质材料层130、位于栅介质材料层130上的第四P型功函数层264和位于第四P型功函数层264上的第一P型功函数层260。
第一P型功函数层260的材料、厚度和形成工艺参照第一P型功函数层160的材料、厚度和形成工艺。第四P型功函数层264的材料、厚度和形成工艺参照第四P型功函数层164的材料、厚度和形成工艺。
本实施例中，在形成第四P型功函数层264之后且在形成第一P型功函数层260之前，还包括：在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部形成第一阻挡层290。
第一阻挡层290的材料为TaN、TaAlN或者TaSiN。
在其它实施例中，可以不形成第一阻挡层290。
参考图14，去除第六开口156中的第一P型功函数层260。
本实施例中，在去除第六开口156中的第一P型功函数层260的过程中，第一阻挡层290作为刻蚀停止层，第一P型功函数层260相对于第一阻挡层290的刻蚀选择比为100:1～50:1。
参考图15，去除第六开口156中的第一P型功函数层260后，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部形成第二P型功函数层261。
第二P型功函数层261的材料、厚度和形成方法参照第二P型功函数层161的材料、厚度和形成方法。
参考图16，去除第三开口153中的第二P型功函数层261和第一P型功函数层260。
本实施例中，在去除第三开口153中的第二P型功函数层261和第一P型功函数层260的过程中，第一阻挡层290作为刻蚀停止层，第一P型功函数层260相对于第一阻挡层290的刻蚀选择比为100:1～50:1。
参考图17，去除第三开口153中的第二P型功函数层261和第一P型功函数层260后，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部形成第三P型功函数层263。
第三P型功函数层263的材料、厚度和形成方法参照第三P型功函数层163的材料、厚度和形成方法。
参考图18，去除第一开口151和第二开口152中的第三P型功函数层263、第二P型功函数层261和第一P型功函数层260。
本实施例中，在去除第一开口151和第二开口152中的第三P型功函数层263、第二P型功函数层261和第一P型功函数层260的过程中，第一阻挡层290作为刻蚀停止层，第一P型功函数层260相对于第一阻挡层290的刻蚀选择比为100:1～50:1。
接着，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155、第六开口156的侧壁和底部形成具有第一类型的第七功函数层；然后，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156中、以及层间介质层150上形成栅电极材料层；去除高于层间介质层150顶部表面的栅电极材料层、第七功函数层、第三P型功函数层263、第二P型功函数层261、第一P型功函数层260、第一阻挡层290、第四P型功函数层264和栅介质材料层130。
其中，第一开口151中的第四P型功函数层264和第一阻挡层290构成第一功函数层；第二开口152中的第四P型功函数层264和第一阻挡层290构成第二功函数层；第三开口153中的第三P型功函数层263、第四P型功函数层264和第一阻挡层290构成第三功函数层。
其中，第四开口154中的第一P型功函数层260、第二P型功函数层261、第三P型功函数层263、第四P型功函数层264和第一阻挡层290构成第四功函数层；第五开口155中的第一P型功函数层260、第二P型功函数层261、第三P型功函数层263、第四P型功函数层264和第一阻挡层290构成第五功函数层；第六开口156中的第二P型功函数层261、第三P型功函数层263、第四P型功函数层264和第一阻挡层290构成第六功函数层。
需要说明的是，若没有形成第一阻挡层，第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层中均不包括第一阻挡层。
基于和前一实施例相同的理由，使得第一开口151对应形成的N型鳍式场效应晶体管的阈值电压小于第二开口152对应形成的N型鳍式场效应晶体管的阈值电压，使得第二开口152对应形成的N型鳍式场效应晶体管的阈值电压小于第三开口153对应形成的N型鳍式场效应晶体管的阈值电压。
基于和前一实施例相同的理由，使得第四开口154对应形成的P型鳍式场效应晶体管的阈值电压小于第五开口155对应形成的P型鳍式场效应晶体管的阈值电压，使得第五开口155对应形成P型鳍式场效应晶体管的阈值电压小于第六开口156对应形成P型鳍式场效应晶体管的阈值电压。
图19至图22是本发明又一实施例中多阈值电压鳍式场效应晶体管形成过程的结构示意图。
参考图19，图19为在图15基础上形成示意图，去除第三开口153中的第二P型功函数层261、第一P型功函数层260和第四P型功函数层264。
在去除第三开口153中的第二P型功函数层261、第一P型功函数层260和第四P型功函数层264的过程中，以栅介质材料层130作为刻蚀停止层。
具体的，去除第三开口153中的第二P型功函数层261和第一P型功函数层260后，去除第三开口153中的第四P型功函数层264。
本实施例中，在去除第三开口153中的第二P型功函数层261、第一P型功函数层260和第四P型功函数层264的过程中，还去除了第三开口153中的第一阻挡层290。
参考图20，去除第三开口153中的第二P型功函数层261、第一P型功函数层260和第四P型功函数层264后，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部形成第三P型功函数层363。
第三P型功函数层363的材料、厚度和形成方法参照第三P型功函数层163的材料、厚度和形成方法。
参考图21，去除第一开口151和第二开口152中的第三P型功函数层363、第二P型功函数层261、第一P型功函数层260和第四P型功函数层264。
在去除第一开口151和第二开口152中的第三P型功函数层363、第二P型功函数层261、第一P型功函数层260和第四P型功函数层264的过程中，以栅介质材料层130作为刻蚀停止层。
具体的，去除第一开口151和第二开口152中的第三P型功函数层363、第二P型功函数层261和第一P型功函数层260后，去除第一开口151和第二开口152中的第四P型功函数层264。
本实施例中，在去除第一开口151和第二开口152中的第三P型功函数层363、第二P型功函数层261、第一P型功函数层260和第四P型功函数层264的过程中，还去除了第一开口151和第二开口152中的第一阻挡层290。
参考图22，去除第一开口151和第二开口152中的第三P型功函数层363、第二P型功函数层261、第一P型功函数层260和第四P型功函数层264后，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部形成第五P型功函数层365。
第五P型功函数层365的材料可以为TiN、TiSiN、TaN、TaAlN或者TaSiN。
第五P型功函数层365的厚度可以为10埃～20埃。
形成第五P型功函数层365的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。
第一P型功函数层260、第二P型功函数层261、第三P型功函数层363、第四P型功函数层264和第五P型功函数层365的材料相同；或者第一P型功函数层260、第二P型功函数层261、第三P型功函数层363、第四P型功函数层264和第五P型功函数层365的材料部分相同；或者第一P型功函数层260、第二P型功函数层261、第三P型功函数层363、第四P型功函数层264和第五P型功函数层365的材料各不相同。
接着，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155、第六开口156的侧壁和底部形成具有第一类型的第七功函数层；然后，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156中、以及层间介质层150上形成栅电极材料层；去除高于层间介质层150顶部表面的栅电极材料层、第七功函数层、第五P型功函数层365、第三P型功函数层363、第二P型功函数层261、第一P型功函数层260、第一阻挡层290、第四P型功函数层264和栅介质材料层130。
其中，第一开口151中的第五P型功函数层365构成第一功函数层；第二开口152中的第五P型功函数层365构成第二功函数层；第三开口153中的第五P型功函数层365和第三P型功函数层363构成第三功函数层。
其中，第四开口154中的第五P型功函数层365、第三P型功函数层363、第二P型功函数层261、第一P型功函数层260、第一阻挡层290和第四P型功函数层264构成第四功函数层；第五开口155中的第五P型功函数层365、第三P型功函数层363、第二P型功函数层261、第一P型功函数层260、第一阻挡层290、第四P型功函数层264构成第五功函数层；第六开口156中的第五P型功函数层365、第三P型功函数层363、第二P型功函数层261、第一阻挡层290和第四P型功函数层264构成第六功函数层。
需要说明的是，若没有形成第一阻挡层，第四功函数层、第五功函数层和第六功函数层中均不包括第一阻挡层。
基于和前一实施例相同的理由，使得第一开口151对应形成的N型鳍式场效应晶体管的阈值电压小于第二开口152对应形成的N型鳍式场效应晶体管的阈值电压，使得第二开口152对应形成的N型鳍式场效应晶体管的阈值电压小于第三开口153对应形成的N型鳍式场效应晶体管的阈值电压。
基于和前一实施例相同的理由，使得第四开口154对应形成的P型鳍式场效应晶体管的阈值电压小于第五开口155对应形成的P型鳍式场效应晶体管的阈值电压，使得第五开口155对应形成P型鳍式场效应晶体管的阈值电压小于第六开口156对应形成P型鳍式场效应晶体管的阈值电压。
图23至图26是本发明又一实施例中多阈值电压鳍式场效应晶体管形成过程的结构示意图。
参考图23，图23为在图2基础上形成的示意图，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部、以及层间介质层150上形成栅介质材料层130、位于栅介质材料层130上的第六P型功函数层466、位于第六P型功函数层466上的第七P型功函数层467、以及位于第七P型功函数层467上的第八P型功函数层468。
第八P型功函数层468、第七P型功函数层467和第六P型功函数层466的材料为TiN、TiSiN、TaN、TaAlN或者TaSiN。
第八P型功函数层468、第七P型功函数层467和第六P型功函数层466的厚度为10埃～20埃。
形成第八P型功函数层468、第七P型功函数层467和第六P型功函数层466的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。
本实施例中，第七P型功函数层467分别与第八P型功函数层468、第六P型功函数层466的材料不同。在其它实施例中，第七P型功函数层分别与第八P型功函数层、第六P型功函数层的材料相同。
参考图24，去除第六开口166中的第八P型功函数层468。
本实施例中，在去除第六开口166中的第八P型功函数层468的过程中，第七P型功函数层467作为刻蚀停止层，第八P型功函数层468相对于第七P型功函数层467的刻蚀选择比为100:1～50:1。
参考图25，去除第六开口166中的第八P型功函数层468后，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部形成第九P型功函数层469。
第九P型功函数层469的材料、厚度和形成方法参照第六P型功函数层466的材料、厚度和形成方法。
本实施例中，第九P型功函数层469、第八P型功函数层468、第七P型功函数层467和第六P型功函数层466的材料部分相同。在其它实施例中，第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层的材料相同；或者第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层的材料各不相同。
参考图26，去除第一开口151和第二开口152中的第九P型功函数层469、第八P型功函数层468和第七P型功函数层467；去除第三开口153中的第九P型功函数层469、第八P型功函数层468。
本实施例中，在去除第一开口151和第二开口152中的第九P型功函数层469、第八P型功函数层468和第七P型功函数层467的过程中，第六P型功函数层466作为刻蚀停止层，第七P型功函数层467相对于第六P型功函数层466的刻蚀选择比为100:1～50:1。
本实施例中，在去除第三开口153中的第九P型功函数层469、第八P型功函数层468的过程中，第七P型功函数层467作为刻蚀停止层，第八P型功函数层468相对于第七P型功函数层467的刻蚀选择比为100:1～50:1。
接着，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155、第六开口156的侧壁和底部形成具有第一类型的第七功函数层；然后在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156中、以及层间介质层150上形成栅电极材料层；去除高于层间介质层150顶部表面的栅电极材料层、第七功函数层、第九P型功函数层469、第八P型功函数层468、第七P型功函数层467、第六P型功函数层466和栅介质材料层130。
其中，第一开口151中的第六P型功函数层466构成第一功函数层；第二开口152中的第六P型功函数层466构成第二功函数层；第三开口153中的第七P型功函数层467和第六P型功函数层466构成第三功函数层。
其中，第四开口154中的第九P型功函数层469、第八P型功函数层468、第七P型功函数层467和第六P型功函数层466构成第四功函数层；第五开口155中的第九P型功函数层469、第八P型功函数层468、第七P型功函数层467和第六P型功函数层466构成第五功函数层；第六开口156中的第九P型功函数层469、第七P型功函数层467和第六P型功函数层466构成第六功函数层。
基于和前一实施例相同的理由，使得第一开口151对应形成的N型鳍式场效应晶体管的阈值电压小于第二开口152对应形成的N型鳍式场效应晶体管的阈值电压。由于第三开口153比第二开口152中多第七P型功函数层467，且第一离子在第三开口153和第二开口152底部的鳍部101中的浓度均为第二浓度，使得第二开口152对应形成的N型鳍式场效应晶体管的阈值电压小于第三开口153对应形成的N型鳍式场效应晶体管的阈值电压。
基于和前一实施例相同的理由，使得第四开口154对应形成的P型鳍式场效应晶体管的阈值电压小于第五开口155对应形成的P型鳍式场效应晶体管的阈值电压。由于第五开口155比第六开口156中多第八P型功函数层468，且第二离子在第五开口155和第六开口156底部的鳍部101中浓度均为第四浓度，使得第五开口155对应形成P型鳍式场效应晶体管的阈值电压小于第六开口156对应形成P型鳍式场效应晶体管的阈值电压。
图27至图29是本发明又一实施例中多阈值电压鳍式场效应晶体管形成过程的结构示意图。
参考图27，图27为在图23基础上形成的示意图，去除第一开口151和第二开口152中的第八P型功函数层468、第七P型功函数层467和第六P型功函数层466、以及第六开口166中的第八P型功函数层468。
本实施例中，在去除第一开口151和第二开口152中的第八P型功函数层468、第七P型功函数层467和第六P型功函数层466的过程中，栅介质材料层130作为刻蚀停止层。
本实施例中，在去除第六开口166中的第八P型功函数层468的过程中，第七P型功函数层467作为刻蚀停止层，第八P型功函数层468相对于第七P型功函数层467的刻蚀选择比为100:1～50:1。
参考图28，去除第一开口151和第二开口152中的第八P型功函数层468、第七P型功函数层467和第六P型功函数层466、以及第六开口166中的第八P型功函数层468后，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156的侧壁和底部形成第十P型功函数层4610。
第十P型功函数层4610的材料和形成方法参照第六P型功函数层466的材料、厚度和形成方法。
第十P型功函数层4610的有效功函数值小于第六P型功函数层466与第七P型功函数层467的总有效功函数值。
本实施例中，第十P型功函数层4610、第八P型功函数层468、第七P型功函数层467和第六P型功函数层466的材料部分相同。在其它实施例中，第十P型功函数层4610、第八P型功函数层468、第七P型功函数层467和第六P型功函数层466的材料相同；或者第十P型功函数层4610、第八P型功函数层468、第七P型功函数层467和第六P型功函数层466的材料各不相同。
具体的，本实施例中，第七P型功函数层467与第八P型功函数层468的材料不同。在其它实施例中，第七P型功函数层与第八P型功函数层的材料相同。
需要说明的是，第七P型功函数层467与第六P型功函数层466的材料可以相同，也可以不同。
参考图29，去除第三开口153中的第十P型功函数层4610和第八P型功函数层468。
本实施例中，在去除第三开口153中的第十P型功函数层4610和第八P型功函数层468的过程中，第七P型功函数层467作为刻蚀停止层，第八P型功函数层468相对于第七P型功函数层467的刻蚀选择比为100:1～50:1。
接着，在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155、第六开口156的侧壁和底部形成具有第一类型的第七功函数层；然后在第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156中、以及层间介质层150上形成栅电极材料层；去除高于层间介质层150顶部表面的栅电极材料层、第七功函数层、十P型功函数层4610、第八P型功函数层468、第七P型功函数层467、第六P型功函数层466、栅介质材料层130。
其中，第一开口151中的第十P型功函数层4610构成第一功函数层；第二开口152中的第十P型功函数层4610构成第二功函数层；第三开口153中的第七P型功函数层467和第六P型功函数层466构成第三功函数层。
其中，第四开口154中的第十P型功函数层4610、第八P型功函数层468、第七P型功函数层467和第六P型功函数层466构成第四功函数层；第五开口155中的第十P型功函数层4610、第八P型功函数层468、第七P型功函数层467和第六P型功函数层466构成第五功函数层；第六开口156中的第十P型功函数层4610、第七P型功函数层467和第六P型功函数层466构成第六功函数层。
基于和前一实施例相同的理由，使得第一开口151对应形成的N型鳍式场效应晶体管的阈值电压小于第二开口152对应形成的N型鳍式场效应晶体管的阈值电压。由于第十P型功函数层4610的有效功函数值小于第六P型功函数层466与第七P型功函数层467的总有效功函数值，使得第三功函数层的有效功函数值大于第二功函数层的有效功函数值，且第一离子在第三开口153和第二开口152底部的鳍部101中的浓度均为第二浓度，使得第二开口152对应形成的N型鳍式场效应晶体管的阈值电压小于第三开口153对应形成的N型鳍式场效应晶体管的阈值电压。
基于和前一实施例相同的理由，使得第四开口154对应形成的P型鳍式场效应晶体管的阈值电压小于第五开口155对应形成的P型鳍式场效应晶体管的阈值电压，使得第五开口155对应形成P型鳍式场效应晶体管的阈值电压小于第六开口156对应形成P型鳍式场效应晶体管的阈值电压。
本发明还提供一种多阈值电压鳍式场效应晶体管，采用上述任意一实施例中的方法形成，包括：
半导体衬底100，所述半导体衬底100表面具有鳍部101，所述半导体衬底100和鳍部101上具有层间介质层150，所述层间介质层150内具有暴露出鳍部101的第一开口151、第二开口152、第三开口153、第四开口154、第五开口155和第六开口156，第一开口151、第二开口152、第三开口153用于形成第一类型的鳍式场效应晶体管，第四开口154、第五开口155、第六开口156用于形成第二类型的鳍式场效应晶体管，第二类型与第一类型相反，第一开口151底部的鳍部101中掺杂有第一浓度的第一离子，第二开口152底部的鳍部101中掺杂有第二浓度的第一离子，第二浓度大于第一浓度，第四开口154底部的鳍部101中掺杂有第三浓度的第二离子，第五开口155底部的鳍部101中掺杂有第四浓度的第二离子，第四浓度大于第三浓度；
第一功函数层，位于第一开口151的侧壁和底部，第一功函数层的类型为第二类型；
第二功函数层，位于第二开口152的侧壁和底部，第二功函数层的类型为第二类型，第二功函数层的有效功函数值等于第一功函数层的有效功函数值；
第三功函数层，位于第三开口153的侧壁和底部，第三功函数层的类型为第二类型，第三功函数层的有效功函数值大于第一功函数层的有效功函数值；
第四功函数层，位于第四开口154的侧壁和底部，第四功函数层的类型为第二类型；
第五功函数层，位于第五开口155的侧壁和底部，第五功函数层的类型为第二类型，第五功函数层的有效功函数值等于第四功函数层的有效功函数值；
第六功函数层，位于第六开口156的侧壁和底部，第六功函数层的类型为第二类型，第六功函数层的有效功函数值小于第四功函数层的有效功函数值；
第七功函数层，位于第一开口151、第二开口152、第三开口153、第四开口154、第五开口155、第六开口156的侧壁和底部，且位于第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层上，第七功函数层的类型为第一类型。
需要说明的是，本发明中，当第七功函数层为N型功函数层时，对于P型功函数层(第一P型功函数层、第二P型功函数层、第三P型功函数层、第四P型功函数层、第五P型功函数层、第六P型功函数层、第七P型功函数层、第八P型功函数层、第九P型功函数层和第十P型功函数层)、以及N型功函数层(第七功函数层)采用以下方式定义：
P型功函数层用于调节P型晶体管的阈值电压；N型功函数层用于调节N型晶体管的阈值电压。
提供PMOS晶体管，所述PMOS晶体管包括：第一半导体衬底；第一栅介质层，位于第一半导体衬底上，所述第一栅介质层的材料为高K介质层；第一功能层，位于所述第一栅介质层上；第一栅电极，位于所述第一功能层上。
所述第一栅介质层和第一功能层之间具有第一待测试功函数层，且所述第一待测试功函数层位于第一栅介质层表面，所述第一待测试功函数层具有第一预设厚度。
测试PMOS晶体管的有效功函数值，当PMOS晶体管的有效功函数值位于第一范围内时，得出第一待测试功函数层为P型功函数层。
具体的，在一个方法中，所述第一预设厚度为5埃～60埃。所述第一范围为4.6eV～5.2eV。
提供NMOS晶体管，所述NMOS晶体管包括：第二半导体衬底；第二栅介质层，位于第二半导体衬底上，所述第二栅介质层的材料为高K介质层；第二功能层，位于所述第二栅介质层上；第二栅电极，位于所述第二功能层上。
所述第二栅介质层和第二功能层之间具有第二待测试功函数层，且所述第二待测试功函数层位于第二栅介质层表面，所述第二待测试功函数层具有第二预设厚度。
测试NMOS晶体管的有效功函数值，当NMOS晶体管的有效功函数值位于第二范围内时，得出第二待测试功函数层为N型功函数层。
具体的，在一个方法中，所述第二预设厚度为5埃～60埃。所述第二范围为4.0eV～4.5eV。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种多阈值电压鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有鳍部；
在所述半导体衬底和鳍部上形成层间介质层，所述层间介质层内具有暴露出鳍部的第一开口、第二开口、第三开口、第四开口、第五开口和第六开口，第一开口、第二开口、第三开口用于形成第一类型的鳍式场效应晶体管，第四开口、第五开口、第六开口用于形成第二类型的鳍式场效应晶体管，第二类型与第一类型相反，第一开口底部的鳍部中掺杂有第一浓度的第一离子，第二开口底部的鳍部中掺杂有第二浓度的第一离子，第二浓度大于第一浓度，第四开口底部的鳍部中掺杂有第三浓度的第二离子，第五开口底部的鳍部中掺杂有第四浓度的第二离子，第四浓度大于第三浓度；
在第一开口的侧壁和底部形成第二类型的第一功函数层；
在第二开口的侧壁和底部形成第二类型的第二功函数层，第二功函数层的有效功函数值等于第一功函数层的有效功函数值；
在第三开口的侧壁和底部形成第二类型的第三功函数层，第三功函数层的有效功函数值大于第一功函数层的有效功函数值；
在第四开口的侧壁和底部形成第二类型的第四功函数层；
在第五开口的侧壁和底部形成第二类型的第五功函数层，第五功函数层的有效功函数值等于第四功函数层的有效功函数值；
在第六开口的侧壁和底部形成第二类型的第六功函数层，第六功函数层的有效功函数值小于第四功函数层的有效功函数值；
形成第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口、第六开口的侧壁和底部形成第一类型的第七功函数层。
2.根据权利要求1所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，当第一开口、第二开口和第三开口用于形成P型鳍式场效应晶体管时，第四开口、第五开口和第六开口用于形成N型鳍式场效应晶体管，第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的类型为N型，第七功函数层的类型为P型。
3.根据权利要求1所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，当第一开口、第二开口和第三开口用于形成N型鳍式场效应晶体管时，第四开口、第五开口和第六开口用于形成P型鳍式场效应晶体管，第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的类型为P型，第七功函数层的类型为N型。
4.根据权利要求3所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，形成第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的步骤包括：
在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第一P型功函数层；
去除第六开口中的第一P型功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第二P型功函数层；
去除第三开口中的第一P型功函数层和第二P型功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第三P型功函数层；
去除第一开口和第二开口中的第一P型功函数层、第二P型功函数层和第三P型功函数层；
在形成第一P型功函数层之前，或者在去除第一开口和第二开口中的第一P型功函数层、第二P型功函数层和第三P型功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第四P型功函数层；
其中，第一开口中的第四P型功函数层构成第一功函数层；第二开口中的第四P型功函数层构成第二功函数层；第三开口中的第三P型功函数层和第四P型功函数层构成第三功函数层；第四开口中的第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层构成第四功函数层；第五开口中的第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层构成第五功函数层；第六开口中的第二P型功函数层、第三P型功函数层和第四P型功函数层构成第六功函数层。
5.根据权利要求4所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层的材料为TiN、TiSiN、TaN、TaAlN或者TaSiN。
6.根据权利要求5所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层的材料相同；或者第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层的材料部分相同；或者第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层的材料各不相同。
7.根据权利要求4所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，在形成第一P型功函数层之前形成第四P型功函数层；
所述多阈值电压鳍式场效应晶体管的形成方法还包括：
在形成第四P型功函数层之后且在形成第一P型功函数层之前，还包括：
在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第一阻挡层。
8.根据权利要求7所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，在去除第六开口中的第一P型功函数层的过程中，在去除第三开口中的第二P型功函数层和第一P型功函数层的过程中，以及在去除第一开口和第二开口中的第三P型功函数层、第二P型功函数层和第一P型功函数层的过程中，第一P型功函数层相对于第一阻挡层的刻蚀选择比为100:1～50:1。
9.根据权利要求4所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，在形成第一P型功函数层之前形成第四P型功函数层；
所述多阈值电压鳍式场效应晶体管的形成方法还包括：
去除第三开口中的第一P型功函数层和第二P型功函数层后，去除第三开口中的第四P型功函数层；
去除第三开口中的第一P型功函数层、第二P型功函数层和第四P型功函数层后，形成第三P型功函数层；
去除第一开口和第二开口中的第一P型功函数层、第二P型功函数层和第三P型功函数层后，去除第一开口和第二开口中的第四P型功函数层；
去除第一开口和第二开口中的第一P型功函数层、第二P型功函数层、第三P型功函数层和第四P型功函数层后，在所述第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第五P型功函数层；
其中，第一开口中的第五P型功函数层构成第一功函数层；第二开口中的第五P型功函数层构成第二功函数层；第三开口中的第三P型功函数层和第五P型功函数层构成第三功函数层；第四开口中的第一P型功函数层、第二P型功函数层、第三P型功函数层、第四P型功函数层和第五P型功函数层构成第四功函数层；第五开口中的第一P型功函数层、第二P型功函数层、第三P型功函数层、第四P型功函数层和第五P型功函数层构成第五功函数层；第六开口中的第二P型功函数层、第三P型功函数层、第四P型功函数层和第五P型功函数层构成第六功函数层。
10.根据权利要求3所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，形成第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的步骤包括：
在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第六P型功函数层、位于第六P型功函数层上的第七P型功函数层、以及位于第七P型功函数层上的第八P型功函数层；
去除第六开口中的第八P型功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第九P型功函数层；
去除第一开口和第二开口中的第九P型功函数层、第八P型功函数层和第七P型功函数层；
去除第三开口中的第九P型功函数层和第八P型功函数层；
其中，第一开口中的第六P型功函数层构成第一功函数层；第二开口中的第六P型功函数层构成第二功函数层；第三开口中的第七P型功函数层和第六P型功函数层构成第三功函数层；第四开口中的第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层构成第四功函数层；第五开口中的第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层构成第五功函数层；第六开口中的第九P型功函数层、第七P型功函数层和第六P型功函数层构成第六功函数层。
11.根据权利要求10所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层的材料为TiN、TiSiN、TaN、TaAlN或者TaSiN。
12.根据权利要求11所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层的材料相同；或者第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层的材料部分相同；或者第九P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层的材料各不相同。
13.根据权利要求12所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，第七P型功函数层分别与第八P型功函数层、第六P型功函数层的材料不同。
14.根据权利要求13所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，在去除第六开口中的第八P型功函数层的过程中、以及去除第三开口中的第九P型功函数层和第八P型功函数层的过程中，第八P型功函数层相对于第七P型功函数层的刻蚀选择比为100:1～50:1；在去除第一开口和第二开口中的第九P型功函数层、第八P型功函数层和第七P型功函数层的过程中，第七P型功函数层相对于第六P型功函数层的刻蚀选择比为100:1～50:1。
15.根据权利要求3所述的多阈值电压鳍式场效应晶体管的形成方法，其特征在于，形成第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层的步骤包括：
在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第六P型功函数层、位于第六P型功函数层上的第七P型功函数层、以及位于第七P型功函数层上的第八P型功函数层；
去除第一开口和第二开口中的第八P型功函数层、第七P型功函数层和第六P型功函数层、以及第六开口中的第八P型功函数层后，在第一开口、第二开口、第三开口、第四开口、第五开口和第六开口的侧壁和底部形成第十P型功函数层，第十P型功函数层的有效功函数值小于第六P型功函数层与第七P型功函数层的总有效功函数值；
去除第三开口中的第十P型功函数层和第八P型功函数层；
其中，第一开口中的第十P型功函数层构成第一功函数层；第二开口中的第十P型功函数层构成第二功函数层；第三开口中的第七P型功函数层和第六P型功函数层构成第三功函数层；第四开口中的第十P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层构成第四功函数层；第五开口中的第十P型功函数层、第八P型功函数层、第七P型功函数层和第六P型功函数层构成第五功函数层；第六开口中的第十P型功函数层、第七P型功函数层和第六P型功函数层构成第六功函数层。
16.根据权利要求3所述的多阈值电压晶体管的形成方法，其特征在于，第七功函数层的材料为TiAl或TiAlN。
17.根据权利要求1所述的多阈值电压晶体管的形成方法，其特征在于，形成第七功函数层后，还包括：
在第一开口中形成第一栅电极层；在第二开口中形成第二栅电极层；在第三开口中形成第三栅电极层；在第四开口中形成第四栅电极层；在第五开口中形成第五栅电极层；在第六开口中形成第六栅电极层。
18.一种根据权利要求1至17任意一项方法形成的多阈值电压鳍式场效应晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底表面具有鳍部，所述半导体衬底和鳍部上具有层间介质层，所述层间介质层内具有暴露出鳍部的第一开口、第二开口、第三开口、第四开口、第五开口和第六开口，第一开口、第二开口、第三开口用于形成第一类型的鳍式场效应晶体管，第四开口、第五开口、第六开口用于形成第二类型的鳍式场效应晶体管，第二类型与第一类型相反，第一开口底部的鳍部中掺杂有第一浓度的第一离子，第二开口底部的鳍部中掺杂有第二浓度的第一离子，第二浓度大于第一浓度，第四开口底部的鳍部中掺杂有第三浓度的第二离子，第五开口底部的鳍部中掺杂有第四浓度的第二离子，第四浓度大于第三浓度；
第一功函数层，位于第一开口的侧壁和底部，第一功函数层的类型为第二类型；
第二功函数层，位于第二开口的侧壁和底部，第二功函数层的类型为第二类型，第二功函数层的有效功函数值等于第一功函数层的有效功函数值；第三功函数层，位于第三开口的侧壁和底部，第三功函数层的类型为第二类型，第三功函数层的有效功函数值大于第一功函数层的有效功函数值；第四功函数层，位于第四开口的侧壁和底部，第四功函数层的类型为第二类型；
第五功函数层，位于第五开口的侧壁和底部，第五功函数层的类型为第二类型，第五功函数层的有效功函数值等于第四功函数层的有效功函数值；第六功函数层，位于第六开口的侧壁和底部，第六功函数层的类型为第二类型，第六功函数层的有效功函数值小于第四功函数层的有效功函数值；第七功函数层，位于第一开口、第二开口、第三开口、第四开口、第五开口、第六开口的侧壁和底部，且位于第一功函数层、第二功函数层、第三功函数层、第四功函数层、第五功函数层和第六功函数层上，第七功函数层的类型为第一类型。
CN201610527902.XA 2016-07-06 2016-07-06 多阈值电压鳍式场效应晶体管及其形成方法 Active CN107591368B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610527902.XA CN107591368B (zh) 2016-07-06 2016-07-06 多阈值电压鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610527902.XA CN107591368B (zh) 2016-07-06 2016-07-06 多阈值电压鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN107591368A true CN107591368A (zh) 2018-01-16
CN107591368B CN107591368B (zh) 2020-03-10

Family

ID=61045040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610527902.XA Active CN107591368B (zh) 2016-07-06 2016-07-06 多阈值电压鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN107591368B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391285A (zh) * 2018-04-23 2019-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113764348A (zh) * 2021-09-07 2021-12-07 上海集成电路装备材料产业创新中心有限公司 鳍式半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082332A1 (en) * 2011-09-30 2013-04-04 Globalfoundries Singapore Pte. Ltd. Method for forming n-type and p-type metal-oxide-semiconductor gates separately
US20140363960A1 (en) * 2013-06-05 2014-12-11 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
CN104821296A (zh) * 2014-01-30 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105723517A (zh) * 2013-12-16 2016-06-29 英特尔公司 多阈值电压器件以及相关联的技术和结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082332A1 (en) * 2011-09-30 2013-04-04 Globalfoundries Singapore Pte. Ltd. Method for forming n-type and p-type metal-oxide-semiconductor gates separately
US20140363960A1 (en) * 2013-06-05 2014-12-11 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
CN105723517A (zh) * 2013-12-16 2016-06-29 英特尔公司 多阈值电压器件以及相关联的技术和结构
CN104821296A (zh) * 2014-01-30 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391285A (zh) * 2018-04-23 2019-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110391285B (zh) * 2018-04-23 2023-04-21 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113764348A (zh) * 2021-09-07 2021-12-07 上海集成电路装备材料产业创新中心有限公司 鳍式半导体器件的制备方法
CN113764348B (zh) * 2021-09-07 2023-06-16 上海集成电路装备材料产业创新中心有限公司 鳍式半导体器件的制备方法

Also Published As

Publication number Publication date
CN107591368B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
US9012319B1 (en) Methods of forming gate structures with multiple work functions and the resulting products
TWI412070B (zh) 金屬閘極堆疊的形成方法及具有金屬閘極堆疊之積體電路
US8410541B2 (en) CMOSFET device with controlled threshold voltage characteristics and method of fabricating the same
TWI624863B (zh) 半導體元件及其製作方法
CN106409830A (zh) 具有金属栅极的半导体元件及其制作方法
US8410555B2 (en) CMOSFET device with controlled threshold voltage and method of fabricating the same
CN106033745A (zh) 半导体元件及其形成方法
CN106558584B (zh) 半导体结构及其形成方法
US10886226B2 (en) Conductive contact having staircase barrier layers
US9159798B2 (en) Replacement gate process and device manufactured using the same
US11799014B2 (en) Gate structure and methods thereof
CN108231876A (zh) 半导体结构及其制造方法
US10431664B2 (en) Gate structure and methods thereof
CN107369650A (zh) 多阈值电压晶体管及其形成方法
CN108288647A (zh) 环栅纳米线场效应晶体管及其制备方法
CN106847874A (zh) 具有不同阈值电压的半导体器件的形成方法
US20230378294A1 (en) Triple layer high-k gate dielectric stack for workfunction engineering
CN107591368A (zh) 多阈值电压鳍式场效应晶体管及其形成方法
CN109390394B (zh) 穿隧场效晶体管及其制作方法
CN107919323A (zh) 半导体结构及其形成方法
CN108022879A (zh) 多阈值电压晶体管及其形成方法
CN108933128A (zh) 形成半导体装置的方法
CN108807535A (zh) 鳍式场效应晶体管及其形成方法
TWI782941B (zh) 製作ｐ型場效電晶體的方法
CN108666271B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant