CN113764348A - 鳍式半导体器件的制备方法 - Google Patents

鳍式半导体器件的制备方法 Download PDF

Info

Publication number
CN113764348A
CN113764348A CN202111045921.6A CN202111045921A CN113764348A CN 113764348 A CN113764348 A CN 113764348A CN 202111045921 A CN202111045921 A CN 202111045921A CN 113764348 A CN113764348 A CN 113764348A
Authority
CN
China
Prior art keywords
material layer
fin material
pmos
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111045921.6A
Other languages
English (en)
Other versions
CN113764348B (zh
Inventor
耿金鹏
刘洋
杨渝书
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd, Shanghai IC Equipment Material Industry Innovation Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN202111045921.6A priority Critical patent/CN113764348B/zh
Publication of CN113764348A publication Critical patent/CN113764348A/zh
Application granted granted Critical
Publication of CN113764348B publication Critical patent/CN113764348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种鳍式半导体器件的制备方法，包括：提供基底，所述基底包括PMOS区域和NMOS区域，在所述PMOS区域的基底上形成第一鳍片材料层；在所述基底上形成第二鳍片材料层，所述第二鳍片材料层保形地覆盖所述NMOS区域的基底及所述第一鳍片材料层；在所述第二鳍片材料层上保形地形成掩模层；研磨以去除部分厚度的所述掩模层；刻蚀以去除所述掩模层、所述PMOS区域的第二鳍片材料层及所述NMOS区域的部分厚度的第二鳍片材料层；在所述NMOS区域形成所述NMOS管的鳍片及在所述PMOS区域形成所述PMOS管的鳍片；本发明减小了NMOS管的鳍片与PMOS管的鳍片的高度差。

Description

鳍式半导体器件的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种鳍式半导体器件的制备方法。
背景技术
鳍式场效应晶体管(Fin Field effect transistor，FinFET)是一种互补式金属氧化半导体场效应晶体管，包括垂直型的沟道结构，也称鳍片，鳍片两侧被栅极结构包围，FinFET结构使得器件更小，性能更高，鳍片式半导体器件已被广泛用在存储器和逻辑器件领域中。随着器件尺寸的不断缩减，为了提高鳍式场效应晶体管中的载流子迁移率，以提高该晶体管的性能，一般鳍式场效应晶体管中的PMOS管会采用锗硅形成鳍片，以提高PMOS管的载流子的迁移率，而NMOS管仍然采用硅形成鳍片，而硅和锗硅位于不同区域，若直接采用化学机械研磨同时对硅和锗硅的表面进行平坦化，易对硅和锗硅的表面造成损伤，并且导致锗硅和硅表面的平坦性较差，平坦性较差会导致PMOS管的鳍片和NMOS管的鳍片的高度存在差异，从而影响器件的工作速度。
发明内容
本发明的目的在于提供一种鳍式半导体器件的制备方法，以减小NMOS管的鳍片与PMOS管的鳍片的高度差。
为了达到上述目的，本发明提供了一种鳍式半导体器件的制备方法，包括：
提供基底，所述基底包括PMOS区域和NMOS区域，所述PMOS区域用于形成PMOS管，所述NMOS区域用于形成NMOS管，在所述PMOS区域的基底上形成第一鳍片材料层；
在所述基底上形成第二鳍片材料层，所述第二鳍片材料层保形地覆盖所述NMOS区域的基底及所述第一鳍片材料层；
在所述第二鳍片材料层上保形地形成掩模层；
以所述第二鳍片材料层为研磨停止层，研磨以去除部分厚度的所述掩模层；
刻蚀以去除所述掩模层、所述PMOS区域的第二鳍片材料层及所述NMOS区域的部分厚度的第二鳍片材料层，以使所述NMOS区域的第二鳍片材料层的顶面和所述PMOS区域的第一鳍片材料层的顶面齐平，且刻蚀所述掩模层的速率与刻蚀所述第二鳍片材料层的速率相等；以及，
刻蚀所述NMOS区域的第二鳍片材料层和所述PMOS区域的第一鳍片材料层，以在所述NMOS区域形成所述NMOS管的鳍片及在所述PMOS区域形成所述PMOS管的鳍片。
可选的，所述第一鳍片材料层的材质包括锗硅；和/或，所述第二鳍片材料层的材质包括硅。
可选的，采用干法刻蚀工艺刻蚀以去除所述掩模层、所述PMOS区域的第二鳍片材料层及所述NMOS区域的部分厚度的第二鳍片材料层时，所述干法刻蚀工艺的刻蚀气体包括CF4和CHF3，所述CF4和所述CHF3的流量比例为5:1～10:1。
可选的，在所述PMOS区域的基底上形成第一鳍片材料层时，所述第一鳍片材料层的厚度为
Figure BDA0003251178160000022
可选的，在所述基底上形成第二鳍片材料层时，所述NMOS区域的第二鳍片材料层的顶面比所述PMOS区域的第一鳍片材料层的顶面高
Figure BDA0003251178160000023
可选的，在所述第二鳍片材料层上保形地形成掩模层时，所述掩模层的厚度为
Figure BDA0003251178160000024
可选的，所述掩模层的材质包括氧化硅或氮化硅。
可选的，在所述PMOS区域的基底上形成第一鳍片材料层的步骤包括：
在所述PMOS区域和所述NMOS区域的基底上形成所述第一鳍片材料层；
刻蚀以去除所述NMOS区域的基底上的所述第一鳍片材料层。
可选的，在刻蚀以去除所述NMOS区域的基底上的所述第一鳍片材料层之前，在所述第一鳍片材料层上形成氧化层；在刻蚀以去除所述NMOS区域的基底上的所述第一鳍片材料层之后，去除所述氧化层，并清洗所述第一鳍片材料层的表面。
可选的，所述氧化层的厚度为
Figure BDA0003251178160000021
在本发明提供的一种鳍式半导体器件的制备方法中，提供基底，所述基底包括PMOS区域和NMOS区域，所述PMOS区域用于形成PMOS管，所述NMOS区域用于形成NMOS管，在所述PMOS区域的基底上形成第一鳍片材料层；在所述基底上形成第二鳍片材料层，所述第二鳍片材料层保形地覆盖所述NMOS区域的基底及所述第一鳍片材料层；然后在所述第二鳍片材料层上保形地形成掩模层；再以所述第二鳍片材料层为研磨停止层，研磨以去除部分厚度的所述掩模层，对所述掩模层进行研磨，减轻同时对不同的材质进行研磨时出现的平坦性较差的现象，以使研磨后所述掩模层的顶面和所述第二鳍片材料层的顶面平坦度较好；刻蚀以去除所述掩模层、所述PMOS区域的第二鳍片材料层及所述NMOS区域的部分厚度的第二鳍片材料层，以使所述NMOS区域的第二鳍片材料层的顶面和所述PMOS区域的第一鳍片材料层的顶面齐平，且刻蚀所述掩模层的速率与刻蚀所述第二鳍片材料层的速率相等，能够使所述掩模层及所述第二鳍片材料层被等比例刻蚀，以使所述第一鳍片材料层的顶面与所述第二鳍片材料层的顶面的平坦度较好；以及，刻蚀所述NMOS区域的第二鳍片材料层和所述PMOS区域的第一鳍片材料层，以在所述NMOS区域形成所述NMOS管的鳍片及在所述PMOS区域形成所述PMOS管的鳍片，由于所述第一鳍片材料层的顶面与所述第二鳍片材料层的顶面的平坦度较好，在形成NMOS管的鳍片与PMOS管的鳍片后，最终实现减小NMOS管的鳍片与PMOS管的鳍片的高度差。
附图说明
图1为本发明一实施例提供的鳍式半导体器件的制备方法的流程图；
图2A～2G为本发明一实施例提供的鳍式半导体器件的制备方法的相应步骤的剖面示意图；
其中，附图标记为：
10-基底；10A-NMOS区域；10B-PMOS区域；21-第一鳍片材料层；22-第二鳍片材料层；30-氧化层；40-掩模层；51-NMOS管的鳍片；52-PMOS管的鳍片。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例提供的鳍式半导体器件的制备方法的流程图。本实施例提供了一种鳍式半导体器件的制备方法，以减小NMOS管的鳍片与PMOS管的鳍片的高度差。请参考图1，所述鳍式半导体器件的制备方法包括：
步骤S1：提供基底，所述基底包括PMOS区域和NMOS区域，所述PMOS区域用于形成PMOS管，所述NMOS区域用于形成NMOS管，在所述PMOS区域的基底上形成第一鳍片材料层；
步骤S2：在所述基底上形成第二鳍片材料层，所述第二鳍片材料层保形地覆盖所述NMOS区域的基底及所述第一鳍片材料层；
步骤S3：在所述第二鳍片材料层上保形地形成掩模层；
步骤S4：以所述第二鳍片材料层为研磨停止层，研磨以去除部分厚度的所述掩模层；
步骤S5：刻蚀以去除所述掩模层、所述PMOS区域的第二鳍片材料层及所述NMOS区域的部分厚度的第二鳍片材料层，以使所述NMOS区域的第二鳍片材料层的顶面和所述PMOS区域的第一鳍片材料层的顶面齐平，且刻蚀所述掩模层的速率与刻蚀所述第二鳍片材料层的速率相等；
步骤S6：刻蚀所述NMOS区域的第二鳍片材料层和所述PMOS区域的第一鳍片材料层，以在所述NMOS区域形成所述NMOS管的鳍片及在所述PMOS区域形成所述PMOS管的鳍片。
图2A～2G为本实施例提供的鳍式半导体器件的制备方法的相应步骤的剖面示意图，下面结合图2A～2G对本实施例提供的鳍式半导体器件的制备方法进行详细说明。
请参考图2A及图2B，执行步骤S1：提供基底10，所述基底10包括PMOS区域10B和NMOS区域10A，所述PMOS区域10B用于形成PMOS管，所述NMOS区域10A用于形成NMOS管，在所述PMOS区域10B的基底10上形成第一鳍片材料层21。
具体的，所述基底10的材质优选为硅，但不限于此材质。所述基底10包括所述PMOS区域10B和所述NMOS区域10A，所述PMOS区域10B用于形成所述PMOS管，所述NMOS区域10A用于形成所述NMOS管。在所述PMOS区域10B的基底10上形成所述第一鳍片材料层21，在本实施例中，所述第一鳍片材料层21的材质优选为锗硅，但不限于此材质，还可为磷硅等。由于在所述PMOS区域10B中形成所述PMOS管，而所述PMOS管的载流子的迁移率低于所述NMOS管的载流子的迁移率，在器件尺寸缩减的情况下，为了提高所述PMOS管的载流子的迁移率，则采用锗硅形成所述PMOS管的鳍片，即采用锗硅形成所述PMOS管的沟道结构。
在所述PMOS区域10B的基底10上形成所述第一鳍片材料层21的步骤包括：在所述PMOS区域10B和所述NMOS区域10A的基底10上形成所述第一鳍片材料层21，在本实施例中，所述第一鳍片材料层21的厚度为
Figure BDA0003251178160000051
但不限于此厚度范围。
进一步地，在所述第一鳍片材料层21上形成氧化层30，所述氧化层30用于保护所述第一鳍片材料层21，避免后续刻蚀工艺对所述第一鳍片材料层21造成损伤，在本实施例中，所述氧化层30的厚度可为
Figure BDA0003251178160000052
但不限于此厚度范围。
进一步地，刻蚀以去除所述NMOS区域10A的基底10上的所述第一鳍片材料层21。进而，在刻蚀以去除所述NMOS区域10A的基底10上的所述第一鳍片材料层21之后，去除所述氧化层30，并清洗所述第一鳍片材料层21和所述基底10的表面。
请参考图2C，执行步骤S2：在所述基底10上形成第二鳍片材料层22，所述第二鳍片材料层22保形地覆盖所述NMOS区域10A的基底10及所述第一鳍片材料层21。
具体的，采用外延生长在所述基底10上中所述第二鳍片材料层22，所述第二鳍片材料层22保形地延伸覆盖所述NMOS区域10A的基底10及所述第一鳍片材料层21，所述NMOS区域10A的第二鳍片材料层22的顶面比所述PMOS区域10B的第一鳍片材料层21的顶面高，以保证后续刻蚀工艺后，第一鳍片材料层21的顶面和第二鳍片材料层22的顶面齐平且不会对第一鳍片材料层21的高度造成影响。在本实施例中，保形表示沿着所述NMOS区域10A的基底10及所述第一鳍片材料层21的轮廓形成所述第二鳍片材料层22，可等同于顺形、随形。在本实施例中，所述第二鳍片材料层22的材质优选为硅，但不限于此材质；所述NMOS区域10A上的第二鳍片材料层22的顶面比所述PMOS区域10B上的第一鳍片材料层21的顶面高
Figure BDA0003251178160000061
但不限于此范围。
请参考图2D，执行步骤S3：在所述第二鳍片材料层22上保形地形成掩模层40。
具体的，在所述第二鳍片材料层22上保形地形成所述掩模层40，由于所述第二鳍片材料层22覆盖所述第一鳍片材料层21，所述第二鳍片材料层22可以保护所述第一鳍片材料层21，所述NMOS区域10A的掩模层40的顶面比所述PMOS区域10B的第二鳍片材料层22的顶面高，以增加工艺窗口，在后续研磨工艺后以使所述NMOS区域10A的掩模层40的顶面和所述PMOS区域10B的第二鳍片材料层22的顶面的平坦度较好。在本实施例中，保形表示沿着所述第二鳍片材料层22的轮廓形成所述掩模层40，可等同于顺形、随形。在本实施例中，所述掩模层40的材质优选为氧化硅，但不限于此，还可以为氮化硅等，后续工艺对氧化硅进行研磨，在研磨过程中更易控制氧化硅的研磨过程。在本实施例中，在所述第二鳍片材料层22上保形地形成掩模层40时，所述掩模层40的厚度可为
Figure BDA0003251178160000062
但不限于此厚度范围。
请参考图2E，执行步骤S4：以所述第二鳍片材料层22为研磨停止层，研磨以去除部分厚度的所述掩模层40。
具体的，研磨去除部分厚度的所述掩模层40，以使研磨停在所述PMOS区域10B的第二鳍片材料层22上，且避免研磨过程中的研磨机台与所述第一鳍片材料层21接触。由于所述NMOS区域10A的掩模层40的顶面比所述PMOS区域10B的第二鳍片材料层22的顶面高，以所述第二鳍片材料层22作为研磨停止层主要对所述掩模层40进行研磨，能够减轻同时对不同的材质进行研磨时出现的平坦性较差的问题，在研磨后所述掩模层40的顶面和所述第二鳍片材料层22的顶面的平坦度较好。在研磨过程中，允许研磨触碰到所述第二鳍片材料层22，且可以增加一定的过研磨量，所述第二鳍片材料层22被研磨去除的厚度不超过
Figure BDA0003251178160000071
避免在研磨后对所述掩模层40的顶面和所述第二鳍片材料层22的顶面的平坦度造成较大的影响。
请参考图2F，执行步骤S5：刻蚀以去除所述掩模层40、所述PMOS区域10B的第二鳍片材料层22及所述NMOS区域10A的部分厚度的第二鳍片材料层22，以使所述NMOS区域10A的第二鳍片材料层22的顶面和所述PMOS区域10B的第一鳍片材料层21的顶面齐平，且刻蚀所述掩模层40的速率与刻蚀所述第二鳍片材料层22的速率相等。
具体的，采用干法刻蚀工艺刻蚀以去除所述掩模层40、所述PMOS区域10B的第二鳍片材料层22及所述NMOS区域10A的部分厚度的第二鳍片材料层22，在所述干法刻蚀工艺中，刻蚀所述掩模层40的速率与刻蚀所述第二鳍片材料层22的速率相等，能够使所述掩模层40及所述第二鳍片材料层22被等比例刻蚀，刻蚀的厚度相同。在刻蚀后，所述NMOS区域10A的第二鳍片材料层22的顶面和所述PMOS区域10B的第一鳍片材料层21的顶面齐平，从而提升了所述NMOS区域10A的第二鳍片材料层22的顶面和所述PMOS区域10B的第一鳍片材料层21的顶面的平坦度。在本实施例中，刻蚀以去除所述掩模层40、所述PMOS区域10B的第二鳍片材料层22及所述NMOS区域10A的部分厚度的第二鳍片材料层22时，采用的刻蚀气体包括CF4和CHF3，CF4和CHF3在刻蚀氧化硅和硅时，刻蚀速率相近，通过控制两种气体的流量比例，可以控制对氮化硅和硅刻蚀速率，在本实施例中，所述CF4和所述CHF3的流量比例为5:1～10:1，但不限于上述的气体和流量比。为了将所述PMOS区域10B的第二鳍片材料22完全去除，可以控制所述干法刻蚀工艺的刻蚀时间，使所述PMOS区域10B的第一鳍片材料21被过刻蚀以去除部分厚度，过刻蚀去除所述PMOS区域10B的第一鳍片材料21的厚度可为
Figure BDA0003251178160000072
但不限于此厚度范围。
请参考图2G，执行步骤S6：刻蚀所述NMOS区域10A的第二鳍片材料层22和所述PMOS区域10B的第一鳍片材料层21，以在所述NMOS区域10A形成所述NMOS管的鳍片51及在所述PMOS区域形成所述PMOS管的鳍片52。
具体的，刻蚀所述NMOS区域10A的第二鳍片材料层22和所述PMOS区域10B的第一鳍片材料层21以形成若干凸起，所述NMOS区域10A的凸起构成所述NMOS管的鳍片51，所述PMOS区域10B的凸起构成所述PMOS管的鳍片52，且所述NMOS管的鳍片51为所述NMOS管的沟道结构，所述PMOS管的鳍片52为所述PMOS管的沟道结构。
综上，在本发明提供的一种鳍式半导体器件的制备方法中，提供基底，所述基底包括PMOS区域和NMOS区域，所述PMOS区域用于形成PMOS管，所述NMOS区域用于形成NMOS管，在所述PMOS区域的基底上形成第一鳍片材料层；在所述基底上形成第二鳍片材料层，所述第二鳍片材料层保形地覆盖所述NMOS区域的基底及所述第一鳍片材料层；然后在所述第二鳍片材料层上保形地形成掩模层；再以所述第二鳍片材料层为研磨停止层，研磨以去除部分厚度的所述掩模层，对所述掩模层进行研磨，减轻同时对不同的材质进行研磨时出现的平坦性较差的现象，以使研磨后所述掩模层的顶面和所述第二鳍片材料层的顶面平坦度较好；刻蚀以去除所述掩模层、所述PMOS区域的第二鳍片材料层及所述NMOS区域的部分厚度的第二鳍片材料层，以使所述NMOS区域的第二鳍片材料层的顶面和所述PMOS区域的第一鳍片材料层的顶面齐平，且刻蚀所述掩模层的速率与刻蚀所述第二鳍片材料层的速率相等，能够使所述掩模层及所述第二鳍片材料层被等比例刻蚀，以使所述第一鳍片材料层的顶面与所述第二鳍片材料层的顶面的平坦度较好；以及，刻蚀所述NMOS区域的第二鳍片材料层和所述PMOS区域的第一鳍片材料层，以在所述NMOS区域形成所述NMOS管的鳍片及在所述PMOS区域形成所述PMOS管的鳍片，由于所述第一鳍片材料层的顶面与所述第二鳍片材料层的顶面的平坦度较好，在形成NMOS管的鳍片与PMOS管的鳍片后，最终实现减小NMOS管的鳍片与PMOS管的鳍片的高度差。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种鳍式半导体器件的制备方法，其特征在于，包括：
提供基底，所述基底包括PMOS区域和NMOS区域，所述PMOS区域用于形成PMOS管，所述NMOS区域用于形成NMOS管，在所述PMOS区域的基底上形成第一鳍片材料层；
在所述基底上形成第二鳍片材料层，所述第二鳍片材料层保形地覆盖所述NMOS区域的基底及所述第一鳍片材料层；
在所述第二鳍片材料层上保形地形成掩模层；
以所述第二鳍片材料层为研磨停止层，研磨以去除部分厚度的所述掩模层；
刻蚀以去除所述掩模层、所述PMOS区域的第二鳍片材料层及所述NMOS区域的部分厚度的第二鳍片材料层，以使所述NMOS区域的第二鳍片材料层的顶面和所述PMOS区域的第一鳍片材料层的顶面齐平，且刻蚀所述掩模层的速率与刻蚀所述第二鳍片材料层的速率相等；以及，
刻蚀所述NMOS区域的第二鳍片材料层和所述PMOS区域的第一鳍片材料层，以在所述NMOS区域形成所述NMOS管的鳍片及在所述PMOS区域形成所述PMOS管的鳍片。
2.如权利要求1所述的鳍式半导体器件的制备方法，其特征在于，所述第一鳍片材料层的材质包括锗硅；和/或，所述第二鳍片材料层的材质包括硅。
3.如权利要求2所述的鳍式半导体器件的制备方法，其特征在于，采用干法刻蚀工艺刻蚀以去除所述掩模层、所述PMOS区域的第二鳍片材料层及所述NMOS区域的部分厚度的第二鳍片材料层时，所述干法刻蚀工艺的刻蚀气体包括CF4和CHF3，所述CF4和所述CHF3的流量比例为5:1～10:1。
4.如权利要求1所述的鳍式半导体器件的制备方法，其特征在于，在所述PMOS区域的基底上形成第一鳍片材料层时，所述第一鳍片材料层的厚度为
Figure FDA0003251178150000011
5.如权利要求1所述的鳍式半导体器件的制备方法，其特征在于，在所述基底上形成第二鳍片材料层时，所述NMOS区域的第二鳍片材料层的顶面比所述PMOS区域的第一鳍片材料层的顶面高
Figure FDA0003251178150000012
6.如权利要求1所述的鳍式半导体器件的制备方法，其特征在于，在所述第二鳍片材料层上保形地形成掩模层时，所述掩模层的厚度为
Figure FDA0003251178150000021
7.如权利要求6所述的鳍式半导体器件的制备方法，其特征在于，所述掩模层的材质包括氧化硅或氮化硅。
8.如权利要求1所述的鳍式半导体器件的制备方法，其特征在于，在所述PMOS区域的基底上形成第一鳍片材料层的步骤包括：
在所述PMOS区域和所述NMOS区域的基底上形成所述第一鳍片材料层；
刻蚀以去除所述NMOS区域的基底上的所述第一鳍片材料层。
9.如权利要求8所述的鳍式半导体器件的制备方法，其特征在于，在刻蚀以去除所述NMOS区域的基底上的所述第一鳍片材料层之前，在所述第一鳍片材料层上形成氧化层；在刻蚀以去除所述NMOS区域的基底上的所述第一鳍片材料层之后，去除所述氧化层，并清洗所述第一鳍片材料层的表面。
10.如权利要求9所述的鳍式半导体器件的制备方法，其特征在于，所述氧化层的厚度为
Figure FDA0003251178150000022
CN202111045921.6A 2021-09-07 2021-09-07 鳍式半导体器件的制备方法 Active CN113764348B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111045921.6A CN113764348B (zh) 2021-09-07 2021-09-07 鳍式半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111045921.6A CN113764348B (zh) 2021-09-07 2021-09-07 鳍式半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN113764348A true CN113764348A (zh) 2021-12-07
CN113764348B CN113764348B (zh) 2023-06-16

Family

ID=78793582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111045921.6A Active CN113764348B (zh) 2021-09-07 2021-09-07 鳍式半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN113764348B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029603A1 (en) * 2003-08-05 2005-02-10 Bin Yu Varying carrier mobility in semiconductor devices to achieve overall design goals
US20110227162A1 (en) * 2010-03-17 2011-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a finfet, and finfet formed by the method
CN106601675A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN107591368A (zh) * 2016-07-06 2018-01-16 中芯国际集成电路制造(上海)有限公司 多阈值电压鳍式场效应晶体管及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029603A1 (en) * 2003-08-05 2005-02-10 Bin Yu Varying carrier mobility in semiconductor devices to achieve overall design goals
US20110227162A1 (en) * 2010-03-17 2011-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a finfet, and finfet formed by the method
CN106601675A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN107591368A (zh) * 2016-07-06 2018-01-16 中芯国际集成电路制造(上海)有限公司 多阈值电压鳍式场效应晶体管及其形成方法

Also Published As

Publication number Publication date
CN113764348B (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
CN101226941B (zh) 半导体结构及其制造方法
US9711623B2 (en) FinFETs with vertical Fins and methods for forming the same
US10692777B2 (en) Semiconductor device
TWI536580B (zh) 鰭式場效電晶體元件與其製造方法
US10497810B2 (en) Method for fabricating semiconductor device
TW201735131A (zh) 一種形成半導體鰭狀結構的方法
CN112802901A (zh) 半导体元件及其制作方法
CN110010684B (zh) 半导体元件及其制作方法
US20160260636A1 (en) Method for fabricating semiconductor device
US10043675B2 (en) Semiconductor device and method for fabricating the same
CN109830462B (zh) 制作半导体元件的方法
CN113764348A (zh) 鳍式半导体器件的制备方法
CN113764347B (zh) 鳍式半导体器件的制备方法
TWI707403B (zh) 半導體元件及其製作方法
CN115241272A (zh) 半导体元件
CN103681342A (zh) 一种导电沟道制作方法
US7026196B2 (en) Method of forming field effect transistor and structure formed thereby
CN111584638B (zh) 半导体结构
CN116417346A (zh) 半导体结构的形成方法
CN117199003A (zh) 半导体结构及其形成方法
CN117954322A (zh) 半导体结构及其形成方法
CN114695080A (zh) 提高晶圆边缘产品良率的方法
CN117153783A (zh) 半导体结构的形成方法
CN114678274A (zh) 半导体结构的形成方法
KR101059810B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant