CN117199003A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN117199003A CN117199003A CN202210600582.1A CN202210600582A CN117199003A CN 117199003 A CN117199003 A CN 117199003A CN 202210600582 A CN202210600582 A CN 202210600582A CN 117199003 A CN117199003 A CN 117199003A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- channel material
- channel
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 174
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000008569 process Effects 0.000 claims description 58
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 19
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007847 structural defect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- OPTOQCQBJWTWPN-UHFFFAOYSA-N [Si].[Ge].[Si] Chemical compound [Si].[Ge].[Si] OPTOQCQBJWTWPN-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
一种半导体结构及其形成方法,其中,形成方法包括:提供衬底,所述衬底包括第一区以及第二区;在所述衬底上形成第一介质层;形成位于所述第一区上的第一介质层内的第一沟槽;在所述第一沟槽内形成第一沟道材料层;形成位于所述第二区上的第一介质层内的第二沟槽;在所述第二沟槽内形成第二沟道材料层,所述第二沟道材料层的材料与第一沟道材料层的材料不同;对所述第一沟道材料层与第二沟道材料层进行平坦化处理,直至所述第一沟道材料层顶部表面、第二沟道材料层顶部表面与所述第一介质层顶部表面相齐平,形成第一沟道层以及第二沟道层。所述半导体结构及其形成方法改善了器件的表面平整度,提升了器件性能。
Description
技术领域
本发明涉及半导体技术领域,具体涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的发展,半导体器件的尺寸持续减小。近年来,为了实现更小的器件尺寸以及更高的器件集成度,MOSFET器件逐渐从平面结构向三维立体式结构过渡,例如鳍式晶体管结构。与平面结构的晶体管相比,三维立体式的晶体管可以有效提升载流子迁移率,并减少漏电电流,缓解短沟道效应。
随着器件尺寸的减小,传统的硅沟道的载流子迁移率较低,为了更好的提升器件性能,目前通常在半导体工艺中引入硅锗沟道,进而实现了硅-硅锗双沟道的晶体管结构。
然而,现有技术中硅-硅锗双沟道结构的平整度较差,从而使器件性能有待提升。
发明内容
本发明解决的技术问题是,提供一种半导体结构及其形成方法,改善了硅-硅锗双沟道的平整度,提升了器件性能。
为解决上述技术问题,本发明的技术方案提供一种半导体结构的形成方法,包括:提供衬底,所述衬底包括第一区以及第二区;在所述衬底上形成第一介质层;形成位于所述第一区上的第一介质层内的第一沟槽;在所述第一沟槽内形成第一沟道材料层;形成位于所述第二区上的第一介质层内的第二沟槽;在所述第二沟槽内形成第二沟道材料层,所述第二沟道材料层的材料与第一沟道材料层的材料不同;对所述第一沟道材料层与第二沟道材料层进行平坦化处理,直至所述第一沟道材料层顶部表面、第二沟道材料层顶部表面与所述第一介质层顶部表面相齐平,形成第一沟道层以及第二沟道层。
可选的,在形成第一介质层之后,在形成第一沟槽之前,半导体结构的形成方法还包括:形成位于所述第一介质层上的上层掩膜层。
可选的,所述衬底还包括位于侧壁的边缘区,所述上层掩膜层还位于所述边缘区上。
可选的,所述上层掩膜层的材料包括氮化硅。
可选的,所述第一沟槽的形成方法包括:形成位于所述上层掩膜层上的第一图形化层,所述第一图形化层暴露出所述第一区上的上层掩膜层;以所述第一图形化层为掩膜,刻蚀所述上层掩膜层,以形成第一掩膜开口;以所述上层掩膜层为掩膜,刻蚀所述第一掩膜开口下的所述第一介质层,直至暴露出所述第一区表面,形成位于所述第一介质层内的第一沟槽。
可选的,所述第二沟槽的形成方法包括:形成位于所述上层掩膜层上的第二图形化层,所述第二图形化层暴露出所述第二区上的上层掩膜层;以所述第二图形化层为掩膜,刻蚀所述上层掩膜层,以形成第二掩膜开口;以所述上层掩膜层为掩膜,刻蚀所述第二掩膜开口下的所述第一介质层,直至暴露出所述第二区表面,形成位于所述第一介质层内的第二沟槽。
可选的,在形成所述第一沟道材料层后,在形成所述第二沟道材料层之前,半导体结构的形成方法还包括:在所述第一沟道材料层表面形成阻挡层。
可选的,所述阻挡层的材料包括氮化硅。
可选的,所述阻挡层的形成方法包括:化学气相沉积工艺或氮化处理。
可选的,在形成第二沟道材料层后,在对所述第一沟道材料层、第二沟道材料层进行平坦化处理之前,半导体结构的形成方法还包括:去除所述阻挡层。
可选的,在形成第二沟道材料层之后,在对所述第一沟道材料层、第二沟道材料层进行平坦化处理之前,半导体结构的形成方法还包括:去除所述上层掩膜层。
可选的,所述第一沟道材料层与第二沟道材料层之间通过第一介质层间隔。
可选的,对所述第一沟道材料层、第二沟道材料层进行平坦化处理的工艺包括化学机械抛光工艺。
可选的,所述第一介质层的材料包括氧化硅。
可选的,所述第一沟道材料层的材料包括硅。
可选的,所述第一沟道材料层的形成工艺包括外延生长工艺。
可选的,所述第二沟道材料层的材料包括硅锗。
可选的,所述第二沟道材料层的形成工艺包括外延生长工艺。
相应的,本发明的技术方案还提供一种半导体结构,包括:衬底,所述衬底包括第一区以及第二区;位于所述衬底上的第一介质层;位于所述第一区上的第一介质层内的第一沟槽、以及位于所述第二区上的第一介质层内的第二沟槽;位于所述第一沟槽内的第一沟道层、以及位于所述第二沟槽内的第二沟道层,所述第一沟道层的材料与第二沟道层的材料不同,所述第一沟道层顶部表面、第二沟道层顶部表面与第一介质层顶部表面相齐平。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
本发明的技术方案提供的半导体结构的形成方法中,由于在所述衬底上形成了第一介质层,并且所述第一沟道材料层以及第二沟道材料层形成于所述第一介质层内,因此,在后续对所述第一沟道材料层、第二沟道材料层进行平坦化处理的过程中,所述第一介质层作为刻蚀停止层,提升了平坦化处理的效果,有利于所述第一沟道材料层与第二沟道材料层达到相同的高度,从而提升了平坦化处理后形成的第一沟道层和第二沟道层的平整度,继而提升了器件性能。
进一步,所述半导体结构的形成方法中,还形成了位于所述第一介质层上的上层掩膜层,所述上层掩膜层还位于所述衬底的边缘区上,因此,在形成第二沟道材料层的过程中,所述上层掩膜层保护了所述衬底的边缘区不受污染,从而减少了器件的结构缺陷,提升了器件性能。
进一步,在形成第一沟道材料层后,在形成第二沟道材料层之前,还在所述第一沟道材料层表面形成了阻挡层。在后续形成第二沟道材料层的过程中,所述阻挡层保护了第一沟道材料层,从而避免了第二沟道材料层形成于所述第一沟道材料层上的情况,因此减少了结构缺陷,改善了第一沟道材料层的均匀性。
本发明的技术方案提供的半导体结构中,所述第一沟道层顶部表面、第二沟道层顶部表面与第一介质层顶部表面相齐平,从而提升了器件整体的平整度,继而提升了器件性能。
附图说明
图1至图6是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述,现有技术中,硅-硅锗双沟道结构的形成方法包括:提供衬底;刻蚀所述衬底,以形成沟槽以及第一沟道层;在所述沟槽内形成第二沟道层;对所述第一沟道层以及第二沟道层进行平坦化处理,直至所述第一沟道层以及第二沟道层齐平。然而,所述平坦化处理的过程中,由于没有刻蚀停止层的存在,因此所述平坦化处理的效果较差,从而导致第一沟道层以及第二沟道层的平整度较差,进而导致器件性能有待提升。
为解决上述技术问题,本发明的技术方案提供一种半导体结构的形成方法,通过在衬底上形成第一介质层,并且使第一沟道材料层以及第二沟道材料层形成于所述第一介质层内,而后对所述第一沟道材料层、第二沟道材料层进行平坦化处理,在此过程中,所述第一介质层作为刻蚀停止层,提升了平坦化处理的效果,有利于所述第一沟道材料层与第二沟道材料层达到相同的高度,从而提升了平坦化处理后形成的第一沟道层和第二沟道层的平整度,继而提升了器件性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1至图6是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图1,提供衬底100,所述衬底100包括第一区I、第二区II、以及位于侧壁的边缘区III;在所述衬底100上形成第一介质层101;在所述第一介质层101上形成上层掩膜层102。
所述第一区I为后续形成的第一沟道层提供平台;所述第二区II为后续形成的第二沟道层提供平台;所述边缘区III位于衬底100侧壁边缘,在后续形成第一沟道层、第二沟道层的过程中,所述边缘区III需要保持洁净,不被其他工艺污染。
所述衬底100的材料包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)等。具体的,在本实施例中,所述衬底100的材料为硅。
所述第一介质层101用于控制后续形成的第一沟道层以及第二沟道层的高度。在后续形成位于第一区I上的第一介质层101内的第一沟道材料层、位于第二区II上的第一介质层101内的第二沟道材料层后,所述第一介质层101用作第一沟道材料层与第二沟道材料层的平坦化处理的刻蚀停止层,从而提升了平坦化处理的效果,使平坦化处理后形成的第一沟道层、第二沟道层的顶部表面与所述第一介质层101顶部表面齐平,优化了器件表面的平整度。
在本实施例中,所述第一介质层101的材料包括氧化硅。
在本实施例中,所述上层掩膜层102还位于所述边缘区III上。所述上层掩膜层102的作用在于,在后续形成第一沟槽与第二沟槽的过程中用作掩膜层;其次,由于上层掩膜层102还位于所述边缘区III上,因此,在后续形成第一沟道材料层与第二沟道材料层的过程中,所述上层掩膜层102保护了所述边缘区III不受污染;再次,由于所述上层掩膜层102形成于所述第一介质层101上,从而在后续工艺中保护了所述第一介质层101表面,使所述第一介质层101表面具有较好的均匀性和平整度,继而使后续的平坦化处理有更好的效果。
在本实施例中,所述上层掩膜层102的材料包括氮化硅。
请参考图2,形成位于所述第一区I上的第一介质层101内的第一沟槽(未标示);在所述第一沟槽内形成第一沟道材料层103。
所述第一沟槽定义了后续形成的第一沟道层的所在范围。
所述第一沟槽的形成方法包括:形成位于所述上层掩膜层102上的第一图形化层(未图示),所述第一图形化层暴露出所述第一区I上的上层掩膜层102;以所述第一图形化层为掩膜,刻蚀所述上层掩膜层102,以形成第一掩膜开口(未图示);以所述上层掩膜层102为掩膜,刻蚀所述第一掩膜开口下的所述第一介质层101,直至暴露出所述第一区I表面,形成位于所述第一介质层101内的第一沟槽。
在本实施例中,刻蚀所述第一介质层101的工艺包括干法刻蚀工艺。
所述第一沟道材料层103为后续形成的第一沟道层提供原材料。
在本实施例中,所述第一沟道材料层103的材料包括硅。所述第一沟道材料层103的形成工艺包括外延生长工艺。
在本实施例中,所述第一沟道材料层103顶部表面高于所述第一介质层101顶部表面,且低于所述上层掩膜层102顶部表面。
在其他实施例中,所述第一沟道材料层顶部表面高于或齐平于所述上层掩膜层顶部表面。
请参考图3,在所述第一沟道材料层103表面形成阻挡层110。
所述阻挡层110的作用在于,在后续形成位于第二区II上的第二沟道材料层的过程中,所述阻挡层110保护了第一沟道材料层103,从而减少了后续工艺对已形成的第一沟道材料层103的污染,改善了第一沟道材料层103的均匀性。
在本实施例中,所述阻挡层110的材料包括氮化硅。
由于所述阻挡层110的材料与上层掩膜层102相同,因此,在后续可以使用同一工艺去除所述阻挡层110以及上层掩膜层102,从而使工艺步骤更简单。
在本实施例中,所述阻挡层110顶部表面低于所述上层掩膜层102顶部表面。
在其他实施例中,所述阻挡层顶部表面高于或齐平于所述上层掩膜层顶部表面。
在本实施例中,所述阻挡层110的形成工艺包括化学气相沉积工艺。
在其他实施例中,所述阻挡层的形成方法包括氮化处理。由于所述第一沟道材料层的材料为硅,因此,通过对所述第一沟道材料层表面进行氮化处理,从而形成材料为氮化硅的阻挡层。
请参考图4,形成位于所述第二区II上的第一介质层101内的第二沟槽(未标示);在所述第二沟槽内形成第二沟道材料层120,所述第二沟道材料层120的材料与第一沟道材料层103的材料不同。
在本实施例中,所述第二沟道材料层120的材料包括硅锗。所述第二沟道材料层120的形成工艺包括外延生长工艺。
由于所述阻挡层110的存在,在形成第二沟道材料层120的过程中,所述阻挡层110保护了第一沟道材料层103,从而避免了第二沟道材料层120形成于所述第一沟道材料层103上的情况,减少了对已形成的第一沟道材料层103的污染,减少了结构缺陷,改善了第一沟道材料层103的均匀性。
此外,由于上层掩膜层102还位于所述衬底100的边缘区III上,因此,在形成第二沟道材料层120的过程中,所述上层掩膜层102保护了所述衬底100的边缘区III不受污染,从而减少了器件的结构缺陷,提升了器件性能。
在本实施例中,所述第二沟槽的形成方法包括:形成位于所述上层掩膜层102上的第二图形化层(未图示),所述第二图形化层暴露出所述第二区II上的上层掩膜层102;以所述第二图形化层为掩膜,刻蚀所述上层掩膜层102,以形成第二掩膜开口(未图示);以所述上层掩膜层102为掩膜,刻蚀所述第二掩膜开口下的所述第一介质层101,直至暴露出所述第二区II表面,形成位于所述第一介质层101内的第二沟槽。
在本实施例中,所述第一沟道材料层103与第二沟道材料层120之间通过第一介质层101间隔,从而有利于改善后续的平坦化处理的效果,同时也提升了所述第一沟道材料层103与第二沟道材料层120之间的隔离效果。
请参考图5,去除所述阻挡层110以及上层掩膜层102,暴露出所述第一介质层101表面。
由于所述上层掩膜层102的存在保护了所述第一介质层101,使所述第一介质层101的表面不受到前述工艺的影响,因此,在去除所述上层掩膜层102后,所述第一介质层101表面具有较好的均匀性和平整度,继而使后续的平坦化处理有更好的效果。
在本实施例中,所述阻挡层110与上层掩膜层102的材料相同,因此,可以使用同一工艺同时去除所述阻挡层110与上层掩膜层102,从而节约了工艺步骤。
在本实施例中,去除所述阻挡层110与上层掩膜层102的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在去除所述阻挡层110以及上层掩膜层102后,所述第一沟道材料层103与第二沟道材料层120的顶部表面高于所述第一介质层101顶部表面。
请参考图6,对所述第一沟道材料层103与第二沟道材料层120进行平坦化处理,直至所述第一沟道材料层103顶部表面、第二沟道材料层120顶部表面与所述第一介质层101顶部表面相齐平,形成第一沟道层130以及第二沟道层140。
在本实施例中,对所述第一沟道材料层103、第二沟道材料层120进行平坦化处理的工艺包括化学机械抛光工艺。
由于所述第一介质层101的存在,且所述第一沟道材料层103以及第二沟道材料层120形成于所述第一介质层101内,因此,在对所述第一沟道材料层103、第二沟道材料层120进行平坦化处理的过程中,所述第一介质层101作为刻蚀停止层,为化学机械抛光工艺提供了更明确的端点信号。在所述化学机械抛光工艺的初期,主要对第一沟道材料层103以及第二沟道材料层120进行平坦化处理,当所述机械抛光工艺进行到第一介质层101表面时,由于第一介质层101的材料与第一沟道材料层103、第二沟道材料层120的材料不同,因此,所述化学机械抛光工艺受到的抛光阻力有明显的变化,从而提供了更明确的端点信号,从而能够更好的控制所述第一沟道材料层103与第二沟道材料层120达到与第一介质层101相同的高度,因此提升了平坦化处理的效果,也提升了平坦化处理后形成的第一沟道层130和第二沟道层140的平整度,继而提升了器件性能。
在本实施例中,由于所述第一沟道材料层103与第二沟道材料层120之间通过第一介质层101间隔,因此,在对所述第一沟道材料层103与第二沟道材料层120进行平坦化处理的过程中,所述第一沟道材料层103与第二沟道材料层120之间的第一介质层101能够更好的辅助平坦化的过程,从而提升了平坦化处理的效果,改善了器件的平整度。此外,所述第一沟道材料层103与第二沟道材料层120之间的第一介质层101的存在,还有利于改善平坦化后形成的第一沟道层130与第二沟道层140之间的隔离效果。
在另一实施例中,在形成第二沟道材料层后,不去除所述上层掩膜层以及阻挡层,直接对所述上层掩膜层、阻挡层、第一沟道材料层、第二沟道材料层进行平坦化处理,直至暴露出所述第一介质层表面,从而使所述第一沟道材料层顶部表面、第二沟道材料层顶部表面与所述第一介质层顶部表面相齐平,形成第一沟道层以及第二沟道层。所述平坦化处理省去了所述上层掩膜层以及阻挡层的刻蚀工艺,从而简化了工艺流程。
在本实施例中,所述第一沟道层130在后续工艺中用作半导体器件的NMOS区,所述第二沟道层140用作半导体器件的PMOS区,以形成半导体器件的双沟道结构。
相应的,本发明实施例还提供一种采用上述方法所形成的半导体结构。
请继续参考图6,所述半导体结构包括:衬底100,所述衬底100包括第一区I以及第二区II;位于所述衬底100上的第一介质层101;位于所述第一区I上的第一介质层101内的第一沟槽(未标示)、以及位于所述第二区II上的第一介质层101内的第二沟槽(未标示);位于所述第一沟槽内的第一沟道层130、以及位于所述第二沟槽内的第二沟道层140,所述第一沟道层130的材料与第二沟道层140的材料不同,所述第一沟道层130顶部表面、第二沟道层140顶部表面与第一介质层101顶部表面相齐平。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底,所述衬底包括第一区以及第二区;
在所述衬底上形成第一介质层;
形成位于所述第一区上的第一介质层内的第一沟槽;
在所述第一沟槽内形成第一沟道材料层;
形成位于所述第二区上的第一介质层内的第二沟槽;
在所述第二沟槽内形成第二沟道材料层,所述第二沟道材料层的材料与第一沟道材料层的材料不同;
对所述第一沟道材料层与第二沟道材料层进行平坦化处理,直至所述第一沟道材料层顶部表面、第二沟道材料层顶部表面与所述第一介质层顶部表面相齐平,形成第一沟道层以及第二沟道层。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,在形成第一介质层之后,在形成第一沟槽之前,还包括:形成位于所述第一介质层上的上层掩膜层。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述衬底还包括位于侧壁的边缘区,所述上层掩膜层还位于所述边缘区上。
4.如权利要求2所述的半导体结构的形成方法,其特征在于,所述上层掩膜层的材料包括氮化硅。
5.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第一沟槽的形成方法包括:形成位于所述上层掩膜层上的第一图形化层,所述第一图形化层暴露出所述第一区上的上层掩膜层;以所述第一图形化层为掩膜,刻蚀所述上层掩膜层,以形成第一掩膜开口;以所述上层掩膜层为掩膜,刻蚀所述第一掩膜开口下的所述第一介质层,直至暴露出所述第一区表面,形成位于所述第一介质层内的第一沟槽。
6.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第二沟槽的形成方法包括:形成位于所述上层掩膜层上的第二图形化层,所述第二图形化层暴露出所述第二区上的上层掩膜层;以所述第二图形化层为掩膜,刻蚀所述上层掩膜层,以形成第二掩膜开口;以所述上层掩膜层为掩膜,刻蚀所述第二掩膜开口下的所述第一介质层,直至暴露出所述第二区表面,形成位于所述第一介质层内的第二沟槽。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,在形成所述第一沟道材料层后,在形成所述第二沟道材料层之前,还包括:在所述第一沟道材料层表面形成阻挡层。
8.如权利要求7所述的半导体结构的形成方法,其特征在于,所述阻挡层的材料包括氮化硅。
9.如权利要求8所述的半导体结构的形成方法,其特征在于,所述阻挡层的形成方法包括:化学气相沉积工艺或氮化处理。
10.如权利要求7所述的半导体结构的形成方法,其特征在于,在形成第二沟道材料层后,在对所述第一沟道材料层、第二沟道材料层进行平坦化处理之前,还包括:去除所述阻挡层。
11.如权利要求2所述的半导体结构的形成方法,其特征在于,在形成第二沟道材料层之后,在对所述第一沟道材料层、第二沟道材料层进行平坦化处理之前,还包括:去除所述上层掩膜层。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一沟道材料层与第二沟道材料层之间通过第一介质层间隔。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,对所述第一沟道材料层、第二沟道材料层进行平坦化处理的工艺包括化学机械抛光工艺。
14.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一介质层的材料包括氧化硅。
15.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一沟道材料层的材料包括硅。
16.如权利要求15所述的半导体结构的形成方法,其特征在于,所述第一沟道材料层的形成工艺包括外延生长工艺。
17.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第二沟道材料层的材料包括硅锗。
18.如权利要求17所述的半导体结构的形成方法,其特征在于,所述第二沟道材料层的形成工艺包括外延生长工艺。
19.一种半导体结构,其特征在于,包括:
衬底,所述衬底包括第一区以及第二区;
位于所述衬底上的第一介质层;
位于所述第一区上的第一介质层内的第一沟槽、以及位于所述第二区上的第一介质层内的第二沟槽;
位于所述第一沟槽内的第一沟道层、以及位于所述第二沟槽内的第二沟道层,所述第一沟道层的材料与第二沟道层的材料不同,所述第一沟道层顶部表面、第二沟道层顶部表面与第一介质层顶部表面相齐平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210600582.1A CN117199003A (zh) | 2022-05-30 | 2022-05-30 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210600582.1A CN117199003A (zh) | 2022-05-30 | 2022-05-30 | 半导体结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117199003A true CN117199003A (zh) | 2023-12-08 |
Family
ID=88985567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210600582.1A Pending CN117199003A (zh) | 2022-05-30 | 2022-05-30 | 半导体结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117199003A (zh) |
-
2022
- 2022-05-30 CN CN202210600582.1A patent/CN117199003A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101125272B1 (ko) | 역전된 t자 모양의 핀들을 갖는 복수-게이트 트랜지스터들 | |
US7029988B2 (en) | Fabrication method and device structure of shallow trench insulation for silicon wafer containing silicon-germanium | |
US8962430B2 (en) | Method for the formation of a protective dual liner for a shallow trench isolation structure | |
KR20040096365A (ko) | 반도체소자의 제조방법 | |
CN103426755A (zh) | 半导体器件及其形成方法 | |
US9000521B2 (en) | Body contact SOI transistor structure and method of making | |
CN109994429B (zh) | 半导体器件及其形成方法 | |
CN117199003A (zh) | 半导体结构及其形成方法 | |
US8435900B2 (en) | Method for manufacturing a transistor | |
CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
CN112309977B (zh) | 半导体结构及其形成方法 | |
CN112951765B (zh) | 半导体结构及其形成方法 | |
CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
US6664165B2 (en) | Semiconductor device and fabrication method therefor | |
KR100300876B1 (ko) | 화학적 기계적 평탄화를 이용한 소자분리막제조방법 | |
CN112397450A (zh) | 半导体结构的形成方法 | |
CN113764348B (zh) | 鳍式半导体器件的制备方法 | |
CN102437041B (zh) | 一种形成高介电常数k和t型金属栅极的形成方法 | |
CN102427033B (zh) | 一种形成高阶电常数k和t型金属栅极的形成方法 | |
CN117954324A (zh) | 半导体结构的形成方法 | |
CN116417346A (zh) | 半导体结构的形成方法 | |
CN116417406A (zh) | 半导体结构的形成方法 | |
CN117153783A (zh) | 半导体结构的形成方法 | |
KR20010046211A (ko) | 반도체 소자 제조방법 | |
CN114464523A (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |