CN117153783A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN117153783A CN117153783A CN202210571329.8A CN202210571329A CN117153783A CN 117153783 A CN117153783 A CN 117153783A CN 202210571329 A CN202210571329 A CN 202210571329A CN 117153783 A CN117153783 A CN 117153783A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- channel layer
- isolation
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000002955 isolation Methods 0.000 claims abstract description 124
- 239000000463 material Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 4
- OPTOQCQBJWTWPN-UHFFFAOYSA-N [Si].[Ge].[Si] Chemical compound [Si].[Ge].[Si] OPTOQCQBJWTWPN-UHFFFAOYSA-N 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000007847 structural defect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和第二区；形成位于所述第一区上的牺牲层；在所述牺牲层侧壁表面形成第一隔离层；在形成所述第一隔离层后，形成位于所述第二区上的第一沟道层，所述第一沟道层与牺牲层通过第一隔离层互相隔离；在形成第一沟道层后，去除所述牺牲层；形成位于所述第一区上的第二沟道层，所述第二沟道层与第一沟道层的材料不同。所述半导体结构的形成方法减少了硅锗‑硅双沟道结构的缺陷，提升了器件性能。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体结构的形成方法。
背景技术
随着半导体技术的发展，半导体器件的尺寸持续减小，鳍式场效应晶体管(FinFET)等三维结构的设计成为本领域关注的热点。鳍式场效应晶体管一般具有从衬底上向上垂直延伸的多个鳍部，所述鳍部中形成鳍式场效应晶体管的沟道，在鳍部上形成栅极结构，在栅极结构的两侧的鳍部中形成有源区和漏区。
随着半导体制造的技术节点进一步缩小，传统的硅沟道的载流子迁移率较低，已成为限制器件性能的重要因素。研究表明，通过引入硅锗形成硅锗-硅双沟道，可以有效地提高场效应晶体管沟道载流子迁移率，实现器件性能的提升。
然而，在现有技术下形成的硅锗-硅双沟道结构的缺陷较多，导致器件性能仍有待提升。
发明内容
本发明解决的技术问题是，提供一种半导体结构的形成方法，减少了硅锗-硅双沟道结构的缺陷，提升了器件性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括:提供衬底，所述衬底包括第一区和第二区；形成位于所述第一区上的牺牲层；在所述牺牲层侧壁表面形成第一隔离层；在形成所述第一隔离层后，形成位于所述第二区上的第一沟道层，所述第一沟道层与牺牲层通过第一隔离层互相隔离；在形成第一沟道层后，去除所述牺牲层；形成位于所述第一区上的第二沟道层，所述第二沟道层与第一沟道层的材料不同。
可选的，形成所述牺牲层的方法包括：形成位于所述衬底上的初始牺牲层，所述初始牺牲层的材料与所述衬底的材料不同；刻蚀所述初始牺牲层，直至暴露出第二区表面，形成位于所述第一区上的牺牲层。
可选的，所述初始牺牲层的材料包括氧化硅。
可选的，在形成所述第一沟道层后，在形成所述第二沟道层之前，所述半导体结构的形成方法还包括：形成位于所述第一沟道层顶部表面的第二隔离层。
可选的，所述第二隔离层顶部表面与所述牺牲层顶部表面平齐。
可选的，形成所述第二隔离层的方法包括：形成位于所述牺牲层以及第一沟道层上的初始第二隔离层；对所述初始第二隔离层进行平坦化处理，直至暴露出所述牺牲层顶部表面，以形成第二隔离层。
可选的，所述第二隔离层的材料与第一隔离层的材料相同。
可选的，所述第一隔离层的材料与牺牲层的材料不同。
可选的，第一隔离层的材料包括氮化硅。
可选的，所述第一隔离层的厚度为10纳米～30纳米。
可选的，形成所述第一隔离层的方法包括：在所述牺牲层侧壁以及顶部表面形成初始第一隔离层；回刻蚀并去除所述牺牲层顶部表面的初始第一隔离层，以形成第一隔离层。
可选的，所述第一沟道层的材料包括硅锗。
可选的，所述第一沟道层的形成工艺包括外延生长工艺。
可选的，所述第二沟道层的材料包括硅。
可选的，所述第二沟道层的形成工艺包括外延生长工艺。
可选的，所述半导体结构的形成方法还包括：在形成第二沟道层后，去除所述第一隔离层。
可选的，所述半导体结构的形成方法还包括：在去除所述第一隔离层后，形成位于所述第一沟道层以及第二沟道层之间的初始隔离结构。
可选的，所述半导体结构的形成方法还包括：图形化所述第一沟道层以及第二沟道层，形成位于所述第一区上的若干第一鳍部结构和位于所述第二区上的若干第二鳍部结构；形成位于所述衬底上的底部隔离结构，所述底部隔离结构的顶部表面低于所述第一鳍部结构、第二鳍部结构的顶部表面。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明的技术方案提供的半导体结构的形成方法中，由于在形成第一沟道层之前形成了第一隔离层，从而在后续形成第一沟道层、第二沟道层的过程中，所述第一隔离层阻挡了第一沟道层的形成工艺对第一区的污染、以及第二沟道层的形成工艺对第二区的污染，并且所述第一隔离层的存在使所述第一沟道层和第二沟道层以自对准方式形成，优化了所述第一沟道层和第二沟道层的侧壁形貌，从而使所述第一沟道层以及第二沟道层的交界区域的结构更均匀、交界更清晰，减少了结构缺陷，提升了器件性能。
进一步，由于所述初始牺牲层与衬底的材料不同，因此，刻蚀初始牺牲层的工艺对所述初始牺牲层与衬底有不同的刻蚀速率，从而减少了形成的牺牲层底部被钝化成圆角的可能性，继而优化了后续形成的第二沟道层的形貌。
进一步，由于在形成所述第二沟道层之前，形成了位于所述第一沟道层顶部表面的第二隔离层，因此，所述第二隔离层与第一隔离层共同作用，保护了所述第二区上的第一沟道层，从而在后续形成第二沟道层的过程中，避免了第一沟道层受到污染，从而改善了第一沟道层的结构均匀性，减少了结构缺陷。
附图说明
图1至图3为一种半导体结构的形成方法的剖面结构示意图；
图4至图10是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，在现有技术下形成的硅锗-硅双沟道结构的缺陷较多，导致器件性能仍有待提升。
图1至图3为一种半导体结构的形成方法的剖面结构示意图。
请参考图1，提供衬底100；形成位于所述衬底100上的初始第一沟道层101，所述初始第一沟道层101与衬底100的材料相同。
所述衬底100的材料包括硅；所述初始第一沟道层101的材料包括硅。
所述初始第一沟道层101的形成工艺包括外延生长工艺。
请参考图2，刻蚀所述初始第一沟道层101，直至暴露出衬底100表面，形成第一沟道层102。
请参考图3，在衬底100上形成第二沟道层103，所述第二沟道层103的侧壁与所述第一沟道层102的侧壁相接触。
所述第二沟道层103的材料包括硅锗。所述第二沟道层103的形成工艺包括外延生长工艺。
由于所述初始第一沟道层101与衬底100的材料相同，因此，在刻蚀所述初始第一沟道层101的过程中，容易造成初始第一沟道层101的底部刻蚀不充分，从而导致形成的第一沟道层102的底部(如图2中A处所示)被钝化成圆角，继而引入结构缺陷。此外，在形成所述第二沟道层103的过程中，所述第二沟道层103会向第一沟道层102的区域扩散，从而导致第一沟道层102与第二沟道层103的界面不清晰，结构不均匀，从而增加了结构缺陷，降低了器件性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，通过在形成第一沟道层之前形成了第一隔离层，从而在形成第一沟道层、第二沟道层的过程中，阻挡了第一沟道层的区域与第二沟道层的区域之间的互相污染，且优化了所述第一沟道层和第二沟道层的侧壁形貌，从而使所述第一沟道层以及第二沟道层的界面更清晰，减少了结构缺陷，提升了器件性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图10是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图4，提供衬底200，所述衬底200包括第一区I和第二区II；形成位于所述第一区I上的初始牺牲层201，所述初始牺牲层201的材料与所述衬底200的材料不同。
所述第一区I、第二区II后续用于形成不同的沟道层。所述第一区I为第二沟道层的形成提供平台，所述第二区II为第一沟道层的形成提供平台。
所述衬底200的材料包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)等。具体的，在本实施例中，所述衬底200的材料为硅。
所述初始牺牲层201的材料与所述衬底200的材料不同的目的在于，在后续刻蚀所述初始牺牲层201以形成牺牲层的过程中，使初始牺牲层201的刻蚀更均匀彻底，从而使形成的牺牲层形貌更好。
在本实施例中，所述初始牺牲层201的材料包括氧化硅。
请参考图5，刻蚀所述初始牺牲层201，直至暴露出第二区II表面，形成位于所述第一区I上的牺牲层202。
所述牺牲层202的作用在于，为后续第二沟道层的形成提供形貌良好的形成空间。
由于所述初始牺牲层201的材料与所述衬底200的材料不同，因此，刻蚀所述初始牺牲层201的工艺对所述初始牺牲层201与衬底200有不同的刻蚀速率，从而能够使所述初始牺牲层201的刻蚀过程更均匀、更彻底，保证了形成的牺牲层202的侧壁始终垂直于衬底200表面，减少了形成的牺牲层202底部被钝化成圆角的可能性，继而优化了后续形成的第二沟道层的形貌。
在本实施例中，刻蚀所述初始牺牲层201的工艺包括干法刻蚀工艺。
接着，在所述牺牲层202侧壁表面形成第一隔离层。形成所述第一隔离层的方法包括：在所述牺牲层侧壁以及顶部表面形成初始第一隔离层；回刻蚀并去除所述牺牲层202顶部表面的初始第一隔离层，以形成第一隔离层。形成所述第一隔离层的具体方法请参考图6和图7。
请参考图6，在所述牺牲层202侧壁以及顶部表面形成初始第一隔离层203。
所述初始第一隔离层203为后续形成的第一隔离层提供原料。
所述初始第一隔离层203的形成工艺包括原子层沉积工艺。
请参考图7，回刻蚀并去除所述牺牲层202顶部表面的初始第一隔离层203，以形成第一隔离层204；形成位于所述第二区II上的第一沟道层210，所述第一沟道层210与牺牲层202通过第一隔离层204互相隔离。
在本实施例中，所述第一沟道层210的材料包括硅锗。所述第一沟道层210的形成工艺包括外延生长工艺。
由于在形成第一沟道层210之前形成了第一隔离层204，从而在形成第一沟道层210的过程中，所述第一隔离层204阻挡了第一沟道层210的形成工艺对第一区I的污染，并且使所述第一沟道层210以自对准方式形成于第一隔离层204侧壁表面，优化了所述第一沟道层210的侧壁形貌，从而有利于提升所述第一沟道层210以及后续形成的第二沟道层之间的交界区域的结构均匀性、形貌完整性，继而减少了结构缺陷，提升了器件性能。
在本实施例中，所述第一隔离层204的材料与牺牲层202的材料不同。因此，能够在后续去除牺牲层202的过程中，减少所述第一隔离层204受到的影响。
具体的，所述第一隔离层204的材料包括氮化硅。
在本实施例中，所述第一隔离层204的厚度为10纳米～30纳米。如果所述第一隔离层204的厚度过大，容易导致所述第一沟道层210与后续形成的第二沟道层之间的间隔较远，从而不利于器件性能。如果所述第一隔离层204的厚度过小，则无法有效隔离所述第一沟道层210、第二沟道层的形成工艺在第一区I以及第二区II上的污染，且所述第一隔离层204的厚度过小，也使后续去除所述第一隔离层204的工艺的效果较差。因此，当所述第一隔离层204的厚度为10纳米～30纳米时，能够在保证第一沟道层210与后续形成的第二沟道层之间的间隔符合要求的同时，保证了所述第一隔离层204具有较好的隔离效果。
在本实施例中，所述第一沟道层210的顶部表面低于所述牺牲层202的顶部表面。
在其他实施例中，所述第一沟道层的顶部表面高于或齐平于所述牺牲层的顶部表面。
请参考图8，形成位于所述第一沟道层210顶部表面的第二隔离层211。
所述第二隔离层211的作用在于，通过覆盖所述第二区II上的第一沟道层210顶部表面，从而保护所述第一沟道层210，在后续形成位于第一区I上的第二沟道层的过程中，使所述第一沟道层210不受第二沟道层形成工艺的污染，继而提升结构的均匀性和形貌的完整性。
在本实施例中，所述第二隔离层211的材料与第一隔离层204的材料相同。因此，在后续去除所述第一隔离层204的同时，可以一并去除所述第二隔离层211，从而节约了工艺步骤。
在本实施例中，所述第二隔离层211顶部表面与所述牺牲层202顶部表面平齐。
具体的，形成所述第二隔离层211的方法包括：形成位于所述牺牲层202以及第一沟道层210上的初始第二隔离层(未图示)；对所述初始第二隔离层进行平坦化处理，直至暴露出所述牺牲层202顶部表面，以形成第二隔离层211。
在本实施例中，所述第二隔离层211的厚度为10纳米～30纳米。
由于所述平坦化处理暴露出所述牺牲层202顶部表面，从而使后续去除所述牺牲层202的工艺更简单，去除牺牲层202的效果更好。
请参考图9，去除所述牺牲层202；形成位于所述第一区I上的第二沟道层220，所述第二沟道层220与第一沟道层210的材料不同。
由于所述牺牲层202的形貌较均匀，且所述牺牲层202的侧壁始终垂直于衬底200表面，因此，在去除所述牺牲层202后，为所述第二沟道层220提供了形貌良好的形成空间。
在本实施例中，去除所述牺牲层202的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，所述第二沟道层220与第一沟道层210的材料不同，从而满足所述第一区I和第二区II上的不同类型的晶体管的功能需求。
具体的，所述第二沟道层220的材料包括硅。
所述第二沟道层220的形成工艺包括外延生长工艺。
由于所述第一沟道层210侧壁的第一隔离层204、以及所述第一沟道层210顶部表面的第二隔离层211的存在，从而使所述第一沟道层210受到完整的保护，因此，在形成第二沟道层220的过程中，所述第一隔离层204阻挡了第二沟道层220的形成工艺对第二区II的污染，并且所述第一隔离层204的存在使第二沟道层220以自对准方式形成于所述第一隔离层204的侧壁表面，优化了所述第二沟道层220的侧壁形貌，从而使所述第一沟道层210以及第二沟道层220的交界区域的结构更均匀、交界更清晰，继而减少了结构缺陷，提升了器件性能。
请参考图10，在形成第二沟道层220后，去除所述第一隔离层204以及第二隔离层211；图形化所述第一沟道层210以及第二沟道层220，形成位于所述第一区I上的若干第一鳍部结构231和位于所述第二区II上的若干第二鳍部结构232；形成位于所述衬底200上的底部隔离结构233，所述底部隔离结构233的顶部表面低于所述第一鳍部结构231、第二鳍部结构232的顶部表面。
由于所述第一隔离层204以及第二隔离层211的材料相同，因此，可以采用相同的刻蚀工艺一并去除所述第一隔离层204和第二隔离层211，从而节约了工艺步骤。
具体的，去除所述第一隔离层204和第二隔离层211的工艺包括湿法刻蚀工艺或干法刻蚀工艺。
在本实施例中，图形化所述第一沟道层210以及第二沟道层220的方法包括：在所述第一沟道层210与第二沟道层220上形成掩膜层(未图示)，所述掩膜层暴露出部分所述第一沟道层210与第二沟道层220顶部表面；以所述掩膜层为掩膜，刻蚀所述第一沟道层210与第二沟道层220，直至暴露出所述衬底200表面，以形成位于所述第一区I上的若干第一鳍部结构231和位于所述第二区II上的若干第二鳍部结构232。
在本实施例中，所述底部隔离结构233的材料包括氧化硅。
在本实施例中，所述半导体结构的形成方法还包括：在去除所述第一隔离层204后，在形成第一鳍部结构231和第二鳍部结构232之前，形成位于所述第一沟道层210以及第二沟道层220之间的初始隔离结构(未图示)。
具体的，所述初始隔离结构的形成方法包括：在去除所述第一隔离层204后，形成位于所述第一沟道层210、第二沟道层220之间的初始隔离材料层(未图示)，所述初始隔离材料层还位于所述第一沟道层210顶部表面；对所述初始隔离材料层进行平坦化处理，直至暴露出所述第一沟道层210顶部表面，以形成初始隔离结构。
在形成第一鳍部结构231和第二鳍部结构232之后，在形成底部隔离结构233之前，去除所述初始隔离结构。
在另一实施例中，还可以不形成初始隔离结构，即，在去除第一隔离层与第二隔离层之后，直接图形化所述第一沟道层以及第二沟道层，形成位于所述第一区I上的若干第一鳍部结构和位于所述第二区II上的若干第二鳍部结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区和第二区；
形成位于所述第一区上的牺牲层；
在所述牺牲层侧壁表面形成第一隔离层；
在形成所述第一隔离层后，形成位于所述第二区上的第一沟道层，所述第一沟道层与牺牲层通过第一隔离层互相隔离；
在形成第一沟道层后，去除所述牺牲层；
形成位于所述第一区上的第二沟道层，所述第二沟道层与第一沟道层的材料不同。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的方法包括：形成位于所述衬底上的初始牺牲层，所述初始牺牲层的材料与所述衬底的材料不同；刻蚀所述初始牺牲层，直至暴露出第二区表面，形成位于所述第一区上的牺牲层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述初始牺牲层的材料包括氧化硅。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述第一沟道层后，在形成所述第二沟道层之前，还包括：形成位于所述第一沟道层顶部表面的第二隔离层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第二隔离层顶部表面与所述牺牲层顶部表面平齐。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第二隔离层的方法包括：形成位于所述牺牲层以及第一沟道层上的初始第二隔离层；对所述初始第二隔离层进行平坦化处理，直至暴露出所述牺牲层顶部表面，以形成第二隔离层。
7.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第二隔离层的材料与第一隔离层的材料相同。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一隔离层的材料与牺牲层的材料不同。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，第一隔离层的材料包括氮化硅。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一隔离层的厚度为10纳米～30纳米。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一隔离层的方法包括：在所述牺牲层侧壁以及顶部表面形成初始第一隔离层；回刻蚀并去除所述牺牲层顶部表面的初始第一隔离层，以形成第一隔离层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一沟道层的材料包括硅锗。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一沟道层的形成工艺包括外延生长工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二沟道层的材料包括硅。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二沟道层的形成工艺包括外延生长工艺。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成第二沟道层后，去除所述第一隔离层。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：在去除所述第一隔离层后，形成位于所述第一沟道层以及第二沟道层之间的初始隔离结构。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：图形化所述第一沟道层以及第二沟道层，形成位于所述第一区上的若干第一鳍部结构和位于所述第二区上的若干第二鳍部结构；形成位于所述衬底上的底部隔离结构，所述底部隔离结构的顶部表面低于所述第一鳍部结构、第二鳍部结构的顶部表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210571329.8A CN117153783A (zh) | 2022-05-24 | 2022-05-24 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210571329.8A CN117153783A (zh) | 2022-05-24 | 2022-05-24 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117153783A true CN117153783A (zh) | 2023-12-01 |
Family
ID=88908728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210571329.8A Pending CN117153783A (zh) | 2022-05-24 | 2022-05-24 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117153783A (zh) |
-
2022
- 2022-05-24 CN CN202210571329.8A patent/CN117153783A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060065893A1 (en) | Method of forming gate by using layer-growing process and gate structure manufactured thereby | |
| CN113782441B (zh) | FinFET的制造方法 | |
| CN117153783A (zh) | 半导体结构的形成方法 | |
| US11515404B2 (en) | Semiconductor structure comprising regions having an isolation trench with a stepped bottom surface therebetween and method of forming the same | |
| US11792981B2 (en) | Two dimensional structure to control flash operation and methods for forming the same | |
| US11315796B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN110034187B (zh) | 半导体结构及其形成方法 | |
| CN116417346A (zh) | 半导体结构的形成方法 | |
| CN117954384A (zh) | 半导体结构及其形成方法 | |
| CN111430241B (zh) | 半导体结构及其形成方法 | |
| CN113903805B (zh) | 半导体结构及其形成方法 | |
| CN111508842B (zh) | 半导体器件及其形成方法 | |
| US20230369328A1 (en) | Semiconductor structure and method for forming same | |
| KR100745924B1 (ko) | 반도체 소자의 제조 방법 | |
| CN116417406A (zh) | 半导体结构的形成方法 | |
| CN117199003A (zh) | 半导体结构及其形成方法 | |
| KR20010074389A (ko) | 반도체장치의 모스 트랜지스터 제조방법 | |
| CN114464523A (zh) | 半导体器件及其制造方法 | |
| CN117012720A (zh) | 半导体结构的形成方法 | |
| KR100266028B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN114551596A (zh) | 半导体结构及其形成方法 | |
| CN117476764A (zh) | 半导体结构及其形成方法 | |
| CN114005755A (zh) | 一种鳍式场效应晶体管及其制作方法 | |
| CN118231462A (zh) | 半导体结构及其形成方法 | |
| KR20030045216A (ko) | 반도체 소자의 트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |