CN114551596A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114551596A
CN114551596A CN202011330968.2A CN202011330968A CN114551596A CN 114551596 A CN114551596 A CN 114551596A CN 202011330968 A CN202011330968 A CN 202011330968A CN 114551596 A CN114551596 A CN 114551596A
Authority
CN
China
Prior art keywords
forming
region
layer
isolation layer
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011330968.2A
Other languages
English (en)
Inventor
赵振阳
何朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011330968.2A priority Critical patent/CN114551596A/zh
Publication of CN114551596A publication Critical patent/CN114551596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，包括：衬底，衬底上具有若干相互分立的鳍部，鳍部沿第一方向延伸，鳍部沿第一方向包括边缘区和中间区，鳍部包括第一区以及位于第一区上的第二区，第一区的侧壁相对于第二区的侧壁凹陷；位于衬底上的隔离层；横跨边缘区的第一栅极结构；位于鳍部内的源漏掺杂层。当在后续隔离层受到损伤时，由于第一区的侧壁相对于第二区的侧壁凹陷，隔离层也不易将第一区的侧壁暴露出来，进而有效的降低的漏电的问题。另外，由于第一区的侧壁相对于第二区的侧壁凹陷，使得第一区与第二区沿第一方向上的尺寸差值较小，在后续第一栅极结构开启时，有效提升载流子的迁移率，进而提升最终形成的半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路高密度的发展趋势，构成电路的器件更紧密地放置在芯片中以适应芯片的可用空间。相应地，半导体衬底单位面积上有源器件的密度不断增加，因此器件之间的有效绝缘隔离变得更加重要。
浅沟槽隔离(Shallow Trench Isolation，STI)技术具有良好的隔离效果(例如：工艺隔离效果和电性隔离效果)，浅沟槽隔离技术还具有减少占用晶圆表面的面积、增加器件的集成度等优点。因此，随着集成电路尺寸的减小，器件有源区之间的隔离现主要采用浅沟槽隔离层。
然而，现有技术所形成的隔离层容易导致半导体器件的电学性能下降。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效的提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底上具有若干相互分立的鳍部，所述鳍部沿第一方向延伸，所述鳍部沿所述第一方向包括边缘区以及位于所述边缘区之间的中间区，所述鳍部包括第一区以及位于所述第一区上的第二区，所述第一区的侧壁相对于所述第二区的侧壁凹陷；位于所述衬底上的隔离层，所述隔离层覆盖部分所述第一区，且所述隔离层的顶部表面低于所述鳍部的顶部表面；横跨所述边缘区的第一栅极结构，部分所述第一栅极结构位于所述鳍部的部分侧壁和顶部表面，且部分所述第一栅极结构位于部分隔离层表面；位于所述鳍部内的源漏掺杂层，所述源漏掺杂层位于所述第一栅极结构一侧。
可选的，所述隔离层的材料包括氧化硅。
可选的，还包括：位于所述衬底上的介质层，所述介质层覆盖所述第一栅极结构的侧壁。
相应的，本发明的技术方案还提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有若干相互分立的鳍部，所述鳍部沿第一方向延伸，所述鳍部沿所述第一方向包括边缘区以及位于所述边缘区之间的中间区，所述鳍部包括初始第一区以及位于所述初始第一区上的第二区；去除部分所述初始第一区，形成第一区，所述第一区的侧壁相对于所述第二区的侧壁凹陷；在所述衬底上形成隔离层，所述隔离层覆盖部分所述第一区，且所述隔离层的顶部表面低于所述鳍部的顶部表面；形成横跨所述边缘区的第一栅极结构，部分所述第一栅极结构位于所述鳍部的部分侧壁和顶部表面，且部分所述第一栅极结构位于部分隔离层表面；在所述鳍部内形成源漏掺杂层，所述源漏掺杂层位于所述第一栅极结构一侧。
可选的，去除部分所述初始第一区的方法包括：在所述第二区的侧壁和顶部表面形成保护层；在形成所述保护层之后，采用刻蚀工艺去除部分初始第一区，形成所述第一区。
可选的，所述刻蚀工艺包括各向同性的湿法刻蚀工艺。
可选的，所述保护层的材料包括有机材料。
可选的，所述保护层的形成方法包括：化学气相沉积工艺和物理气相沉积工艺。
可选的，所述隔离层的形成方法包括：在所述衬底上形成初始隔离层，所述初始隔离层覆盖所述鳍部；回刻蚀所述初始隔离层，形成所述隔离层，所述隔离层覆盖部分所述第一区，且所述隔离层的顶部表面低于所述鳍部的顶部表面。
可选的，所述隔离层的材料包括氧化硅。
可选的，所述初始隔离层形成工艺包括：流体化学气相沉积工艺。
可选的，在形成所述栅极结构之前，还包括：在所述隔离层上形成若干第一伪栅结构，所述第一伪栅结构横跨所述鳍部的边缘区，且所述第一伪栅结构覆盖所述鳍部的部分侧壁和顶部表面。
可选的，所述源漏掺杂层的形成方法包括：以所述第一伪栅结构为掩膜刻蚀所述鳍部，在所述鳍部内形成源漏开口；在所述源漏开口内形成所述源漏掺杂层。
可选的，在所述源漏开口内形成所述源漏掺杂层的方法包括：采用外延生长工艺在所述源漏开口内形成外延层；在形成所述外延层的过程中采用原位掺杂工艺在所述外延层中掺入所述源漏离子，形成所述源漏掺杂层。
可选的，在形成所述第一伪栅结构之后，还包括：在所述衬底上形成介质层，所述介质层覆盖所述第一伪栅结构的侧壁。
可选的，所述介质层的形成方法包括：在所述衬底上形成初始介质层，所述初始介质层覆盖所述第一伪栅结构；对所述初始介质层进行平坦化处理，直至暴露出所述第一伪栅结构的顶部表面为止，形成所述介质层。
可选的，所述第一栅极结构的形成方法包括：去除所述第一伪栅结构，在所述介质层内形成栅极开口；在所述栅极开口内形成所述第一栅极结构。
可选的，所述第一伪栅结构包括：第一伪栅介质层以及位于所述第一伪栅介质层上的第一伪栅层。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明的技术方案的结构中，当在后续所述隔离层受到损伤时，由于所述第一区的侧壁相对于所述第二区的侧壁凹陷，所述隔离层也不易将所述第一区的侧壁暴露出来，进而有效的降低的漏电的问题。另外，由于所述第一区的侧壁相对于所述第二区的侧壁凹陷，使得所述第一区与所述第二区沿所述第一方向上的尺寸差值较小，在后续所述第一栅极结构开启时，有效提升载流子的迁移率，进而提升最终形成的半导体结构的性能。
在本发明的技术方案的形成方法中，去除部分所述初始第一区，形成第一区，所述第一区的侧壁相对于所述第二区的侧壁凹陷。当在后续所述隔离层受到损伤时，由于所述第一区的侧壁相对于所述第二区的侧壁凹陷，所述隔离层也不易将所述第一区的侧壁暴露出来，进而有效的降低的漏电的问题。另外，由于所述第一区的侧壁相对于所述第二区的侧壁凹陷，使得所述第一区与所述第二区沿所述第一方向上的尺寸差值较小，在后续所述第一栅极结构开启时，有效提升载流子的迁移率，进而提升最终形成的半导体结构的性能。
附图说明
图1至图2是一种半导体结构的结构示意图；
图3至图11是本发明半导体结构形成方法实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术所形成的隔离层容易导致半导体器件的电学性能下降。以下将结合附图进行具体说明。
请参考图1，提供衬底100，所述衬底100上具有若干相互分立的鳍部101，所述鳍部101沿第一方向X延伸，所述鳍部101沿所述第一方向X包括边缘区A1以及位于所述边缘区A1之间的中间区B1，所述鳍部101包括第一区I以及位于所述第一区I上的第二区II；在所述衬底100上形成隔离层102，所述隔离层102覆盖所述鳍部101的部分侧壁，且所述隔离层102的顶部表面低于所述鳍部101的顶部表面；在所述衬底100上形成若干伪栅结构103，所述伪栅结构103横跨所述鳍部101的边缘区A1，且所述伪栅结构103覆盖所述鳍部101的部分侧壁和顶部表面；以所述伪栅结构103为掩膜刻蚀所述鳍部101，在所述鳍部101内形成源漏开口；在所述源漏开口内形成源漏掺杂层104。
请参考图2，在所述衬底100上形成介质层105，所述介质层105覆盖所述伪栅结构103；去除所述伪栅结构103，在所述介质层105内形成栅极开口；在所述栅极开口内形成栅极结构106。
在本实施例中，由于制作工艺的局限性，形成的所述鳍部101的侧壁呈倾斜状，即在沿所述鳍部101延伸的方向上，所述第一区I的长度尺寸d1大于所述第二区II的长度尺寸d2。在刻蚀所述鳍部101形成所述源漏开口的过程中，刻蚀所述鳍部101的溶液也会对所述隔离层102造成一定的损伤。由于所述第一区I的长度尺寸d1较大，因此所述隔离层102的第一区I侧壁很容易被损伤之后的所述隔层暴露处理，进而容易造成漏电的问题。另外，在回刻蚀形成所述隔离层102的过程中、以及在去除所述伪栅结构103的过程中，刻蚀也会对所述第二区II的侧壁造成一定的损伤，进而使得所述第二区II的长度尺寸d2和第一区的长度尺寸d1差值进一步的增大，在后续所述栅极结构106开启时，会影响载流子的迁移率，进而使得最终形成的半导体结构的性能降低。
在此基础上，本发明提供一种半导体结构及其形成方法，去除部分所述初始第一区，形成第一区，所述第一区的侧壁相对于所述第二区的侧壁凹陷。当在后续所述隔离层受到损伤时，由于所述第一区的侧壁相对于所述第二区的侧壁凹陷，所述隔离层也不易将所述第一区的侧壁暴露出来，进而有效的降低的漏电的问题。另外，由于所述第一区的侧壁相对于所述第二区的侧壁凹陷，使得所述第一区与所述第二区沿所述第一方向上的尺寸差值较小，在后续所述第一栅极结构开启时，有效提升载流子的迁移率，进而提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图11是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图3，提供衬底200，所述衬底200上具有若干相互分立的鳍部201，所述鳍部201沿第一方向X延伸，所述鳍部201沿所述第一方向X包括边缘区A1以及位于所述边缘区A1之间的中间区B1，所述鳍部201包括初始第一区I’以及位于所述初始第一区I’上的第二区II。
在本实施例中，所述衬底200和所述鳍部201的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成图形化层(未图示)，所述图形化层暴露出部分所述初始衬底的顶部表面；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述衬底200和所述鳍部201；在形成所述衬底200和所述鳍部201之后，去除所述图形化层。
在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述鳍部201的材料为硅；在其他实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在提供所述衬底200之后，还包括：去除部分所述初始第一区I’，形成第一区，所述第一区的侧壁相对于所述第二区II的侧壁凹陷。具体过程请参考图4至图5。
请参考图4，在所述第二区II的侧壁和顶部表面形成保护层202。
在本实施例中，所述保护层202的形成方法包括：化学气相沉积工艺和物理气相沉积工艺。
在本实施例中，所述保护层202的材料采用有机材料，具体的如含碳的聚合物材料。
通过在所述第二区II上形成所述保护层202，其目的在于：在后续刻蚀部分所述初始第一区I’时，避免对所述第二区II的侧壁造成损伤。
请参考图5，在形成所述保护层202之后，采用刻蚀工艺去除部分初始第一区I’，形成所述第一区I。
在本实施例中，所述刻蚀工艺采用各向同性的湿法刻蚀工艺。
在本实施例中，在形成所述第一区I之后，去除所述保护层202。
请参考图6，在形成所述第一区I之后，在所述衬底200上形成隔离层203，所述隔离层203覆盖部分所述第一区I，且所述隔离层203的顶部表面低于所述鳍部201的顶部表面。
在本实施例中，所述隔离层203的形成方法包括：在所述衬底200上形成初始隔离层(未图示)，所述初始隔离层覆盖所述鳍部201；回刻蚀所述初始隔离层，形成所述隔离层203，所述隔离层203覆盖部分所述第一区I，且所述隔离层203的顶部表面低于所述鳍部201的顶部表面。
在本实施例中，所述隔离层203的材料采用氧化硅。
在本实施例中，所述初始隔离层形成工艺包括：流体化学气相沉积工艺。
在形成所述隔离层203之后，还包括：形成横跨所述边缘区A1的第一栅极结构，部分所述第一栅极结构位于所述鳍部201的部分侧壁和顶部表面，且部分所述第一栅极结构位于部分隔离层203表面；在所述鳍部201内形成源漏掺杂层，所述源漏掺杂层位于所述第一栅极结构一侧。具体形成过程请参考图7至图11。
请参考图7，在所述隔离层203上形成若干第一伪栅结构204，所述第一伪栅结构204横跨所述鳍部201的边缘区A1，且所述第一伪栅结构204覆盖所述鳍部201的部分侧壁和顶部表面。
在本实施例中，所述第一伪栅结构204包括：第一伪栅介质层以及位于所述第一伪栅介质层上的第一伪栅层(未标示)。
在本实施例中，在形成所述第一伪栅结构204的过程中，还包括：在所述隔离层203上形成若干第二伪栅结构205，所述第二伪栅结构205横跨所述鳍部201的中间区B1，且所述第二伪栅结构205覆盖所述鳍部201的部分侧壁和顶部表面。
请继续参考图7，在形成所述第一伪栅结构204和所述第二伪栅结构205之后，在所述第一伪栅结构204的侧壁形成第一侧墙206；在所述第二伪栅结构205的侧壁形成第二侧墙207。
在本实施例中，所述第一侧墙206和所述第二侧墙207的形成方法包括：在所述第一伪栅结构204和所述第二伪栅结构205的侧壁和顶部表面、以及所述隔离层203的顶部表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述第一伪栅结构204、第二伪栅结构205以及隔离层203的顶部表面为止，形成所述第一侧墙206和所述第二侧墙207。
在本实施例中，所述侧墙材料层的材料采用氮化硅。
请参考图8，以所述第一伪栅结构204为掩膜刻蚀所述鳍部201，在所述鳍部201内形成源漏开口208。
在本实施例中，还包括：以所述第二伪栅结构205为掩膜刻蚀所述鳍部201，在所述鳍部201内形成所述源漏开口208。
由于在刻蚀所述鳍部201的过程中，会损伤所述隔离层203，使得所述隔离层203容易暴露出所述第一区I的侧壁，进而造成漏电的问题。
在本实施例中，通过去除部分所述初始第一区I’，形成第一区I，所述第一区I的侧壁相对于所述第二区II的侧壁凹陷。当在所述隔离层203受到损伤时，由于所述第一区I的侧壁相对于所述第二区II的侧壁凹陷，所述隔离层203也不易将所述第一区I的侧壁暴露出来，进而有效的降低的漏电的问题。
请参考图9，在所述源漏开口208内形成所述源漏掺杂层209。
在本实施例中，在所述源漏开口208内形成所述源漏掺杂层209的方法包括：采用外延生长工艺在所述源漏开口208内形成外延层(未图示)；在形成所述外延层的过程中采用原位掺杂工艺在所述外延层中掺入所述源漏离子，形成所述源漏掺杂层209。
请参考图10，在形成所述第一伪栅结构204之后，在所述衬底200上形成介质层210，所述介质层210覆盖所述第一伪栅结构204的侧壁。
在本实施例中，所述介质层210的形成方法包括：在所述衬底200上形成初始介质层(未图示)，所述初始介质层覆盖所述第一伪栅结构204；对所述初始介质层进行平坦化处理，直至暴露出所述第一伪栅结构204的顶部表面为止，形成所述介质层210。
在本实施例中，所述介质层210的材料采用氧化硅；在其他实施例中，所述介质层的材料还可以为低K介质材料(低K介质材料指相对介电常数低于3.9的介质材料)或超低K介质材料(超低K介质材料指相对介电常数低于2.5的介质材料)。
请参考图11，去除所述第一伪栅结构204，在所述介质层210内形成栅极开口；在所述栅极开口内形成所述第一栅极结构211。
在本实施例中，在形成所述第一栅极结构204的过程中，还包括：去除所述第二伪栅结构205，在所述介质层210内形成栅极开口；在所述栅极开口内形成所述第二栅极结构212。
由于在去除所述第一伪栅结构211的过程中，刻蚀所述第一伪栅结构211的第一伪栅介质层时会损伤到所述第二区II的侧壁，进而使得在所述鳍部201延伸的方向上，所述第一区I和所述第二区II之间存在尺寸差，进而影响载流子的迁移率，降低最终形成的半导体结构的性能。
在本实施例中，由于所述第一区I的侧壁相对于所述第二区II的侧壁凹陷，使得所述第一区I与所述第二区II沿所述第一方向X上的尺寸差值较小，在后续所述第一栅极结构204开启时，有效提升载流子的迁移率，进而提升最终形成的半导体结构的性能。
相应的，本发明实施例还提供了一种半导体结构，请继续参考图11，包括：衬底200，所述衬底200上具有若干相互分立的鳍部201，所述鳍部201沿第一方向X延伸，所述鳍部201沿所述第一方向X包括边缘区A1以及位于所述边缘区A1之间的中间区B1，所述鳍部201包括第一区I以及位于所述第一区I上的第二区II，所述第一区I的侧壁相对于所述第二区II的侧壁凹陷；位于所述衬底200上的隔离层203，所述隔离层203覆盖部分所述第一区I，且所述隔离层203的顶部表面低于所述鳍部201的顶部表面；横跨所述边缘区A1的第一栅极结构211，部分所述第一栅极结构211位于所述鳍部201的部分侧壁和顶部表面，且部分所述第一栅极结构211位于部分隔离层203表面；位于所述鳍部201内的源漏掺杂层209，所述源漏掺杂层209位于所述第一栅极结构211一侧。
在本实施例中，当在所述隔离层203受到损伤时，由于所述第一区I的侧壁相对于所述第二区II的侧壁凹陷，所述隔离层203也不易将所述第一区I的侧壁暴露出来，进而有效的降低的漏电的问题。另外，由于所述第一区I的侧壁相对于所述第二区II的侧壁凹陷，使得所述第一区I与所述第二区II沿所述第一方向X上的尺寸差值较小，在后续所述第一栅极结构211开启时，有效提升载流子的迁移率，进而提升最终形成的半导体结构的性能。
在本实施例中，所述隔离层203的材料包括氧化硅。
在本实施例中，还包括：位于所述衬底200上的介质层210，所述介质层210覆盖所述第一栅极结构211的侧壁。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底上具有若干相互分立的鳍部，所述鳍部沿第一方向延伸，所述鳍部沿所述第一方向包括边缘区以及位于所述边缘区之间的中间区，所述鳍部包括第一区以及位于所述第一区上的第二区，所述第一区的侧壁相对于所述第二区的侧壁凹陷；
位于所述衬底上的隔离层，所述隔离层覆盖部分所述第一区，且所述隔离层的顶部表面低于所述鳍部的顶部表面；
横跨所述边缘区的第一栅极结构，部分所述第一栅极结构位于所述鳍部的部分侧壁和顶部表面，且部分所述第一栅极结构位于部分隔离层表面；
位于所述鳍部内的源漏掺杂层，所述源漏掺杂层位于所述第一栅极结构一侧。
2.如权利要求1所述半导体结构，其特征在于，所述隔离层的材料包括氧化硅。
3.如权利要求1所述半导体结构，其特征在于，还包括：位于所述衬底上的介质层，所述介质层覆盖所述第一栅极结构的侧壁。
4.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有若干相互分立的鳍部，所述鳍部沿第一方向延伸，所述鳍部沿所述第一方向包括边缘区以及位于所述边缘区之间的中间区，所述鳍部包括初始第一区以及位于所述初始第一区上的第二区；
去除部分所述初始第一区，形成第一区，所述第一区的侧壁相对于所述第二区的侧壁凹陷；
在所述衬底上形成隔离层，所述隔离层覆盖部分所述第一区，且所述隔离层的顶部表面低于所述鳍部的顶部表面；
形成横跨所述边缘区的第一栅极结构，部分所述第一栅极结构位于所述鳍部的部分侧壁和顶部表面，且部分所述第一栅极结构位于部分隔离层表面；
在所述鳍部内形成源漏掺杂层，所述源漏掺杂层位于所述第一栅极结构一侧。
5.如权利要求4所述半导体结构的形成方法，其特征在于，去除部分所述初始第一区的方法包括：在所述第二区的侧壁和顶部表面形成保护层；在形成所述保护层之后，采用刻蚀工艺去除部分初始第一区，形成所述第一区。
6.如权利要求5所述半导体结构的形成方法，其特征在于，所述刻蚀工艺包括各向同性的湿法刻蚀工艺。
7.如权利要求5所述半导体结构的形成方法，其特征在于，所述保护层的材料包括有机材料。
8.如权利要求5所述半导体结构的形成方法，其特征在于，所述保护层的形成方法包括：化学气相沉积工艺和物理气相沉积工艺。
9.如权利要求4所述半导体结构的形成方法，其特征在于，所述隔离层的形成方法包括：在所述衬底上形成初始隔离层，所述初始隔离层覆盖所述鳍部；回刻蚀所述初始隔离层，形成所述隔离层，所述隔离层覆盖部分所述第一区，且所述隔离层的顶部表面低于所述鳍部的顶部表面。
10.如权利要求4所述半导体结构的形成方法，其特征在于，所述隔离层的材料包括氧化硅。
11.如权利要求9所述半导体结构的形成方法，其特征在于，所述初始隔离层形成工艺包括：流体化学气相沉积工艺。
12.如权利要求4所述半导体结构的形成方法，其特征在于，在形成所述栅极结构之前，还包括：在所述隔离层上形成若干第一伪栅结构，所述第一伪栅结构横跨所述鳍部的边缘区，且所述第一伪栅结构覆盖所述鳍部的部分侧壁和顶部表面。
13.如权利要求12所述半导体结构的形成方法，其特征在于，所述源漏掺杂层的形成方法包括：以所述第一伪栅结构为掩膜刻蚀所述鳍部，在所述鳍部内形成源漏开口；在所述源漏开口内形成所述源漏掺杂层。
14.如权利要求13所述半导体结构的形成方法，其特征在于，在所述源漏开口内形成所述源漏掺杂层的方法包括：采用外延生长工艺在所述源漏开口内形成外延层；在形成所述外延层的过程中采用原位掺杂工艺在所述外延层中掺入所述源漏离子，形成所述源漏掺杂层。
15.如权利要求12所述半导体结构的形成方法，其特征在于，在形成所述第一伪栅结构之后，还包括：在所述衬底上形成介质层，所述介质层覆盖所述第一伪栅结构的侧壁。
16.如权利要求15所述半导体结构的形成方法，其特征在于，所述介质层的形成方法包括：在所述衬底上形成初始介质层，所述初始介质层覆盖所述第一伪栅结构；对所述初始介质层进行平坦化处理，直至暴露出所述第一伪栅结构的顶部表面为止，形成所述介质层。
17.如权利要求15所述半导体结构的形成方法，其特征在于，所述第一栅极结构的形成方法包括：去除所述第一伪栅结构，在所述介质层内形成栅极开口；在所述栅极开口内形成所述第一栅极结构。
18.如权利要求12所述半导体结构的形成方法，其特征在于，所述第一伪栅结构包括：第一伪栅介质层以及位于所述第一伪栅介质层上的第一伪栅层。
CN202011330968.2A 2020-11-24 2020-11-24 半导体结构及其形成方法 Pending CN114551596A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011330968.2A CN114551596A (zh) 2020-11-24 2020-11-24 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011330968.2A CN114551596A (zh) 2020-11-24 2020-11-24 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114551596A true CN114551596A (zh) 2022-05-27

Family

ID=81659441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011330968.2A Pending CN114551596A (zh) 2020-11-24 2020-11-24 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114551596A (zh)

Similar Documents

Publication Publication Date Title
KR100703027B1 (ko) 리세스 게이트 형성 방법
CN107785315B (zh) 半导体结构的形成方法
US11742245B2 (en) Semiconductor fabrication method and structure using multiple sacrificial layers to form sidewall spacers
CN107799462B (zh) 半导体结构的形成方法
CN108630549B (zh) 半导体器件及其形成方法
CN114551596A (zh) 半导体结构及其形成方法
KR100866721B1 (ko) 반도체 소자의 형성 방법
CN110098150B (zh) 半导体结构及其形成方法
CN111769046B (zh) 半导体结构及其形成方法
CN110034187B (zh) 半导体结构及其形成方法
CN114792730A (zh) 半导体结构及其形成方法
US7727844B2 (en) Gate structure of a semiconductor device
CN112151382A (zh) 半导体结构及其形成方法
CN110797261B (zh) 半导体结构及其形成方法
CN113903805B (zh) 半导体结构及其形成方法
CN113964036B (zh) 半导体结构的制作方法及电子设备
CN109841527B (zh) 半导体结构及其形成方法
KR20090087645A (ko) 리세스 채널 어레이 트랜지스터를 구비하는 반도체 소자의제조 방법
CN115223872A (zh) 半导体结构及其形成方法
CN114242589A (zh) 半导体结构的形成方法
CN115249650A (zh) 半导体结构及其形成方法
CN107492501B (zh) 鳍式场效应管的形成方法
CN116417346A (zh) 半导体结构的形成方法
KR100781453B1 (ko) 모스 트랜지스터의 게이트 전극 및 그 제조 방법
CN115692415A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination