CN115223872A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115223872A
CN115223872A CN202110432155.2A CN202110432155A CN115223872A CN 115223872 A CN115223872 A CN 115223872A CN 202110432155 A CN202110432155 A CN 202110432155A CN 115223872 A CN115223872 A CN 115223872A
Authority
CN
China
Prior art keywords
layer
initial
forming
dummy gate
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110432155.2A
Other languages
English (en)
Inventor
金路
孙鹏
林先军
金懿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110432155.2A priority Critical patent/CN115223872A/zh
Publication of CN115223872A publication Critical patent/CN115223872A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，包括：提供衬底；在衬底上形成若干相互分立初始第一伪栅结构和初始第二伪栅结构；在衬底上、初始第一伪栅结构的侧壁和顶部表面、以及初始第二伪栅结构的侧壁和顶部表面形成初始停止层；在衬底上形成初始第一填充层；刻蚀暴露出的初始停止层，形成停止层和第一填充层，且各向异性刻蚀工艺对初始停止层的刻蚀速率大于对初始第一填充层的刻蚀速率。通过各向异性刻蚀工艺能够保证停止层的顶部表面低于第一掩膜层和第二掩膜层的同时，位于第一区上的第一填充层不会被完全去除，进而避免各向异性刻蚀工艺对形成在第一区内的第一源漏掺杂层造成损伤，进而提升最终形成的半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，后栅极(gate last)工艺为形成金属栅极的一个主要工艺。
然而，现有技术在后栅工艺的过程中仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效的提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括沿第一方向排布的第一区和第二区；在所述第一区上形成若干相互分立初始第一伪栅结构，相邻的所述初始第一伪栅结构之间沿所述第一方向具有第一尺寸，所述初始第一伪栅结构包括第一伪栅层、以及位于所述第一伪栅层上的第一掩膜层；在所述第二区上形成若干相互分立初始第二伪栅结构，相邻的所述初始第二伪栅结构之间沿所述第一方向具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述初始第二伪栅结构包括第二伪栅层、以及位于所述第二伪栅层上的第二掩膜层；在所述衬底上、所述初始第一伪栅结构的侧壁和顶部表面、以及所述初始第二伪栅结构的侧壁和顶部表面形成初始停止层；在所述衬底上形成初始第一填充层；以所述初始第一填充层为掩膜，采用各向异性刻蚀工艺刻蚀暴露出的所述初始停止层，形成停止层和第一填充层，所述停止层和所述第一填充层的顶部表面低于所述第一掩膜层和所述第二掩膜层的顶部表面，且所述各向异性刻蚀工艺对所述初始停止层的刻蚀速率大于对所述初始第一填充层的刻蚀速率。
可选的，所述初始第一填充层的形成方法包括：在所述衬底上、初始第一伪栅结构上以及初始第二伪栅结构上形成填充层材料层；去除位于所述初始第一伪栅结构上和所述初始第二伪栅结构上的填充材料层，形成所述初始第一填充层。
可选的，去除位于所述初始第一伪栅结构上和所述初始第二伪栅结构上的填充材料层的工艺包括：干法刻蚀工艺。
可选的，所述填充材料层的形成工艺包括流体化学气相沉积工艺。
可选的，所述初始停止层的形成工艺包括原子层沉积工艺。
可选的，所述各向异性刻蚀工艺包括湿法刻蚀工艺。
可选的，所述各向异性刻蚀工艺对所述初始停止层的刻蚀速率与对所述初始第一填充层的刻蚀速率之比大于10:1。
可选的，所述初始第一伪栅结构还包括：位于所述第一掩膜层上的第一保护层；所述初始第二伪栅结构还包括：位于所述第二掩膜层上的第二保护层。
可选的，在形成所述停止层之后，还包括：在所述第一填充层上形成第二填充层，所述第二填充层的顶部表面与所述第一掩膜层和所述第二掩膜层的顶部表面齐平。
可选的，所述第二填充层的形成方法包括：在所述第一填充层上形成初始第二填充层，所述初始第二填充层覆盖所述初始第一伪栅结构和所述初始第二伪栅结构；对所述初始第二填充层进行第一平坦化处理，直至暴露出所述第一掩膜层和所述第二掩膜层的顶部表面为止，形成第二填充层。
可选的，所述初始第二填充层的形成工艺包括流体化学气相沉积工艺。
可选的，所述第一填充层和所述第二填充层的材料相同。
可选的，所述第一填充层的材料包括氧化硅；所述第二填充层的材料包括氧化硅。
可选的，在所述第一平坦化处理的过程中，还包括：去除所述第一保护层和所述第二保护层。
可选的，所述第一平坦化处理的工艺包括化学机械研磨工艺。
可选的，在形成所述第二填充层之后，还包括：去除所述第一伪栅层和所述第一掩膜层，在所述第一填充层和所述第二填充层内形成第一栅极开口；去除所述第二伪栅层和所述第二掩膜层，在所述第一填充层和所述第二填充层内形成第二栅极开口；在所述第一栅极开口和所述第二栅极开口内形成栅极材料层；对所述栅极材料层进行第二平坦化处理，直至暴露出所述停止层为止，形成第一金属栅极结构和第二金属栅极结构。
可选的，所述第二平坦化处理的工艺包括化学机械研磨工艺。
可选的，在形成所述初始第一伪栅结构和所述初始第二伪栅结构之后，还包括：在所述初始第一伪栅结构两侧的衬底内形成第一源漏掺杂层；在所述初始第二伪栅结构两侧的衬底内形成第二源漏掺杂层，所述初始停止层位于所述第一源漏掺杂层和所述第二源漏掺杂层的表面。
可选的，所述衬底包括：基底以及位于所述基底上的若干相互分立的第一鳍部和第二鳍部，所述第一鳍部位于所述第一区，所述第二鳍部位于所述第二区，所述初始第一伪栅结构横跨所述第一鳍部，所述初始第二伪栅结构横跨所述第二鳍部。
可选的，所述停止层的顶部表面高于所述第一伪栅层和所述第二伪栅层的顶部表面。
可选的，所述初始第一伪栅结构沿所述第一方向具有第三尺寸；所述初始第二伪栅结构沿所述第一方向具有第四尺寸，所述第四尺寸小于所述第三尺寸。
相应的，本发明的技术方案中还提供了一种半导体结构，包括：衬底，所述衬底包括沿第一方向排布的第一区和第二区，所述第一区上具有第一鳍部，所述第二区上具有第二鳍部；位于所述第一区上的若干相互分立第一栅结构，相邻的所述第一栅结构之间沿所述第一方向具有第一尺寸；位于所述第二区上的若干相互分立第二栅结构，相邻的所述第二栅结构之间沿所述第一方向具有第二尺寸，所述第二尺寸小于所述第一尺寸；位于所述第一栅结构和所述第二栅结构侧壁、所述第一鳍部和所述第二鳍部上、以及所述第一区和所述第二区之间的停止层，其中位于所述第一区和所述第二区之间的停止层的顶部表面低于位于所述第一栅结构和所述第二栅结构侧壁、以及所述第一鳍部和所述第二鳍部上的停止层的顶部表面。
可选的，所述第一栅结构包括：第一伪栅结构或第一金属栅极结构；所述第二栅结构包括：第二伪栅结构或第二金属栅极结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的形成方法中，以所述初始第一填充层为掩膜，采用各向异性刻蚀工艺刻蚀暴露出的所述初始停止层，形成停止层和第一填充层，所述停止层和所述第一填充层的顶部表面低于所述第一掩膜层和所述第二掩膜层的顶部表面，且所述各向异性刻蚀工艺对所述初始停止层的刻蚀速率大于对所述初始第一填充层的刻蚀速率。通过所述各向异性刻蚀工艺能够保证所述停止层的顶部表面低于所述第一掩膜层和所述第二掩膜层的同时，位于所述第一区上的所述第一填充层不会被完全去除，进而避免所述各向异性刻蚀工艺对形成在所述第一区内的第一源漏掺杂层造成损伤，进而提升最终形成的半导体结构的性能。
进一步，所述第一填充层和所述第二填充层的材料相同。由于所述第一填充层和所述第二填充层的材料相同，因此，在形成所述第二填充层之前不需要将所述第一填充层进行去除，有效减少了半导体制程的步骤，提高了生产效率。
附图说明
图1至图9是本发明半导体结构形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术在后栅工艺的过程中仍存在诸多问题。以下将进行具体说明。
在现有技术中，衬底上相邻的伪栅结构之间的尺寸会存在不相等的情况，采用同一道工序在衬底上沉积牺牲层材料时，间隔大的伪栅结构之间沉积的牺牲层材料厚度会小于间隔小的伪栅结构之间沉积的牺牲层材料厚度，。
另外，现有技术中采用的是各向异性刻蚀工艺回刻蚀伪栅结构表面的初始停止层。由于牺牲材料层采用的是旋涂碳的有机材料(Spin On Carbon，简称SOC)，各向异性刻蚀工艺对旋涂碳的刻蚀速率与对初始停止层材料的刻蚀速率相近，因此在回刻蚀初始停止层的过程中，很容易出现最终形成的停止层的顶部表面还未低于间隔小的伪栅结构掩膜层的顶部表面，但是此时间隔大的伪栅结构区域的牺牲层材料已经被刻蚀完全，暴露出源漏掺杂层，进而所述各向异性刻蚀工艺会对源漏掺杂层造成损伤。
为了解决上述问题，现有技术中还提供了采用各向同性刻蚀工艺回刻蚀所述初始停止层，使得最终形成的停止层的顶部表面低于伪栅结构的掩膜层。
然而，由于各向同性刻蚀工艺很容易对间隔大的伪栅结构的侧墙进行去除，进而在后续去除伪栅结构形成金属栅极结构之后，间隔大的伪栅结构区域所形成金属栅极结构很容易发生短接。
在此基础上，本发明提供一种半导体结构及其形成方法，采用各向异性刻蚀工艺回刻蚀所述初始停止层，形成所述停止层，所述停止层的顶部表面低于所述第一掩膜层和所述第二掩膜层的顶部表面，且所述回刻蚀对所述初始停止层的刻蚀速率大于对所述第一填充层的刻蚀速率。通过所述各向异性刻蚀工艺能够保证所述停止层的顶部表面低于所述第一掩膜层和所述第二掩膜层的顶部表面的同时，位于所述第一区上的第一填充层不会暴露出所述第一源漏掺杂层，进而避免所述各向异性刻蚀工艺对形成在所述第一区内的第一源漏掺杂层造成损伤，进而提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图1至图9，是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图1，提供衬底，所述衬底包括沿第一方向X排布的第一区I和第二区II。
在本实施例中，所述衬底包括：基底200以及位于所述基底200上的若干相互分立的第一鳍部201和第二鳍部202，所述第一鳍部201位于所述第一区I，所述第二鳍部202位于所述第二区II。
在本实施例中，所述基底200、第一鳍部201和第二鳍部202的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成图形化层(未图示)，所述图形化层暴露出初始衬底的部分顶部表面；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述基底200、第一鳍部201和第二鳍部202。
在本实施例中，所述基底200的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟
在本实施例中，所述第一鳍部201和所述第二鳍部202的材料为硅；在其他的实施例中，所述第一鳍部和所述第二鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或者镓化铟。
请参考图2，在所述衬底上形成隔离层203，所述隔离层203覆盖所述第一鳍部201和所述第二鳍部202的部分侧壁，且所述隔离层203的顶部表面低于所述第一鳍部201和所述第二鳍部202的顶部表面。
在本实施例中，所述隔离层203的形成方法包括：在所述衬底上形成初始隔离层(未图示)；刻蚀去除部分所述初始隔离层，形成所述隔离层203，所述隔离层203顶部表面低于所述第一鳍部201和所述第二鳍部202的顶部表面。
所述隔离层203的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧化硅；在本实施例中，所述隔离层203的材料采用氧化硅。
请参考图3，在形成所述隔离层203之后，在所述第一区I上形成若干相互分立初始第一伪栅结构；在所述第二区II上形成若干相互分立初始第二伪栅结构。
在本实施例中，所述初始第一伪栅结构和所述初始第二伪栅结构同时形成。通过全局工艺同时形成所述初始第一伪栅结构和所述初始第二伪栅结构能够有效减小制程步骤，提高生产效率。
在本实施例中，所述初始第一伪栅结构横跨所述第一鳍部201，所述初始第二伪栅结构横跨所述第二鳍部202。
在本实施例中，相邻的所述初始第一伪栅结构之间沿所述第一方向X具有第一尺寸D1，所述初始第一伪栅结构包括第一伪栅层204、位于所述第一伪栅层204上的第一掩膜层205、以及位于所述第一掩膜层205上的第一保护层206。
在本实施例中，相邻的所述初始第二伪栅结构之间沿所述第一方向X具有第二尺寸D2，所述第二尺寸D2小于所述第一尺寸D1，所述初始第二伪栅结构包括第二伪栅层207、位于所述第二伪栅层207上的第二掩膜层208、以及位于所述第二掩膜层208上的第二保护层209。
在本实施例中，所述初始第一伪栅结构沿所述第一方向X具有第三尺寸D3；所述初始第二伪栅结构沿所述第一方向X具有第四尺寸D4，所述第四尺寸D4小于所述第三尺寸D3
在本实施例中，所述第一掩膜层205和所述第二掩膜层208的材料采用氮化硅。
在本实施例中，所述第一掩膜层205和所述第二掩膜层208的顶部表面处于同一水平面，其目的在于，在后续形成第一金属栅极结构和第二金属栅极结构的过程中，使得平坦化处理停止在所述第一掩膜层205和所述第二掩膜层208的顶部表面。
请继续参考图3，在本实施例中，还包括：在所述初始第一伪栅结构的侧壁形成第一侧墙(未标示)；在所述初始第二伪栅结构的侧壁形成第二侧墙(未标示)。
在本实施例中，所述第一侧墙和所述第二侧墙的材料采用氮化硅。
请参考图4，在形成所述初始第一伪栅结构和所述初始第二伪栅结构之后，在所述初始第一伪栅结构两侧的衬底内形成第一源漏掺杂层210；在所述初始第二伪栅结构两侧的衬底内形成第二源漏掺杂层211。
在本实施例中，所述第一源漏掺杂层210的形成方法包括：以所述初始第一伪栅结构和所述第一侧墙为掩膜刻蚀所述第一鳍部201，在所述第一鳍部内形成第一源漏开口(未图示)；采用外延生长工艺在所述第一源漏开口内形成第一外延层；在形成所述第一外延层的过程中，采用原位掺杂工艺在所述第一外延层内掺入第一源漏离子，形成所述第一源漏掺杂层210。
在本实施例中，所述第二源漏掺杂层211的形成方法包括：以所述初始第二伪栅结构和所述第二侧墙为掩膜刻蚀所述第二鳍部202，在所述第二鳍部内形成第二源漏开口(未图示)；采用外延生长工艺在所述第二源漏开口内形成第二外延层；在形成所述第二外延层的过程中，采用原位掺杂工艺在所述第二外延层内掺入第二源漏离子，形成所述第二源漏掺杂层211。
请参考图5，在所述衬底上、所述初始第一伪栅结构的侧壁和顶部表面、以及所述初始第二伪栅结构的侧壁和顶部表面形成初始停止层212。
在本实施例中，所述初始停止层212具体位于所述第一源漏掺杂层210和所述第二源漏掺杂层211的表面。
在本实施例中，所述初始停止层212的形成工艺采用原子层沉积工艺。
在本实施例中，所述初始停止层212的材料采用氮化硅。
请参考图6，在所述衬底上形成初始第一填充层213。
在本实施例中，所述初始第一填充层213的形成方法包括：在所述衬底上、初始第一伪栅结构上以及初始第二伪栅结构上形成填充层材料层(未图示)；去除位于所述初始第一伪栅结构上和所述初始第二伪栅结构上的填充材料层，形成所述初始第一填充层213。
在本实施例中，去除位于所述初始第一伪栅结构上和所述初始第二伪栅结构上的填充材料层的工艺采用干法刻蚀工艺。
在本实施例中，所述填充材料层的形成工艺包括流体化学气相沉积工艺。
请参考图7，以所述初始第一填充层213为掩膜，采用各向异性刻蚀工艺刻蚀暴露出的所述初始停止层212，形成停止层214和第一填充层215，所述停止层214和所述第一填充层215的顶部表面低于所述第一掩膜层205和所述第二掩膜层208的顶部表面，且所述各向异性刻蚀工艺对所述初始停止层212的刻蚀速率大于对所述初始第一填充层213的刻蚀速率。
在本实施例中，以所述初始第一填充层213为掩膜，采用各向异性刻蚀工艺刻蚀暴露出的所述初始停止层212，形成停止层214和第一填充层215，所述停止层214和所述第一填充层215的顶部表面低于所述第一掩膜层205和所述第二掩膜层208的顶部表面，且所述各向异性刻蚀工艺对所述初始停止层212的刻蚀速率大于对所述初始第一填充层213的刻蚀速率。通过所述各向异性刻蚀工艺能够保证所述停止层214的顶部表面低于所述第一掩膜层205和所述第二掩膜层208的同时，位于所述第一区I上的所述第一填充层215不会被完全去除，进而避免所述各向异性刻蚀工艺对形成在所述第一区I内的第一源漏掺杂层210造成损伤，进而提升最终形成的半导体结构的性能。
在本实施例中，所述停止层214的顶部表面高于所述第一伪栅层204和所述第二伪栅层207的顶部表面。通过所述停止层214的顶部表面高于所述第一伪栅层204和所述第二伪栅层207的顶部表面，能够对所述第一伪栅层204和所述第二伪栅层207形成较好的保护效果，避免后续形成第一金属栅极结构和第二金属栅极结构时，发生相邻金属栅极结构之间的短接问题。
在本实施例中，所述各向异性刻蚀工艺采用湿法刻蚀工艺。
在本实施例中，所述各向异性刻蚀工艺对所述初始停止层212的刻蚀速率与对所述初始第一填充层213的刻蚀速率之比大于10:1。
请参考图8，在形成所述停止层214之后，在所述第一填充层215上形成第二填充层216，所述第二填充层216的顶部表面与所述第一掩膜层205和所述第二掩膜层208的顶部表面齐平。
在本实施例中，所述第二填充层216的形成方法包括：在所述第一填充层215上形成初始第二填充层(未图示)，所述初始第二填充层覆盖所述初始第一伪栅结构和所述初始第二伪栅结构；对所述初始第二填充层进行第一平坦化处理，直至暴露出所述第一掩膜层205和所述第二掩膜层208的顶部表面为止，形成第二填充层216。
在本实施例中，所述初始第二填充层的形成工艺采用流体化学气相沉积工艺。
在本实施例中，所述第一填充层215和所述第二填充层216的材料相同。由于所述第一填充层215和所述第二填充层216的材料相同，因此，在形成所述第二填充层216之前不需要将所述第一填充层215进行去除，有效减少了半导体制程的步骤，提高了生产效率。
在本实施例中，所述第一填充层215的材料采用氧化硅；所述第二填充层216的材料采用氧化硅。
在本实施例中，在所述第一平坦化处理的过程中，还包括：去除所述第一保护层206和所述第二保护层209。
在本实施例中，所述第一平坦化处理的工艺采用化学机械研磨工艺。
请参考图9，在形成所述第二填充层216之后，去除所述第一伪栅层204和所述第一掩膜层205，在所述第一填充层215和所述第二填充层216内形成第一栅极开口(未图示)；去除所述第二伪栅层207和所述第二掩膜层208，在所述第一填充层215和所述第二填充层216内形成第二栅极开口；在所述第一栅极开口和所述第二栅极开口内形成栅极材料层；对所述栅极材料层进行第二平坦化处理，直至暴露出所述停止层214为止，形成第一金属栅极结构217和第二金属栅极结构218。
在本实施例中，所述第二平坦化处理的工艺包括化学机械研磨工艺。
相应的，本发明的实施例中还提供了一种半导体结构，请继续参考图9，包括：衬底200，所述衬底200包括沿第一方向X排布的第一区I和第二区II，所述第一区I上具有第一鳍部201，所述第二区II上具有第二鳍部202；位于所述第一区I上的若干相互分立第一栅结构，相邻的所述第一栅结构之间沿所述第一方向X具有第一尺寸D1；位于所述第二区II上的若干相互分立第二栅结构218，相邻的所述第二栅结构218之间沿所述第一方向X具有第二尺寸D2，所述第二尺寸D2小于所述第一尺寸D1；位于所述第一栅结构和所述第二栅结构侧壁、所述第一鳍部201和所述第二鳍部202上、以及所述第一区I和所述第二区II之间的停止层214，其中位于所述第一区I和所述第二区II之间的停止层214的顶部表面低于位于所述第一栅结构和所述第二栅结构侧壁、以及所述第一鳍部201和第二鳍部202上的停止层214的顶部表面。
在本实施例中，所述第一栅结构为第一金属栅极结构217，所述第二栅结构为第二金属栅极结构218；在其他实施例中，所述第一栅结构还可以为第一伪栅结构，所述第二栅结构为第二伪栅结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (23)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括沿第一方向排布的第一区和第二区；
在所述第一区上形成若干相互分立初始第一伪栅结构，相邻的所述初始第一伪栅结构之间沿所述第一方向具有第一尺寸，所述初始第一伪栅结构包括第一伪栅层、以及位于所述第一伪栅层上的第一掩膜层；
在所述第二区上形成若干相互分立初始第二伪栅结构，相邻的所述初始第二伪栅结构之间沿所述第一方向具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述初始第二伪栅结构包括第二伪栅层、以及位于所述第二伪栅层上的第二掩膜层；
在所述衬底上、所述初始第一伪栅结构的侧壁和顶部表面、以及所述初始第二伪栅结构的侧壁和顶部表面形成初始停止层；
在所述衬底上形成初始第一填充层；
以所述初始第一填充层为掩膜，采用各向异性刻蚀工艺刻蚀暴露出的所述初始停止层，形成停止层和第一填充层，所述停止层和所述第一填充层的顶部表面低于所述第一掩膜层和所述第二掩膜层的顶部表面，且所述各向异性刻蚀工艺对所述初始停止层的刻蚀速率大于对所述初始第一填充层的刻蚀速率。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始第一填充层的形成方法包括：在所述衬底上、初始第一伪栅结构上以及初始第二伪栅结构上形成填充层材料层；去除位于所述初始第一伪栅结构上和所述初始第二伪栅结构上的填充材料层，形成所述初始第一填充层。
3.如权利要求2所述半导体结构的形成方法，其特征在于，去除位于所述初始第一伪栅结构上和所述初始第二伪栅结构上的填充材料层的工艺包括：干法刻蚀工艺。
4.如权利要求2所述半导体结构的形成方法，其特征在于，所述填充材料层的形成工艺包括流体化学气相沉积工艺。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始停止层的形成工艺包括原子层沉积工艺。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述各向异性刻蚀工艺包括湿法刻蚀工艺。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述各向异性刻蚀工艺对所述初始停止层的刻蚀速率与对所述初始第一填充层的刻蚀速率之比大于10:1。
8.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始第一伪栅结构还包括：位于所述第一掩膜层上的第一保护层；所述初始第二伪栅结构还包括：位于所述第二掩膜层上的第二保护层。
9.如权利要求8所述半导体结构的形成方法，其特征在于，在形成所述停止层之后，还包括：在所述第一填充层上形成第二填充层，所述第二填充层的顶部表面与所述第一掩膜层和所述第二掩膜层的顶部表面齐平。
10.如权利要求9所述半导体结构的形成方法，其特征在于，所述第二填充层的形成方法包括：在所述第一填充层上形成初始第二填充层，所述初始第二填充层覆盖所述初始第一伪栅结构和所述初始第二伪栅结构；对所述初始第二填充层进行第一平坦化处理，直至暴露出所述第一掩膜层和所述第二掩膜层的顶部表面为止，形成第二填充层。
11.如权利要求10所述半导体结构的形成方法，其特征在于，所述初始第二填充层的形成工艺包括流体化学气相沉积工艺。
12.如权利要求9所述半导体结构的形成方法，其特征在于，所述第一填充层和所述第二填充层的材料相同。
13.如权利要求12所述半导体结构的形成方法，其特征在于，所述第一填充层的材料包括氧化硅；所述第二填充层的材料包括氧化硅。
14.如权利要求10所述半导体结构的形成方法，其特征在于，在所述第一平坦化处理的过程中，还包括：去除所述第一保护层和所述第二保护层。
15.如权利要求10所述半导体结构的形成方法，其特征在于，所述第一平坦化处理的工艺包括化学机械研磨工艺。
16.如权利要求9所述半导体结构的形成方法，其特征在于，在形成所述第二填充层之后，还包括：去除所述第一伪栅层和所述第一掩膜层，在所述第一填充层和所述第二填充层内形成第一栅极开口；去除所述第二伪栅层和所述第二掩膜层，在所述第一填充层和所述第二填充层内形成第二栅极开口；在所述第一栅极开口和所述第二栅极开口内形成栅极材料层；对所述栅极材料层进行第二平坦化处理，直至暴露出所述停止层为止，形成第一金属栅极结构和第二金属栅极结构。
17.如权利要求16所述半导体结构的形成方法，其特征在于，所述第二平坦化处理的工艺包括化学机械研磨工艺。
18.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述初始第一伪栅结构和所述初始第二伪栅结构之后，还包括：在所述初始第一伪栅结构两侧的衬底内形成第一源漏掺杂层；在所述初始第二伪栅结构两侧的衬底内形成第二源漏掺杂层，所述初始停止层位于所述第一源漏掺杂层和所述第二源漏掺杂层的表面。
19.如权利要求1所述半导体结构的形成方法，其特征在于，所述衬底包括：基底以及位于所述基底上的若干相互分立的第一鳍部和第二鳍部，所述第一鳍部位于所述第一区，所述第二鳍部位于所述第二区，所述初始第一伪栅结构横跨所述第一鳍部，所述初始第二伪栅结构横跨所述第二鳍部。
20.如权利要求1所述半导体结构的形成方法，其特征在于，所述停止层的顶部表面高于所述第一伪栅层和所述第二伪栅层的顶部表面。
21.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始第一伪栅结构沿所述第一方向具有第三尺寸；所述初始第二伪栅结构沿所述第一方向具有第四尺寸，所述第四尺寸小于所述第三尺寸。
22.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括沿第一方向排布的第一区和第二区，所述第一区上具有第一鳍部，所述第二区上具有第二鳍部；
位于所述第一区上的若干相互分立第一栅结构，相邻的所述第一栅结构之间沿所述第一方向具有第一尺寸；
位于所述第二区上的若干相互分立第二栅结构，相邻的所述第二栅结构之间沿所述第一方向具有第二尺寸，所述第二尺寸小于所述第一尺寸；
位于所述第一栅结构和所述第二栅结构侧壁、所述第一鳍部和所述第二上、以及所述第一区和所述第二区之间的停止层，其中位于所述第一区和所述第二区之间的停止层的顶部表面低于位于所述第一栅结构和所述第二栅结构侧壁、以及所述第一鳍部和所述第二鳍部上的停止层的顶部表面。
23.如权利要求22所述半导体结构，其特征在于，所述第一栅结构包括：第一伪栅结构或第一金属栅极结构；所述第二栅结构包括：第二伪栅结构或第二金属栅极结构。
CN202110432155.2A 2021-04-21 2021-04-21 半导体结构及其形成方法 Pending CN115223872A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110432155.2A CN115223872A (zh) 2021-04-21 2021-04-21 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110432155.2A CN115223872A (zh) 2021-04-21 2021-04-21 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115223872A true CN115223872A (zh) 2022-10-21

Family

ID=83605676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110432155.2A Pending CN115223872A (zh) 2021-04-21 2021-04-21 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115223872A (zh)

Similar Documents

Publication Publication Date Title
CN109786458B (zh) 半导体器件及其形成方法
CN110690285B (zh) 半导体结构及其形成方法
CN107785315B (zh) 半导体结构的形成方法
CN113555285A (zh) 半导体结构的形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
US11211478B2 (en) Semiconductor structure and method for forming same
CN112017961B (zh) 半导体结构及其形成方法
CN115223872A (zh) 半导体结构及其形成方法
CN110034187B (zh) 半导体结构及其形成方法
CN107731917B (zh) 半导体结构的形成方法
CN112151382A (zh) 半导体结构及其形成方法
CN113903808A (zh) 半导体结构及其形成方法
CN112928023B (zh) 半导体结构及其形成方法
CN113224157B (zh) 半导体结构及其形成方法
CN112928024B (zh) 半导体结构及其形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
CN107492501B (zh) 鳍式场效应管的形成方法
CN109841527B (zh) 半导体结构及其形成方法
CN110034069B (zh) 半导体结构及其形成方法
CN110034068B (zh) 半导体结构及其形成方法
CN114792628A (zh) 半导体结构的形成方法
CN107799409B (zh) 半导体结构的形成方法
CN118116869A (zh) 半导体结构的形成方法
CN114242589A (zh) 半导体结构的形成方法
CN114551596A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination