CN118116869A - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，包括：提供衬底；形成若干第一伪栅结构和若干第二伪栅结构；在衬底上形成第一介质层；在第一伪栅结构的顶部表面和第二伪栅结构的顶部表面形成牺牲层；在第一介质层上形成第二介质层；采用刻蚀工艺去除牺牲；去除第一伪栅结构和第二伪栅结构；形成第一栅极结构和第二栅极结构。由于刻蚀工艺对牺牲层的刻蚀速率大于对第二介质层的刻蚀速率，使得第二介质层表面几乎不出现凹陷问题，进而减小去除第一伪栅结构和第二伪栅结构时第二介质层表面出现凹陷的深度，进而减小在形成第一栅极结构和第二栅极结构时的研磨时间，减小第一栅极结构和第二栅极结构之间的研磨差异叠加时间，以此提升器件结构的均一性。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，后栅极(gate last)工艺为形成金属栅极的一个主要工艺。

然而，现有技术的后栅工艺过程中仍存在诸多问题。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以提升器件结构的均一性。

为解决上述问题，本发明还提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和第二区；在所述第一区上形成若干平行排布的第一伪栅结构，相邻的所述第一伪栅结构之间具有第一间距尺寸、以及在所述第二区上形成若干平行排布的第二伪栅结构，相邻的所述第二伪栅结构之间具有第二间距尺寸，所述第一间距尺寸小于所述第二间距尺寸；在所述衬底上形成第一介质层，所述第一介质层覆盖所述第一伪栅结构和所述第二伪栅结构，且所述第一介质层暴露出所述第一伪栅结构的顶部表面和所述第二伪栅结构的顶部表面；在所述第一伪栅结构的顶部表面和所述第二伪栅结构的顶部表面形成牺牲层；在所述第一介质层上形成第二介质层，所述第二介质层覆盖所述牺牲层，且暴露出所述牺牲层的部分表面；采用刻蚀工艺去除所述牺牲层，且所述刻蚀工艺对所述牺牲层的刻蚀速率大于对所述第二介质层的刻蚀速率；在去除牺牲层之后，去除所述第一伪栅结构和所述第二伪栅结构，在所述第一介质层内形成第一栅极开口和第二栅极开口；在所述第一栅极开口内形成第一栅极结构、以及在所述第二栅极开口内形成第二栅极结构。

可选的，所述牺牲层的形成方法包括：采用选择生长工艺在所述第一伪栅结构的顶部表面和所述第二伪栅结构的顶部表面形成所述牺牲层。

可选的，所述牺牲层的形成方法包括：在所述第一伪栅结构、所述第二伪栅结构和所述第一介质层的表面形成牺牲材料层；对所述牺牲材料层进行图形化处理，形成所述牺牲层，所述牺牲层位于所述第一伪栅结构的顶部表面和所述第二伪栅结构的顶部表面。

可选的，所述牺牲层的材料包括：硅锗或磷化硅。

可选的，所述第一介质层的材料包括：氧化硅。

可选的，所述刻蚀工艺包括：湿法刻蚀工艺。

可选的，所述湿法刻蚀工艺的刻蚀溶液包括：四甲基氢氧化铵。

可选的，所述刻蚀工艺对所述牺牲层的刻蚀速率与对所述第二介质层的刻蚀速率之比大于3000。

可选的，所述第一伪栅结构包括：第一伪栅介质层、以及位于所述第一伪栅介质层上的第一伪栅层；所述第二伪栅结构包括：第二伪栅介质层、以及位于所述第二伪栅介质层上的第一伪栅层。

可选的，所述第一伪栅层的材料包括：多晶硅；所述第二伪栅层的材料包括：多晶硅。

可选的，所述第一介质层的形成方法包括：在所述衬底上形成第一介质材料层，所述第一介质材料层覆盖所述第一伪栅结构和所述第二伪栅结构；对所述第一介质材料层进行第一平坦化处理，直至暴露出所述第一伪栅结构的顶部表面和所述第二伪栅结构的顶部表面为止，形成所述第一介质层。

可选的，所述第一平坦化处理的工艺包括：化学机械研磨工艺。

可选的，所述第二介质层的形成方法包括：在所述第一介质层上形成第二介质材料层，所述第二介质材料层覆盖所述牺牲层；回刻蚀所述第二介质材料层，直至暴露出所述牺牲层的部分表面为止，形成所述第二介质层。

可选的，所述第二介质材料层的形成工艺包括：流体化学气相沉积工艺。

可选的，所述第一栅极结构包括：第一栅介质层、以及位于所述第一栅介质层上的第一栅极层；所述第二栅极结构包括：第二栅介质层、以及位于所述第二栅介质层上的第二栅极层。

可选的，所述第一栅极层的材料包括：钨；所述第二栅极层的材料包括：钨。

可选的，所述第一栅极结构和所述第二栅极结构的形成方法包括：在所述第一栅极开口的表面、所述第二栅极开口的表面、以及所述第二介质层的表面形成栅介质材料层；回刻蚀所述栅介质材料层，在所述第一栅极开口内形成所述第一栅介质层、以及在所述第二栅极开口内形成所述第二栅介质层；在所述第一栅极开口内、所述第二栅极开口内以及所述第二介质层上形成栅极材料层；对所述栅极材料层进行第二平坦化处理，在所述第一栅极开口内形成所述第一栅极层、以及在所述第二栅极开口内形成所述第二栅极层。

可选的，所述第二平坦化处理的工艺包括：化学机械研磨工艺。

可选的，所述第二介质层的材料包括：氧化硅。

可选的，所述衬底包括：基底以及位于所述基底上的第一鳍部和第二鳍部，所述第一鳍部位于所述第一区，所述第二鳍部位于所述第二区；若干所述第一伪栅结构横跨所述第一鳍部；若干所述第二伪栅结构横跨所述第二鳍部。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案的形成方法中，通过回填所述第二介质层，利用所述第二介质层将所述第一介质层内出现的凹陷消除，在采用刻蚀工艺去除所述牺牲层时，由于所述刻蚀工艺对所述牺牲层的刻蚀速率大于对所述第二介质层的刻蚀速率，使得所述第二介质层表面几乎不出现凹陷问题，进而减小去除所述第一伪栅结构和所述第二伪栅结构时，所述第二介质层表面出现凹陷的深度，相应的减小在形成所述第一栅极结构和所述第二栅极结构时采用的研磨工艺的研磨时间，增大工艺窗口，减小所述第一栅极结构和所述第二栅极结构之间的研磨差异叠加时间，进而使得所述第一栅极结构和所述第二栅极结构的高度在阈值范围内，以此提升器件结构的均一性。

附图说明

图1至图5是一种半导体结构的形成方法各步骤结构示意图；

图6至图24是本发明实施例中半导体结构的形成方法各步骤结构示意图。

具体实施方式

正如背景技术所述，现有技术的后栅工艺过程中仍存在诸多问题。以下将结合附图进行具体说明。

图1至图5是一种半导体结构的形成方法各步骤结构示意图。

请参考图1至图3，图2是图1中沿A-A线截面示意图，图3是图1中沿B-B线截面示意图，提供衬底100，所述衬底100包括第一区I和第二区II；在所述第一区I上形成若干平行排布的第一伪栅结构101，相邻的所述第一伪栅结构101之间具有第一间距尺寸d1、以及在所述第二区II上形成若干平行排布的第二伪栅结构102，相邻的所述第二伪栅结构102之间具有第二间距尺寸d2，所述第一间距尺寸d1小于所述第二间距尺寸d2；在所述衬底100上形成第一介质层103，所述第一介质层103覆盖所述第一伪栅结构101和所述第二伪栅结构102，且所述第一介质层103暴露出所述第一伪栅结构101的顶部表面和所述第二伪栅结构102的顶部表面。

请参考图4和图5，图4和图2的视图方向一致，图5和图3的视图方向一致，去除所述第一伪栅结构101和所述第二伪栅结构102，在所述第一介质层103内形成第一栅极开口(未标示)和第二栅极开口(未标示)；在所述第一栅极开口内形成第一栅极结构104、以及在所述第二栅极开口内形成第二栅极结构105。

在本实施例中，所述第一介质层103的形成方法包括：在所述衬底100上形成第一介质材料层(未图示)，所述第一介质材料层覆盖所述第一伪栅结构101和所述第二伪栅结构102；对所述第一介质材料层进行第一平坦化处理，直至暴露出所述第一伪栅结构101的顶部表面和所述第二伪栅结构102的顶部表面为止，形成所述第一介质层103。

由于所述第一平坦化处理的工艺采用的为化学机械研磨工艺，在对所述第一介质材料层进行平坦化处理之后，会使得在相邻的所述第一伪栅结构101之间、以及相邻的所述第二伪栅结构102之间的所述第一介质层103出现凹陷(dishing)。

在本实施例中，所述第一栅极结构104和所述第二栅极结构105的形成方法包括：在所述第一栅极开口内、所述第二栅极开口内以及所述第一介质层103上形成栅极材料层(未图示)；对所述栅极材料层进行第二平坦化处理，形成所述第一栅极结构104和所述第二栅极结构105。

形成在所述第一介质层103上的所述栅极材料层会将凹陷填充满，由于所述栅极材料层的材料包括金属，为了防止最终形成的相邻所述第一栅极结构104之间、以及相邻所述第二栅极结构105之间发生短接，所述第二平坦化处理的过程中需要将位于凹陷内的所述栅极材料层也完全研磨去除。

由于，在去除所述第一伪栅结构101和所述第二伪栅结构102的过程中，会使得所述第一介质层103凹陷的问题持续加重，进而使得所述第二平坦化处理的时间大大增加。所述第二平坦处处理的工艺也采用的是化学机械研磨工艺，由于相邻的所述第二栅极结构105之间的间距尺寸更大，因此化学机械研磨工艺对相邻所述第二栅极结构105之间的所述第一介质层103的研磨速率更快，进而使得暴露出的所述第二栅极结构105也更快的被研磨去除。随着研时间的增加，所述第一栅极结构104和所述第二栅极结构105之间的研磨差异也相应的叠加，进而使得最终形成的所述第一栅极结构104和所述第二栅极结构105的高度差异超过阈值，达不到器件均一性的要求。

在此基础上，本发明提供一种半导体结构的形成方法，通过回填所述第二介质层，利用所述第二介质层将所述第一介质层内出现的凹陷消除，在采用刻蚀工艺去除所述牺牲层时，由于所述刻蚀工艺对所述牺牲层的刻蚀速率大于对所述第二介质层的刻蚀速率，使得所述第二介质层表面几乎不出现凹陷问题，进而减小去除所述第一伪栅结构和所述第二伪栅结构时，所述第二介质层表面出现凹陷的深度，相应的减小在形成所述第一栅极结构和所述第二栅极结构时采用的研磨工艺的研磨时间，增大工艺窗口，减小所述第一栅极结构和所述第二栅极结构之间的研磨差异叠加时间，进而使得所述第一栅极结构和所述第二栅极结构的高度在阈值范围内，以此提升器件结构的均一性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。

图6至图24是本发明实施例中半导体结构的形成方法各步骤结构示意图。

请参考图6，提供衬底，所述衬底包括第一区I和第二区II。

在本实施例中，所述衬底包括：基底200以及位于所述基底200上的第一鳍部201和第二鳍部202，所述第一鳍部201位于所述第一区I，所述第二鳍部202位于所述第二区II。

在本实施例中，所述基底200、所述第一鳍部201和所述第二鳍部202的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成图形化层(未图示)，所述图形化层暴露出初始衬底的部分顶部表面；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述基底200、所述第一鳍部201和所述第二鳍部202。

在本实施例中，所述基底200的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟

在本实施例中，所述第一鳍部201的材料为硅；在其他的实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或者镓化铟。

在本实施例中，所述第二鳍部202的材料为硅；在其他的实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或者镓化铟。

请参考图7，在所述衬底上形成隔离层203，所述隔离层203覆盖所述第一鳍部的部分侧壁和所述第二鳍部301的部分侧壁，且所述隔离层203的顶部表面低于所述第一鳍部201的顶部表面和所述第二鳍部202的顶部表面。

在本实施例中，所述隔离层203的形成方法包括：在所述衬底上形成初始隔离层(未图示)，所述初始隔离层覆盖所述第一鳍部201的侧壁和所述第二鳍部202的侧壁；刻蚀去除部分所述初始隔离层，形成所述隔离层203，所述隔离层203的顶部表面低于所述第一鳍部201的顶部表面和所述第二鳍部202的顶部表面。

所述隔离层202的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧化硅；在本实施例中，所述隔离层202的材料采用氧化硅。

请参考图8至图10，图9是图8中沿C-C线截面示意图，图10是图8中沿D-D线截面示意图，在所述第一区I上形成若干平行排布的第一伪栅结构204，相邻的所述第一伪栅结构204之间具有第一间距尺寸d1、以及在所述第二区II上形成若干平行排布的第二伪栅结构205，相邻的所述第二伪栅结构205之间具有第二间距尺寸d2，所述第一间距尺寸d1小于所述第二间距尺寸d2。

在本实施例中，若干所述第一伪栅结构204横跨所述第一鳍部201；若干所述第二伪栅结构205横跨所述第二鳍部202。

在本实施例中，所述第一伪栅结构204包括：第一伪栅介质层、以及位于所述第一伪栅介质层上的第一伪栅层(未标示)；所述第二伪栅结构包括：第二伪栅介质层、以及位于所述第二伪栅介质层上的第一伪栅层(未标示)。

在本实施例中，所述第一伪栅层的材料采用多晶硅；所述第二伪栅层的材料采用多晶硅。

在本实施例中，所述第一伪栅介质层的材料采用氧化硅；所述第二伪栅介质层的材料采用氧化硅。

请继续参考图8至图10，在形成所述第一伪栅结构204和所述第二伪栅结构205之后，还包括：在所述第一伪栅结构204的侧壁和所述第二伪栅结构205的侧壁形成侧墙206。

在本实施例中，所述侧墙206的形成方法包括：在所述第一伪栅结构204的侧壁和顶部表面、所述第二伪栅结构205的侧壁和顶部表面、所述隔离层203的顶部表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述第一伪栅结构204的顶部表面、所述第二伪栅结构205的顶部表面、以及所述隔离层203的顶部表面为止，形成所述侧墙206。

在本实施例中，所述侧墙材料层的形成工艺采用原子层沉积工艺。

在本实施例中，所述侧墙材料层的材料采用氮化硅。

请参考图11和图12，图11和图9的视图方向一致，图12和图10的视图方向一致，在形成所述侧墙之后，在所述第一伪栅结构204两侧的所述第一鳍部201内形成第一源漏掺杂层207、以及在所述第二伪栅结构205两侧的所述第二鳍部202内形成第二源漏掺杂层208。

在本实施例中，所述第一源漏掺杂层207和所述第二源漏掺杂层208的形成方法包括：以所述第一伪栅结构204、所述第二伪栅结构205和所述侧墙206为掩膜刻蚀所述第一鳍部201和所述第二鳍部202，在所述第一鳍部201内形成第一源漏开口(未标示)、以及在所述第二鳍部202内形成第二源漏开口(未标示)；在所述第一源漏开口内形成第一源漏掺杂层207、以及在所述第二源漏开口内形成所述第二源漏掺杂层208。

请参考图13和图14，在所述衬底上形成第一介质层209，所述第一介质层209覆盖所述第一伪栅结构204和所述第二伪栅结构205，且所述第一介质层209暴露出所述第一伪栅结构204的顶部表面和所述第二伪栅结构205的顶部表面。

在本实施例中，所述第一介质层209的形成方法包括：在所述衬底上形成第一介质材料层(未图示)，所述第一介质材料层覆盖所述第一伪栅结构204和所述第二伪栅结构205；对所述第一介质材料层进行第一平坦化处理，直至暴露出所述第一伪栅结构204的顶部表面和所述第二伪栅结构205的顶部表面为止，形成所述第一介质层209。

在本实施例中，所述第一平坦化处理的工艺采用化学机械研磨工艺。

在本实施例中，在对所述第一介质材料层进行平坦化处理之后，会使得在相邻的所述第一伪栅结构204之间、以及相邻的所述第二伪栅结构205之间的所述第一介质层209出现凹陷(dishing)。

在本实施例中，所述第一介质层209的材料采用氧化硅。

请参考图15和图16，在所述第一伪栅结构204的顶部表面和所述第二伪栅结构205的顶部表面形成牺牲层210。

在本实施例中，所述牺牲层210的形成方法包括：采用选择生长工艺在所述第一伪栅结构204的顶部表面和所述第二伪栅结构205的顶部表面形成所述牺牲层210。

所述牺牲层210的材料包括：所述牺牲层的材料包括：硅锗或磷化硅。在本实施例中，所述牺牲层210的材料采用磷化硅。

在其他实施例中，所述牺牲层的形成方法包括：在所述第一伪栅结构、所述第二伪栅结构和所述第一介质层的表面形成牺牲材料层；对所述牺牲材料层进行图形化处理，形成所述牺牲层，所述牺牲层位于所述第一伪栅结构的顶部表面和所述第二伪栅结构的顶部表面。

请参考图17和图18，在所述第一介质层209上形成第二介质层211，所述第二介质层211覆盖所述牺牲层210，且暴露出所述牺牲层210的部分表面。

在本实施例中，所述第二介质层211的形成方法包括：在所述第一介质层209上形成第二介质材料层(未图示)，所述第二介质材料层覆盖所述牺牲层210；回刻蚀所述第二介质材料层，直至暴露出所述牺牲层210的部分表面为止，形成所述第二介质层211。

在本实施例中，所述第二介质材料层的形成工艺采用流体化学气相沉积工艺。

在本实施例中，所述第二介质层211的材料采用氧化硅。

请参考图19和图20，采用刻蚀工艺去除所述牺牲层210，且所述刻蚀工艺对所述牺牲层210的刻蚀速率大于对所述第二介质层211的刻蚀速率。

在本实施例中，所述刻蚀工艺采用湿法刻蚀工艺；所述湿法刻蚀工艺的刻蚀溶液包括：四甲基氢氧化铵。

在本实施例中，所述刻蚀工艺对所述牺牲层210的刻蚀速率与对所述第二介质层211的刻蚀速率之比大于3000。

具体的为所述四甲基氢氧化铵溶液对磷化硅的刻蚀速率与对氧化硅的刻蚀速率之比大于3000，如所述四甲基氢氧化铵溶液对磷化硅的研磨速率为3200埃/分钟，而对氧化硅的研磨速率小于1埃/分钟。

请参考图21和图22，在去除牺牲层210之后，去除所述第一伪栅结构204和所述第二伪栅结构205，在所述第一介质层209内形成第一栅极开口212和第二栅极开口213。

在本实施例中，去除所述第一伪栅结构204具体为去除所述第一伪栅介质层和所述第一伪栅层；去除所述第二伪栅结构205具体为去除所述第二伪栅介质层和所述第二伪栅层。

在本实施例中，在去除所述第一伪栅结构204和所述第二伪栅结构205的过程中，会对所述第二介质层211造成一定的刻蚀损伤，进而在所述第二介质层211表面形成凹陷。

请参考图23和图24，在所述第一栅极开口212内形成第一栅极结构214、以及在所述第二栅极开口213内形成第二栅极结构215。

在本实施例中，所述第一栅极结构214包括：第一栅介质层、以及位于所述第一栅介质层上的第一栅极层(未标示)；所述第二栅极结构215包括：第二栅介质层、以及位于所述第二栅介质层上的第二栅极层(未标示)。

在本实施例中，所述第一栅介质层的材料采用氧化硅；所述第二栅介质层的材料采用氧化硅。

在本实施例中，所述第一栅极层的材料采用钨；所述第二栅极层的材料采用钨。

在本实施例中，所述第一栅极结构214和所述第二栅极结构215的形成方法包括：在所述第一栅极开口212的表面、所述第二栅极开口213的表面、以及所述第二介质层211的表面形成栅介质材料层(未图示)；回刻蚀所述栅介质材料层，在所述第一栅极开口212内形成所述第一栅介质层、以及在所述第二栅极开口213内形成所述第二栅介质层；在所述第一栅极开口212内、所述第二栅极开口213内以及所述第二介质层211上形成栅极材料层(未图示)；对所述栅极材料层进行第二平坦化处理，在所述第一栅极开口212内形成所述第一栅极层、以及在所述第二栅极开口213内形成所述第二栅极层。

在本实施例中，所述第二平坦化处理的工艺采用化学机械研磨工艺。

在本实施例中，位于所述第二介质层211上的所述栅极材料层会将所述第二介质层211内的凹陷填满，因此在所述第二平坦化处理的过程中，为了位于凹陷内的所述栅极材料层造成相邻所述第一栅极结构214之间、以及相邻所述第二栅极结构215之间发生短接，所述第二平坦化处理的过程中需要将位于凹陷内的所述栅极材料层也完全研磨去除。

在本实施例中，通过回填所述第二介质层211，利用所述第二介质层211将所述第一介质层209内出现的凹陷消除，在采用刻蚀工艺去除所述牺牲层210时，由于所述刻蚀工艺对所述牺牲层210的刻蚀速率大于对所述第二介质层211的刻蚀速率(刻蚀速率之比大于3000)，使得所述第二介质层211表面几乎不出现凹陷问题，进而减小去除所述第一伪栅结构204和所述第二伪栅结构205时，所述第二介质层211表面出现凹陷的深度，相应的减小在形成所述第一栅极结构214和所述第二栅极结构215时采用的研磨工艺的研磨时间，增大工艺窗口，减小所述第一栅极结构214和所述第二栅极结构215之间的研磨差异叠加时间，进而使得所述第一栅极结构214和所述第二栅极结构215的高度在阈值范围内，以此提升器件结构的均一性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底包括第一区和第二区；

在所述第一区上形成若干平行排布的第一伪栅结构，相邻的所述第一伪栅结构之间具有第一间距尺寸、以及在所述第二区上形成若干平行排布的第二伪栅结构，相邻的所述第二伪栅结构之间具有第二间距尺寸，所述第一间距尺寸小于所述第二间距尺寸；

在所述衬底上形成第一介质层，所述第一介质层覆盖所述第一伪栅结构和所述第二伪栅结构，且所述第一介质层暴露出所述第一伪栅结构的顶部表面和所述第二伪栅结构的顶部表面；

在所述第一伪栅结构的顶部表面和所述第二伪栅结构的顶部表面形成牺牲层；

在所述第一介质层上形成第二介质层，所述第二介质层覆盖所述牺牲层，且暴露出所述牺牲层的部分表面；

采用刻蚀工艺去除所述牺牲层，且所述刻蚀工艺对所述牺牲层的刻蚀速率大于对所述第二介质层的刻蚀速率；

在去除牺牲层之后，去除所述第一伪栅结构和所述第二伪栅结构，在所述第一介质层内形成第一栅极开口和第二栅极开口；

在所述第一栅极开口内形成第一栅极结构、以及在所述第二栅极开口内形成第二栅极结构。

2.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的形成方法包括：采用选择生长工艺在所述第一伪栅结构的顶部表面和所述第二伪栅结构的顶部表面形成所述牺牲层。

3.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的形成方法包括：在所述第一伪栅结构、所述第二伪栅结构和所述第一介质层的表面形成牺牲材料层；对所述牺牲材料层进行图形化处理，形成所述牺牲层，所述牺牲层位于所述第一伪栅结构的顶部表面和所述第二伪栅结构的顶部表面。

4.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的材料包括：硅锗或磷化硅。

5.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一介质层的材料包括：氧化硅。

6.如权利要求1所述半导体结构的形成方法，其特征在于，所述刻蚀工艺包括：湿法刻蚀工艺。

7.如权利要求6所述半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀溶液包括：四甲基氢氧化铵。

8.如权利要求1所述半导体结构的形成方法，其特征在于，所述刻蚀工艺对所述牺牲层的刻蚀速率与对所述第二介质层的刻蚀速率之比大于3000。

9.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一伪栅结构包括：第一伪栅介质层、以及位于所述第一伪栅介质层上的第一伪栅层；所述第二伪栅结构包括：第二伪栅介质层、以及位于所述第二伪栅介质层上的第一伪栅层。

10.如权利要求9所述半导体结构的形成方法，其特征在于，所述第一伪栅层的材料包括：多晶硅；所述第二伪栅层的材料包括：多晶硅。

11.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一介质层的形成方法包括：在所述衬底上形成第一介质材料层，所述第一介质材料层覆盖所述第一伪栅结构和所述第二伪栅结构；对所述第一介质材料层进行第一平坦化处理，直至暴露出所述第一伪栅结构的顶部表面和所述第二伪栅结构的顶部表面为止，形成所述第一介质层。

12.如权利要求11所述半导体结构的形成方法，其特征在于，所述第一平坦化处理的工艺包括：化学机械研磨工艺。

13.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二介质层的形成方法包括：在所述第一介质层上形成第二介质材料层，所述第二介质材料层覆盖所述牺牲层；回刻蚀所述第二介质材料层，直至暴露出所述牺牲层的部分表面为止，形成所述第二介质层。

14.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二介质材料层的形成工艺包括：流体化学气相沉积工艺。

15.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一栅极结构包括：第一栅介质层、以及位于所述第一栅介质层上的第一栅极层；所述第二栅极结构包括：第二栅介质层、以及位于所述第二栅介质层上的第二栅极层。

16.如权利要求15所述半导体结构的形成方法，其特征在于，所述第一栅极层的材料包括：钨；所述第二栅极层的材料包括：钨。

17.如权利要求15所述半导体结构的形成方法，其特征在于，所述第一栅极结构和所述第二栅极结构的形成方法包括：在所述第一栅极开口的表面、所述第二栅极开口的表面、以及所述第二介质层的表面形成栅介质材料层；回刻蚀所述栅介质材料层，在所述第一栅极开口内形成所述第一栅介质层、以及在所述第二栅极开口内形成所述第二栅介质层；在所述第一栅极开口内、所述第二栅极开口内以及所述第二介质层上形成栅极材料层；对所述栅极材料层进行第二平坦化处理，在所述第一栅极开口内形成所述第一栅极层、以及在所述第二栅极开口内形成所述第二栅极层。

18.如权利要求17所述半导体结构的形成方法，其特征在于，所述第二平坦化处理的工艺包括：化学机械研磨工艺。

19.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二介质层的材料包括：氧化硅。

20.如权利要求1所述半导体结构的形成方法，其特征在于，所述衬底包括：基底以及位于所述基底上的第一鳍部和第二鳍部，所述第一鳍部位于所述第一区，所述第二鳍部位于所述第二区；若干所述第一伪栅结构横跨所述第一鳍部；若干所述第二伪栅结构横跨所述第二鳍部。