CN105336688A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN105336688A
CN105336688A CN201410231340.5A CN201410231340A CN105336688A CN 105336688 A CN105336688 A CN 105336688A CN 201410231340 A CN201410231340 A CN 201410231340A CN 105336688 A CN105336688 A CN 105336688A
Authority
CN
China
Prior art keywords
layer
grid
dummy grid
formation method
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410231340.5A
Other languages
English (en)
Other versions
CN105336688B (zh
Inventor
刘焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410231340.5A priority Critical patent/CN105336688B/zh
Priority to US14/681,201 priority patent/US9349729B2/en
Publication of CN105336688A publication Critical patent/CN105336688A/zh
Application granted granted Critical
Publication of CN105336688B publication Critical patent/CN105336688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的形成方法，包括：提供半导体衬底，包括第一区域和第二区域；形成覆盖部分第一区域的第一伪栅极和覆盖部分第二区域的器件层，第一伪栅极和器件层的表面齐平；在半导体衬底表面形成介质层，介质层的表面与第一伪栅极、器件层的表面齐平；去除第一伪栅极，形成第一凹槽；在第一凹槽内壁、介质层和器件层上形成填充满第一凹槽的第一金属层；采用化学机械研磨工艺，对第一金属层进行第一平坦化处理，去除位于介质层和器件层表面的第一金属层，在第一凹槽内形成第一栅极，所述第一平坦化处理采用的研磨液内具有保护剂，在平坦化过程中在所述器件层的表面形成保护层。上述方法可以在形成第一栅极的过程中，使器件层的表面不受损伤。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管的栅极漏电流随之增加，引起半导体器件功耗增加等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅(gatelast)”工艺为形成金属栅极晶体管的一个主要工艺。
现有采用后栅极工艺形成金属栅极晶体管的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构，所述伪栅结构包括位于所述半导体衬底表面的伪栅介质层和所述伪栅介质层表面的伪栅极；所述半导体衬底上还形成有覆盖半导体衬底表面以及伪栅结构侧壁的介质层，所述介质层的表面与伪栅结构顶部表面齐平；去除所述伪栅结构后形成凹槽；在所述凹槽和介质层表面依次形成高K栅介质层、功函数层和金属层，然后以所述介质层表面作为停止层，采用化学机械研磨(CMP)工艺对所述金属层进行平坦化，形成金属栅极。
所述金属栅极晶体管一般形成在芯片的核心区域，例如逻辑区域等，而在芯片的外围区域，例如输入/输出区域，通常还是采用多晶硅作为栅极材料，并且在芯片上还具有其他采用多晶硅或其他材料形成的器件层，例如多晶硅电阻等。在采用化学机械研磨(CMP)工艺进行平坦化形成金属栅极的过程中，由于CMP工艺对多晶硅等材料的器件层的研磨速率较快，往往会对其他区域的器件层表面造成损伤，使所述器件层顶部发生凹陷，从而影响该器件层的性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，在形成金属栅极的过程中，避免对其他区域的器件层表面造成损伤。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；形成覆盖部分第一区域的第一伪栅极和覆盖部分第二区域的器件层，所述第一伪栅极顶部表面和器件层的顶部表面齐平；在半导体衬底表面形成介质层，所述介质层覆盖第一伪栅极和器件层的侧壁，并且所述介质层表面与第一伪栅极顶部表面、器件层顶部表面齐平；去除所述第一伪栅极，形成第一凹槽；在所述第一凹槽内壁、介质层和器件层上形成填充满所述第一凹槽的第一金属层；采用化学机械研磨工艺，对所述第一金属层进行第一平坦化处理，去除位于介质层和器件层上的第一金属层，在所述第一凹槽内形成第一栅极，所述第一平坦化处理采用的研磨液内具有保护剂，所述保护剂在平坦化过程中在所述器件层的表面形成保护层。
可选的，所述保护剂与器件层材料发生反应，形成所述保护层。
可选的，所述保护层的厚度为
可选的，所述保护剂的浓度为10ppm～100ppm。
可选的，所述研磨液内的保护剂为O3。
可选的，所述器件层的材料为多晶硅。
可选的，所述保护层的材料为氧化物层。
可选的，所述保护层的材料为氧化硅。
可选的，所述半导体衬底还包括第三区域；形成覆盖部分第三区域的第二伪栅极，所述第二伪栅极与第一伪栅极分立，且所述第二伪栅极顶部表面与第一伪栅极顶部表面齐平。
可选的，在进行第一平坦化处理的过程中，所述保护剂在第二伪栅极顶部表面也形成保护层。
可选的，形成所述第一栅极之后，去除所述第二伪栅极，形成第二凹槽；在所述第二凹槽内壁、介质层、保护层和第一栅极上形成填充满所述第二凹槽的第二金属层；采用化学机械研磨工艺，对所述第二金属层进行第二平坦化处理，去除位于介质层、保护层和第一栅极上的第二金属层，在所述第二凹槽内形成第二栅极。
可选的，所述第二平坦化处理采用的研磨液内具有保护剂。
可选的，所述保护剂的浓度为10ppm～100ppm。
可选的，所述保护剂为O3。
可选的，所述第一伪栅极与半导体衬底表面之间具有第一栅介质层，所述第一栅介质层的材料为氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。
可选的，所述第二伪栅极与半导体衬底表面之间具有第二栅介质层，所述第二栅介质层的材料为氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。
可选的，所述第一金属层的材料为铝、钛、钨、钽、氮化钛或氮化钽。
可选的，所述第二金属层的材料为铝、钛、钨、钽、氮化钛或氮化钽。
可选的，所述第一伪栅极两侧的半导体衬底的第一区域内还具有第一源漏极。
可选的，所述第二伪栅极两侧的半导体衬底的第三区域内还具有第二源漏极。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在半导体衬底的第一区域上形成第一伪栅极，在第二区域上形成器件层，以及在半导体衬底表面形成与所述第一伪栅极顶部表面、器件层顶部表面齐平的介质层之后，去除所述第一伪栅极，形成第一凹槽；形成填充满所述第一凹槽的第一金属层；采用化学机械研磨工艺，对所述第一金属层进行第一平坦化处理，形成第一栅极，所述第一平坦化处理采用的研磨液内具有保护剂，所述保护剂在平坦化过程中在所述器件层的表面形成保护层。在进行所述第一平坦化处理的过程中，由于所述保护层具有较低的研磨速率，可以保护器件层的表面，并且保持所述保护层表面平坦，从而可以避免研磨杂质的残留而影响形成的半导体结构的性能。
进一步，所述研磨液内的保护剂为O3，所述保护剂具有很强的氧化性，与器件层表面接触后，容易与所述器件层的材料发生反应，氧化所述器件层的表面，在所述器件层表面形成氧化物层作为保护层，在第一金属层的研磨过程中，所述氧化物层的研磨速率低于器件层的研磨速率，可以保护所述器件层的表面。并且，由于所述保护剂具有强氧化性，在进行所述第一平坦化处理的过程中，所述保护剂还可以使第一金属层的表面氧化，从而提高研磨效率。
进一步的，所述研磨液中，所述保护剂的浓度为10ppm～100ppm，形成的所述保护层的厚度为如果所述保护剂的浓度小于10ppm，则形成的保护层的厚度较小，不能对所述器件层表面起到足够的保护作用；如果所述保护剂的浓度大于100ppm，则在进行第一平坦化处理的过程中，所述保护剂度第一金属层的氧化速率过快，使得对第一金属层研磨的速率过快，不易控制，容易造成过研磨问题而影响最终形成的晶体管的性能。
附图说明
图1至图12是本发明的实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术在形成晶体管的金属栅极的过程中，对金属层进行平坦化时，容易使其他区域的器件层表面造成损伤，使器件层的顶部发生凹陷，并且所述凹陷处容易造成杂质残留，从而影响器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底100包括第一区域I和第二区域II。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为单晶硅。
所述第一区域I用于形成金属栅极晶体管，第二区域II用于形成晶体管或其他半导体器件，例如电阻、电容等。本实施例中，后续采用后栅工艺在第一区域I上形成具有金属栅极的PMOS晶体管，采用前栅工艺在第二区域II上形成具有多晶硅栅极的NMOS晶体管。
本实施例中，所述半导体衬底100还包括第三区域III，后续采用后栅工艺在所述第三区域III上形成具有金属栅极的NMOS晶体管。
所述第一区域I和第二区域II之间、第一区域I与第三区域III之间，通过浅沟槽隔离结构隔离。所述浅沟槽隔离结构的形成方法包括：刻蚀所述半导体衬底100，在所述半导体衬底100内形成沟槽；在所述沟槽内壁表面形成衬垫层102；在所述衬垫层102表面形成填充满所述沟槽的隔离层101。所述浅沟槽隔离结构包括所述衬垫层102和隔离层101。所述衬垫层102可以修复沟槽内壁表面的缺陷，消除隔离层101对半导体衬底100的应力作用。
请参考图2，形成覆盖部分第一区域I的第一伪栅极201和覆盖部分第二区域II的器件层203，所述第一伪栅极201和器件层203的顶部表面齐平。
本实施例中，还形成覆盖部分第三区域III的第二伪栅极202。
所述第一伪栅极201与半导体衬底100之间还形成有第一栅介质层211，所述第二伪栅极202与半导体衬底100之间还形成有第二栅介质层212。
本实施例中，所述器件层203为第二区域II上待形成的晶体管的栅极，所述器件层203与半导体衬底100之间还具有第三栅介质层213。
本实施例中，形成所述第一伪栅极201、第一栅介质层211、第二伪栅极202、第二栅介质层212、器件层203、第三栅介质层213的方法包括：在所述半导体衬底100和浅沟槽隔离结构表面依次形成栅介质材料层和位于所述栅介质材料层表面的伪栅极材料层；在所述伪栅极材料层表面形成图形化掩膜层，所述图形化掩膜层定义出待形成的第一伪栅极201、第二伪栅极202和器件层203的尺寸和位置；以所述图形化掩膜层为掩膜，刻蚀所述伪栅极材料层和栅介质材料层，在第一区域I上形成第一栅介质层211和位于所述第一栅介质层211表面的第一伪栅极201，在第二区域II上形成第三栅介质层213和所述第三栅介质层213表面的器件层203，在第三区域III上形成第二栅介质层212和位于所述第二栅介质层212表面的第二伪栅极202。本实施例中，所述栅介质材料层的材料为氧化硅，所述伪栅极材料层的材料为多晶硅。所述栅介质材料层的材料还可以是氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆等高K介质材料。
本发明的其他实施例中，可以分别形成所述第一伪栅极201和第一栅介质层211、第二伪栅极202和第二栅介质层212、器件层203和第三栅介质层213。所述第三栅介质213的材料为氧化硅，所述第一栅介质层211和第二栅介质层212的材料可以为高K介质材料。
在本发明的其他实施例中，也可以不形成第一栅介质层和第二栅介质层。
本发明的其他实施例中，所述器件层203还可以是电阻、电感等其他半导体器件。所述器件层203的材料还可以是锗硅、锗、碳化硅等其他半导体材料。
形成所述第一伪栅极201、第一栅介质层211、第二伪栅极202、第二栅介质层212、器件层203、第三栅介质层213之后，可以在所述第一伪栅极201和第一栅介质层211的侧壁表面、第二伪栅极202和第二栅介质层212的侧壁表面、器件层203和第三栅介质层213的侧壁表面形成侧墙200。所述侧墙200的材料可以是氮化硅或氧化硅。
然后再分别在所述第二伪栅极202两侧的半导体衬底100的第三区域III内形成第二源漏极222，在所述第一伪栅极201两侧的半导体衬底100的第一区域I内形成第一源漏极221，在器件层203两侧的半导体衬底100的第二区域II内形成第三源漏极223。
本实施例中，所述第三区域III和第二区域II上待形成的晶体管为NMOS晶体管，可以采用离子注入的方法，形成N型掺杂的第二源漏极222和第三源漏极223，所述第二源漏极222和第三源漏极223可以分开形成，也可以同时形成。
所述第一区域I上待形成的晶体管为PMOS晶体管，所述第一源漏极221的形成方法包括：刻蚀所述第一伪栅极201两侧的半导体衬底100的第一区域I，形成凹槽，在所述凹槽内形成P型掺杂的锗硅层作为第一源漏极221。可以采用湿法刻蚀工艺形成所述凹槽，所述凹槽具有Σ形侧壁。由于所述锗硅层内的空穴载流子较高，并且所述锗硅层可以对第一伪栅极201下方的半导体衬底100提供压应力，从而提高第一区域I上待形成的PMOS晶体管的载流子迁移率。
在形成所述第二源漏极222和第三源漏极223之后，可以在所述第二源漏极表面以及第三源漏极223表面形成金属硅化物层204，以降低所述第二源漏极222和第三源漏极223的表面接触电阻。而所述第一源漏极221的表面接触电阻较小，可以不在所述第一源漏极221表面形成硅化物层。在本发明的其他实施例中，也可以同时在所述第一源漏极221表面形成硅化物层。
请参考图3，在半导体衬底100表面形成介质材料层302，所述介质材料层302覆盖第一伪栅极201、第二伪栅极202、器件层203以及侧墙200。
所述介质材料层302的材料为氧化硅、氮氧化硅、碳氧化硅等介质材料。所述介质材料层302可以通过化学气相沉积工艺、旋涂工艺、高深宽比沉积(HARP)工艺形成。本实施例中，所述介质材料层302的材料为氧化硅，采用高深宽比沉积工艺形成所述介质材料层302。
本实施例中，在形成所述介质材料层302之前，先在所述第一区域I、第二区域II和第三区域III上形成阻挡层301，所述阻挡层301可以在形成第一源漏极221、第二源漏极222和第三源漏极223表面的通孔时，作为刻蚀停止层。所述阻挡层301的材料可以为氮化硅。形成所述阻挡层301之后，再在所述阻挡层301表面形成介质材料层302。
请参考图4，对所述介质材料层302(请参考图3)进行平坦化，形成介质层303，所述介质层303的表面与第一伪栅极201、第二伪栅极202以及器件层203的顶部表面齐平。
采用化学机械研磨工艺对所述介质材料层302进行平坦化，去除位于第一伪栅极201、第二伪栅极202和器件层203顶部的部分阻挡层301，形成介质层303，暴露出第一伪栅极201、第二伪栅极202和器件层203的顶部表面。
请参考图5，在所述介质层303表面、器件层203表面以及第二伪栅极202表面形成具有第一开口401的第一掩膜层400，所述第一开口401暴露出第一伪栅极201的表面。
所述第一掩膜层400的材料为光刻胶，所述第一掩膜层400的形成方法包括：在所述介质层303、第一伪栅极201、第二伪栅极202和器件层203表面形成光刻胶层之后，对所述光刻胶层进行曝光显影，形成具有第一开口401的第一掩膜层400。
本实施例中，所述第一开口401还暴露出第一伪栅极201两侧的部分介质层303的表面，使所述第一伪栅极201表面被完全暴露，便于后续将第一伪栅极201完全去除。
请参考图6，以所述第一掩膜层400为掩膜，去除所述第一伪栅极201(请参考图5)，形成第一凹槽304。
可以采用干法或湿法刻蚀工艺去除所述第一伪栅极201。本实施例中，采用干法刻蚀工艺去除所述第一伪栅极201，所述干法刻蚀采用的刻蚀气体包括CF4、SF6和O2。在本发明的其他实施例中，可以采用湿法刻蚀工艺去除所述第一伪栅极201，所述湿法刻蚀工艺采用的刻蚀溶液可以是KOH溶液或四甲基氢氧化铵(TMAH)溶液，湿法刻蚀工艺具有较高的刻蚀选择性，能够避免对第一栅介质层211造成较大损伤。
本发明的其他实施例中，还可以在去除所述第一伪栅极201之后，继续去除所述第一栅介质层211，暴露出部分半导体衬底100的表面。
在本发明的其他实施例中，可以不形成所述第一栅介质层211，所以在去除所述第一伪栅极201之后，直接暴露出部分半导体衬底100的表面。
请参考图7，去除所述第一掩膜层400之后，在第一凹槽304(请参考图6)内、介质层303、器件层203和第二伪栅极202上形成填充满所述第一凹槽304的第一金属层502。
可以采用灰化工艺或湿法刻蚀工艺去除所述第一掩膜层400。
所述第一金属层502的材料为金属，包括铝、钛、钨、钽、氮化钛或氮化钽等。可以采用溅射工艺、电镀工艺或化学气相沉积工艺形成所述第一金属层502。本实施例中，所述第一金属层502的材料为铝。
在本发明的其他实施例中，所述第一凹槽304底部不具有所述第一栅介质层211，可以在形成所述第一金属层502之前，在所述第一凹槽304内壁表面、介质层303表面、器件层203表面和第二伪栅极202表面形成第一栅介质材料层，所述第一栅介质材料层的材料可以为高K介质材料层，例如氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆等。后续平坦化所述第一栅介质材料层以形成第一区域I上的晶体管的栅介质层。
在本发明的其他实施例中，在形成所述第一金属层502之前，还可以在所述第一凹槽304内壁表面、介质层303表面、器件层203表面和第二伪栅极202表面形成功函数层，用于调节形成的晶体管的栅极功函数，所述第一金属层502形成于功函数层表面。
请参考图8，采用化学机械研磨工艺，对所述第一金属层502(请参考图7)进行第一平坦化处理，去除位于介质层303、第二伪栅极202和器件层203上的第一金属层502，在所述第一凹槽304(请参考图6)内形成第一栅极512，所述第一平坦化处理采用的研磨液内具有保护剂，所述保护剂在第一平坦化过程中在所述器件层203的表面形成保护层305。
本实施例中，所述化学机械研磨的研磨液内具有保护剂，在所述第一平坦化处理暴露出器件层203、第二伪栅极202表面时，所述保护剂能够在所述器件层203表面形成保护层305。
本实施例中，所述研磨液内的保护剂为O3。所述研磨液还包括：研磨颗粒、表面活性剂和稳定剂等。所述研磨颗粒包括氧化硅或氧化铝颗粒，提供研磨作用，而表面活性剂和稳定剂等可以用于调整研磨的速率以及研磨表面的平整度。本发明的实施例中，可以在所述研磨颗粒、表面活性剂和稳定剂等构成的溶液中，通入O3气体，形成所述具有保护剂的研磨液。
所述保护剂具有很强的氧化性，与器件层203表面接触后，容易与所述器件层203的材料发生反应，氧化所述器件层203的表面，形成氧化物层作为保护层305。本实施例中，所述器件层203的材料为多晶硅，形成的保护层305的材料为氧化硅。在本发明的其他实施例中，所述保护剂还可以是其他具有强氧化性的物质，例如高锰酸钾等。
所述保护层305的材料强度大于器件层203的材料强度，在对所述第一金属层502进行化学机械研磨的过程中，所述保护层305的研磨速率小于器件层203的研磨速率，具有较低的研磨速率，从而可以保护所述器件层203的表面，并且进行第一平坦化处理形成所述第一栅极的过程中，所述保护层305的表面还能保持平坦。
本实施例中，所述第二伪栅极202的材料为多晶硅，所以，所述保护剂还可以在所述第二伪栅极202表面形成保护层305，所述保护层305可以保护所述第二伪栅极202在研磨过程中不受损伤。
由于所述保护剂具有强氧化性，在进行所述第一平坦化处理的过程中，所述保护剂还可以使第一金属层502的表面氧化，从而提高研磨效率。
所述研磨液中，所述保护剂的浓度为10ppm～100ppm，形成的所述保护层305的厚度为如果所述保护剂的浓度小于10ppm，则形成的保护层305的厚度较小，不能对所述器件层203和第二伪栅极202表面起到足够的保护作用；如果所述保护剂的浓度大于100ppm，则在进行第一平坦化处理的过程中，所述保护剂对第一金属层502的氧化速率过快，使得第一平坦化处理的过程中，对第一金属层502研磨的速率过快，不易控制，容易造成过研磨问题而影响最终形成的晶体管的性能。
现有技术在进行平坦化处理的过程中，由于所述器件层203和第二伪栅极202在研磨过程中容易受到损伤，使得所述器件层203顶部和第二伪栅极202顶部容易出现碟型凹陷，从而使得研磨液进入所述凹陷中，容易残留杂质，影响所述器件层203的性能。第二伪栅极202顶部凹陷，使得第二伪栅极202的厚度不均匀，后续去除所述第二伪栅极202的过程中，容易造成第二伪栅极202的残留，以及对下方的半导体衬底100表面造成损伤，从而影响在第三区域III上形成的晶体管的性能。虽然，现有技术在研磨液中，也会加入氧化剂，例如H2O2以使待研磨材料层表面发生氧化，以提高研磨效率，但是上述氧化剂的氧化性较弱，无法在器件层203表面形成有效的保护层以保护所述器件层203。
本实施例中，在进行第一平坦化处理的化学机械研磨工艺所采用的研磨液中具有保护剂，所述保护剂能够在器件层203和第一伪栅极202表面形成保护层，由于所述保护层耐研磨，所以能够保护所述器件层203和第一伪栅极202表面，并且能够保持平坦表面。
请参考图9，在所述介质层303、保护层305以及第一栅极512表面形成具有第二开口403的第二掩膜层402，所述第二开口403暴露出第二伪栅极202。
本实施例中，由于所述第二伪栅极202表面形成有保护层305，所以，所述第二开口403暴露出所述第二伪栅极202顶部的保护层305表面。
所述第二掩膜层402的材料为光刻胶，所述第二掩膜层402的形成方法包括：在所述介质层303、保护层305表面、第一栅极表面形成光刻胶层之后，对所述光刻胶层进行曝光显影，形成具有第二开口403的第二掩膜层402。
本实施例中，所述第二开口403还暴露出第二伪栅极202两侧的部分介质层303的表面，使所述第二伪栅极202顶部的保护层305表面被完全暴露，便于后续将所述第二伪栅极202和位于所述第二伪栅极202顶部的保护层305完全去除。
请参考图10，以所述第二掩膜层402为掩膜，去除所述第三区域III上的保护层305(请参考图9)、第二伪栅极202(请参考图9)，形成第二凹槽306。
可以采用干法或湿法刻蚀工艺去除所述第二伪栅极202。本实施例中，采用干法刻蚀工艺去除所述第二伪栅极202，所述干法刻蚀采用的刻蚀气体包括CF4、SF6和O2，由于所述保护层305的厚度较小，在干法刻蚀过程的等离子轰击作用下，可以同时去除所述保护层305以及第二伪栅极202。在本发明的其他实施例中，可以采用湿法刻蚀工艺去除所述第二伪栅极202，可以先采用氢氟酸溶液去除所述保护层305之后，再采用KOH溶液或四甲基氢氧化铵(TMAH)等刻蚀溶液去除所述第二伪栅极202，所述湿法刻蚀工艺具有较高的刻蚀选择性，能够避免对第二栅介质层212造成较大损伤。
本发明的其他实施例中，还可以在去除所述第二伪栅极202之后，继续去除所述第二栅介质层212，暴露出部分半导体衬底100的表面。
在本发明的其他实施例中，由于未形成所述第二栅介质层212，所以在去除所述第二伪栅极202之后，直接暴露出部分半导体衬底100的表面。
请参考图11，去除所述第二掩膜层402之后，在第二凹槽306(请参考图10)内，介质层303、器件层203和第一栅极512上形成填充满所述第二凹槽306的第二金属层504。
可以采用灰化工艺或湿法刻蚀工艺去除所述第二掩膜层402。
所述第二金属层504的材料为金属，包括铝、钛、钨、钽、氮化钛或氮化钽等。可以采用溅射工艺、电镀工艺或化学气相沉积工艺形成所述第二金属层504。本实施例中，所述第二金属层504的材料为铝。
在本发明的其他实施例中，所述第二凹槽306底部不具有所述第二栅介质层212，可以在形成所述第二金属层504之前，在所述第二凹槽306内壁表面、介质层303表面、器件层203表面和第一栅极512表面形成第二栅介质材料层，所述第二栅介质材料层的材料可以为高K介质材料层，例如包括氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆等。后续平坦化所述第二栅介质材料层以形成第三区域III上形成的晶体管的栅介质层。
在本发明的其他实施例中，在形成所述第二金属层504之前，还可以在所述第二凹槽306内壁表面、介质层303表面、器件层203表面和第一栅极512表面形成功函数层，用于调节形成的晶体管的栅极功函数，所述第二金属层504形成于功函数层表面。
请参考图12，采用化学机械研磨工艺，对所述第二金属层504(请参考图11)进行第二平坦化处理，去除位于介质层303、第一栅极512和保护层305表面的第二金属层504，在所述第二凹槽306(请参考图11)内形成第二栅极514。
所述第二平坦化处理过程中，由于所述器件层203表面形成有保护层305，所以，所述第二平坦化处理的化学机械研磨工艺不会对所述器件层203造成损伤。
本实施例中，为了避免器件层203表面的保护层305在两次平坦化处理过程中由于损耗而厚度减小，而导致保护层305对器件层203保护效果减弱，所述第二平坦化处理中采用的研磨液内还可以具有保护剂。所述保护剂可以与第一平坦化处理中的研磨液内的保护剂相同。
具体的，所述保护剂具有较强的氧化性，本实施例中，所述保护剂为O3，所述第二平坦化处理采用的研磨液还包括：研磨颗粒、表面活性剂和稳定剂等。所述研磨颗粒包括氧化硅或氧化铝颗粒，提供研磨作用，而表面活性剂和稳定剂等可以用于调整研磨的速率以及研磨表面的平整度。本发明的实施例中，可以在所述研磨颗粒、表面活性剂和稳定剂等构成的溶液中，通入O3气体，形成所述具有保护剂的研磨液。所述保护剂的浓度为10ppm～100ppm。
所述器件层203顶部的保护层在后续工艺中可以保留，后续直接在所述介质层303面、第一栅极512、第二栅极514以及保护层305表面形成层间介质层。
综上所述，本实施例中，在形成第一区域I上的第一栅极512过程中，对第一金属层进行第一平坦化处理，其中所述第一平坦化处理的研磨液中具有保护剂，所述保护剂可以在器件层203的表面形成保护层，从而可以在第一平坦化处理的过程中保护所述器件层203，避免所述器件层203受到损伤。并且，在形成第三区域III上的第二栅极514的过程中，在对第二金属层进行第二平坦化处理过程中，也可以在第二平坦化处理的研磨液中加入保护剂，避免由于器件层305上的保护层由于损耗而厚度下降，导致对器件层203的保护效果减弱的问题。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域；
形成覆盖部分第一区域的第一伪栅极和覆盖部分第二区域的器件层，所述第一伪栅极顶部表面和器件层顶部表面齐平；
在半导体衬底表面形成介质层，所述介质层覆盖第一伪栅极和器件层的侧壁，并且所述介质层表面与第一伪栅极顶部表面、器件层顶部表面齐平；
去除所述第一伪栅极，形成第一凹槽；
在所述第一凹槽内壁、介质层和器件层上形成填充满所述第一凹槽的第一金属层；
采用化学机械研磨工艺，对所述第一金属层进行第一平坦化处理，去除位于介质层和器件层上的第一金属层，在所述第一凹槽内形成第一栅极，所述第一平坦化处理采用的研磨液内具有保护剂，所述保护剂在平坦化过程中在所述器件层的表面形成保护层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述保护剂与器件层材料发生反应，形成所述保护层。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述保护剂的浓度为10ppm～100ppm。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述研磨液内的保护剂为O3。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述器件层的材料为多晶硅。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料为氧化物层。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层的材料为氧化硅。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体衬底还包括第三区域；形成覆盖部分第三区域的第二伪栅极，所述第二伪栅极与第一伪栅极分立，且所述第二伪栅极顶部表面与第一伪栅极顶部表面齐平。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，在进行第一平坦化处理的过程中，所述保护剂在第二伪栅极顶部表面也形成保护层。
11.根据权利要求9所述的半导体结构的形成方法，其特征在于，形成所述第一栅极之后，去除所述第二伪栅极，形成第二凹槽；在所述第二凹槽内壁、介质层、保护层和第一栅极上形成填充满所述第二凹槽的第二金属层；采用化学机械研磨工艺，对所述第二金属层进行第二平坦化处理，去除位于介质层、保护层和第一栅极上的第二金属层，在所述第二凹槽内形成第二栅极。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述第二平坦化处理采用的研磨液内具有保护剂。
13.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述保护剂的浓度为10ppm～100ppm。
14.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述保护剂为O3。
15.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一伪栅极与半导体衬底表面之间具有第一栅介质层，所述第一栅介质层的材料为氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。
16.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述第二伪栅极与半导体衬底表面之间具有第二栅介质层，所述第二栅介质层的材料为氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。
17.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一金属层的材料为铝、钛、钨、钽、氮化钛或氮化钽。
18.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述第二金属层的材料为铝、钛、钨、钽、氮化钛或氮化钽。
19.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一伪栅极两侧的半导体衬底的第一区域内还具有第一源漏极。
20.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述第二伪栅极两侧的半导体衬底的第三区域内还具有第二源漏极。
CN201410231340.5A 2014-05-28 2014-05-28 半导体结构的形成方法 Active CN105336688B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410231340.5A CN105336688B (zh) 2014-05-28 2014-05-28 半导体结构的形成方法
US14/681,201 US9349729B2 (en) 2014-05-28 2015-04-08 Semiconductor structures and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410231340.5A CN105336688B (zh) 2014-05-28 2014-05-28 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN105336688A true CN105336688A (zh) 2016-02-17
CN105336688B CN105336688B (zh) 2018-07-10

Family

ID=54702621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410231340.5A Active CN105336688B (zh) 2014-05-28 2014-05-28 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US9349729B2 (zh)
CN (1) CN105336688B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275213A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN107293481A (zh) * 2016-03-30 2017-10-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107452738A (zh) * 2016-05-25 2017-12-08 格罗方德半导体公司 包括伪栅极结构的集成电路及其形成方法
CN111211055A (zh) * 2018-11-21 2020-05-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050147B2 (en) 2015-07-24 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN106684144B (zh) * 2015-11-05 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN106856192B (zh) * 2015-12-09 2020-02-07 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US10388576B2 (en) * 2016-06-30 2019-08-20 International Business Machines Corporation Semiconductor device including dual trench epitaxial dual-liner contacts
CN106783741B (zh) * 2016-12-16 2020-05-12 上海华力微电子有限公司 用于金属栅极的制造工艺
US11605566B2 (en) 2021-01-19 2023-03-14 Taiwan Semiconductor Manufacturing Company Ltd. Method and structure for metal gates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392215A (zh) * 1998-12-28 2003-01-22 日立化成工业株式会社 金属研磨液材料、金属研磨液、其制造方法及使用它的研磨方法
CN1989600A (zh) * 2004-09-14 2007-06-27 日立化成工业株式会社 Cmp用研磨浆料
US20130095644A1 (en) * 2011-10-18 2013-04-18 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Planarization process for semiconductor device fabrication

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076766B2 (en) * 2013-06-13 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming metal gate structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392215A (zh) * 1998-12-28 2003-01-22 日立化成工业株式会社 金属研磨液材料、金属研磨液、其制造方法及使用它的研磨方法
CN1989600A (zh) * 2004-09-14 2007-06-27 日立化成工业株式会社 Cmp用研磨浆料
US20130095644A1 (en) * 2011-10-18 2013-04-18 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Planarization process for semiconductor device fabrication

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293481A (zh) * 2016-03-30 2017-10-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107293481B (zh) * 2016-03-30 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107275213A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN107452738A (zh) * 2016-05-25 2017-12-08 格罗方德半导体公司 包括伪栅极结构的集成电路及其形成方法
CN111211055A (zh) * 2018-11-21 2020-05-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111211055B (zh) * 2018-11-21 2023-08-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US9349729B2 (en) 2016-05-24
CN105336688B (zh) 2018-07-10
US20150348788A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
CN105336688A (zh) 半导体结构的形成方法
US8847295B2 (en) Structure and method for fabricating fin devices
US9123743B2 (en) FinFETs and methods for forming the same
US20150076624A1 (en) Integrated circuits having smooth metal gates and methods for fabricating same
US20170323888A1 (en) Finfet and fabrication method thereof
US9425053B2 (en) Block mask litho on high aspect ratio topography with minimal semiconductor material damage
CN105280498A (zh) 半导体结构的形成方法
CN110571192A (zh) 半导体结构及其形成方法
US20230377898A1 (en) Methods for reducing scratch defects in chemical mechanical planarization
CN104752185B (zh) 金属栅极的形成方法
CN104810368A (zh) Cmos晶体管及其形成方法
US9129855B2 (en) Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
CN104517901B (zh) Cmos晶体管的形成方法
CN107039272B (zh) 鳍式晶体管的形成方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN105448730A (zh) 半导体结构及其形成方法
US9755080B2 (en) Fin field-effect transistor
CN107785265B (zh) 半导体器件的形成方法
CN104078346A (zh) 半导体器件的平坦化方法
CN105590861B (zh) 晶体管的制造方法
CN102856178B (zh) 金属栅极和mos晶体管的形成方法
CN103681503B (zh) 半导体器件制造方法
CN113871351A (zh) 半导体结构及其形成方法
US8728886B2 (en) Integrating formation of a replacement gate transistor and a non-volatile memory cell using a high-k dielectric
CN103456692B (zh) 互补型金属氧化物半导体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant