CN106856192B - 晶体管的形成方法 - Google Patents

晶体管的形成方法 Download PDF

Info

Publication number
CN106856192B
CN106856192B CN201510904215.0A CN201510904215A CN106856192B CN 106856192 B CN106856192 B CN 106856192B CN 201510904215 A CN201510904215 A CN 201510904215A CN 106856192 B CN106856192 B CN 106856192B
Authority
CN
China
Prior art keywords
forming
gate
surfactant
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510904215.0A
Other languages
English (en)
Other versions
CN106856192A (zh
Inventor
禹国宾
徐小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510904215.0A priority Critical patent/CN106856192B/zh
Publication of CN106856192A publication Critical patent/CN106856192A/zh
Application granted granted Critical
Publication of CN106856192B publication Critical patent/CN106856192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种晶体管的形成方法，所述晶体管的形成方法包括：提供半导体衬底，所述半导体衬底包括第二区域和第一区域，所述第一区域上形成有第一金属栅极，所述第二区域上形成有第二伪栅极，所述半导体衬底表面还具有介质层，所述介质层表面与第一金属栅极、第二伪栅极表面齐平；在第一金属栅极表面形成保护层，所述保护层由表面活性剂分子吸附构成；去除所述第二伪栅极，在第二区域上形成第二凹槽；形成填充满所述第二凹槽的第二金属栅极。上述方法可以提高形成的晶体管的性能。

Description

晶体管的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体管的形成方法。
背景技术
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅(gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。
现有形成高K金属栅极晶体管的方法包括：提供半导体衬底，所述半导体衬底上形成有栅介质层和覆盖栅介质层的伪栅极，以及位于所述半导体衬底上并覆盖所述栅介质层和伪栅极的介质层，所述介质层的表面与伪栅极表面齐平；去除所述伪栅结构后形成凹槽；在所述凹槽内依次形成功函数层和金属层，所述金属层填充满凹槽，作为晶体管的金属栅极。
在半导体衬底上采用后栅工艺同时形成NMOS晶体管和PMOS晶体管时，需要先去除PMOS区域上的伪栅极，形成PMOS晶体管的金属栅极，然后去除NMOS区域上的伪栅极，形成NMOS晶体管的金属栅极。在形成NMOS晶体管的金属栅极的过程中，容易对PMOS晶体管已经形成的金属栅极和功函数层造成损伤，从而影响PMOS晶体管的性能。
采用上述后栅工艺形成的晶体管的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种晶体管的形成方法，提高形成的晶体管的性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：一种晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第二区域和第一区域，所述第一区域上形成有第一金属栅极，所述第二区域上形成有第二伪栅极，所述半导体衬底表面还具有介质层，所述介质层表面与第一金属栅极、第二伪栅极表面齐平；在第一金属栅极表面形成保护层，所述保护层由表面活性剂分子吸附构成；去除所述第二伪栅极，在第二区域上形成第二凹槽；形成填充满所述第二凹槽的第二金属栅极。
可选的，在第一金属栅极表面形成保护层的方法包括：在去除第二伪栅极之前，将所述第一金属栅极表面浸没在表面活性剂溶液中。
可选的，所述表面活性剂为阴离子表面活性剂。
可选的，所述表面活性剂包括十二烷基苯磺酸钠、乙氧基化烷基硫酸钠或乙氧基化脂肪酸甲酯磺酸钠。
可选的，所述表面活性剂溶液内的表面活性剂的质量浓度为2％～8％。
可选的，将所述第一金属栅极表面浸没在表面活性剂溶液中20s～100s。
可选的，采用湿法刻蚀工艺去除所述第二伪栅极。
可选的，所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液。
可选的，在第一金属栅极表面形成保护层的方法包括：在湿法刻蚀溶液内加入所述表面活性剂。
可选的，所述湿法刻蚀溶液内的表面活性剂的质量浓度为2％～8％。
可选的，还包括：在形成第二金属栅极之前，对所述第二凹槽进行湿法清洗。
可选的，所述湿法清洗采用去离子水作为清洗溶液。
可选的，在第一金属栅极表面形成保护层的方法包括：在湿法清洗溶液内加入所述表面活性剂。
可选的，所述湿法刻蚀溶液内的表面活性剂的质量浓度为2％～8％。
可选的，形成所述第一金属栅极、第二伪栅极以及介质层的方法包括：在所述半导体衬底表面形成伪栅材料层；刻蚀所述伪栅材料层，在所述第一区域上形成第一伪栅极，在所述第二区域上形成第二伪栅极；在所述半导体衬底上形成介质材料层，对所述介质材料层进行平坦化，形成介质层，使所述介质层的表面与所述第一伪栅极、第二伪栅极的表面齐平；去除所述第一伪栅极，在所述第一区域上形成第一凹槽；形成填充满所述第一凹槽的第一金属栅极。
可选的，所述第一金属栅极的材料为Al、第二金属栅极的材料为Al。
可选的，所述第一伪栅极和第二伪栅极的材料为多晶硅。
可选的，在形成第一金属栅极之前，在所述第一凹槽内壁表面形成第一栅介质层；在形成第二金属栅极之前，在第二凹槽内壁表面形成第二栅介质层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在第一区域上的第一金属栅极表面形成保护层之后，再去除第二区域上的第二伪栅极。所述保护层可以在去除第二伪栅极的过程中，保护所述第一金属栅极不受损伤，从而可以提高形成的晶体管的性能。并且，所述保护层由表面活性剂分子吸附构成，不需要通过沉积、刻蚀工艺形成，工艺简单。
进一步，所述保护层的形成方法包括将第一金属栅极表面浸没在表面活性剂溶液中。表面活性剂的分子结构具有两亲性，一端为亲水基团，另一端为疏水基团。由于第一金属栅极具有亲水性表面，亲水基团在第一金属栅极表面吸附，而疏水基团则悬空，在所述第一金属栅极表面形成疏水性表面，可以在后续的工艺中，隔绝其他液体，对所述第一金属栅极表面进行保护。
进一步，所述保护层的形成方法包括在采用湿法刻蚀工艺去除第二伪栅极时，在湿法刻蚀溶液中加入表面活性剂，从而在湿法刻蚀第二伪栅极的过程中，使得表面活性剂在第一金属栅极表面吸附，形成保护层。不需要增加额外的工艺步骤，方法简单。
附图说明
图1至图10是本发明的实施例的晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的晶体管的性能有待进一步的提高。
现有技术在形成NMOS晶体管和PMOS晶体管时，通常会先形成PMOS晶晶体管的金属栅极，然后再通过后栅工艺形成NMOS晶体管的金属栅极。在去除NMOS区域的伪栅结构的过程中，通常采用湿法刻蚀工艺，所述湿法刻蚀溶液容易与PMOS晶体管的金属栅极表面发生反应，导致所述金属栅极表面产生损伤，影响形成的PMOS晶体管的性能。
本发明的实施例中，提出一种晶体管的形成方法，在第一区域形成第一金属栅极之后，在第一金属栅极表面形成保护层，然后再去除第二区域的第二伪栅极，形成第二金属栅极，从而避免对PMOS晶体管的第一金属栅极造成损伤，从而可以提高形成的晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底100包括第一区域I和第二区域II。
所述半导体衬底100可以是硅或者绝缘体上硅(SOI)，所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施中所述半导体衬底100的材料为体硅。所述第二区域II和第一区域I上后续分别形成NMOS晶体管和PMOS晶体管。
所述半导体衬底100内还形成有浅沟槽隔离结构101。所述浅沟槽隔离结构包括位于沟槽表面的垫氧化层和位于所述垫氧化层表面，填充满沟槽的隔离层，所述隔离层的材料可以是氧化硅。
本实施例中，所述第二区域II和第一区域I之间通过浅沟槽隔离结构101隔离。
请参考图2，在所述半导体衬底100表面形成伪栅材料层103。
所述伪栅材料层103用于形成第一伪栅极和第二伪栅极。所述伪栅材料层103的材料为多晶硅，可以采用化学气相沉积工艺、等离子体增强化学气相沉积工艺等沉积工艺形成所述伪栅材料层103。
本实施例中，在形成所述伪栅材料层103之前，在所述半导体衬底100表面先形成伪栅介质材料层102，所述伪栅介质材料层102用于形成第一伪栅介质层和第二伪栅介质层。本实施例中，所述伪栅材料层103的材料为氧化硅。可以采用化学气相沉积工艺、原子层沉积工艺或氧化工艺形成所述伪栅介质材料层102。
请参考图3，刻蚀所述伪栅材料层103(请参考图2)，在所述第一区域I上形成第一伪栅极103a，在所述第二区域II上形成第二伪栅极103b。
本实施例中，刻蚀所述伪栅材料层103形成第一伪栅极103a和第二伪栅极103b之后，继续刻蚀所述伪栅介质材料层102，形成位于第一区域I上的半导体衬底100与第一伪栅极103a之间的第一伪栅介质层102a、位于第二区域II上的半导体衬底100与第二伪栅极103b之间的第二伪栅介质层102b。
请参考4，在所述第一伪栅介质层102a和第一伪栅极103a侧壁表面形成侧墙200，在所述第二伪栅介质层102b和第二伪栅极103b侧壁表面形成侧墙200；然后在所述第一伪栅极103a两侧的第一区域I内形成第一源漏极201，在第二伪栅极103b两侧的第二区域II内形成第二源漏极202。
所述侧墙200的材料可以为氮化硅、氧化硅或氮化硅与氧化硅的叠层结构。
形成所述侧墙200之后，以所述第一伪栅极103a及其两侧的侧墙200为掩膜，对所述第一伪栅极103a两侧的半导体衬底100的第一区域I内进行P型离子注入，并进行退火处理，形成第一源漏极201；以所述第二伪栅极103b及其两侧的侧墙200为掩膜，对所述第二伪栅极103b两侧的半导体衬底100的第二区域II进行N型离子注入，并进行退火处理，形成第二源漏极202。
后续在所述第一区域I上形成P型晶体管，在所述第二区域II上形成N型晶体管。
请参考5，在所述半导体衬底100表面形成介质层300，所述介质层300的表面与第一伪栅极103a、第二伪栅极103b的表面齐平。
所述介质层300的材料为氧化硅、掺磷氧化硅、掺硼氧化硅等介质材料，也可以为低K介质材料或超低K介质材料，例如无定形碳、含硅气凝胶等。可以采用化学气相沉积工艺形成所述介质层300。
本实施例中，在所述半导体衬底100上形成介质材料之后，对所述介质材料进行平坦化，形成介质层300，使所述介质层300的表面与第一伪栅极103a、第二伪栅极103b的顶部表面齐平。
请参考6，去除所述第一伪栅极103a，在所述第一区域I上形成第一凹槽201。
本实施例中，采用干法刻蚀工艺去除所述第一伪栅极103a，具体的，在本发明的一个实施例中，所述干法刻蚀工艺采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。
在本发明的一个实施例中，刻蚀去除第一伪栅极103a的工艺参数为：刻蚀气体为HBr、O2和Cl2，还向刻蚀腔室内通入He，刻蚀腔室压强为2毫托至50毫托，刻蚀的源功率为200瓦至2000瓦，刻蚀加偏压功率为10瓦至100瓦，HBr流量为50sccm至500sccm，O2流量为2sccm至20sccm，Cl2流量为10sccm至300sccm，He流量为50sccm至500sccm。
在本发明的其他实施例中，也可以采用湿法刻蚀工艺去除所述第一伪栅极103a，所述湿法刻蚀工艺采用的刻蚀溶液可以是四甲基氢氧化氨(TMAH)溶液。
本实施例中，所述第一伪栅极103a与半导体衬底100之间具有第一伪栅介质层102a，在去除所述第一伪栅极103a后，继续刻蚀所述第一伪栅介质层102a至半导体衬底100表面，形成所述第一凹槽201。可以采用湿法刻蚀工艺去除所述第一伪栅介质层102a，所述湿法刻蚀工艺采用的刻蚀溶液可以是HF溶液。
在形成所述第一凹槽201之后，还可以对所述第一凹槽201内壁表面进行清洗，以去除刻蚀残留的杂质，可以采用去离子水进行清洗。
请参考7，形成填充满所述第一凹槽201(请参考图6)的第一金属栅极301。
所述第一金属栅极301的材料包括铝、铜、银、铂、钨或氮化钨等金属材料。本实施例中，所述第一金属栅极301的材料为铝。
本实施例中，还包括在第一凹槽201的内壁表面形成第一栅介质层303，位于第一栅介质层303表面的第一功函数层302，所述第一金属栅极301位于第一功函数层302表面。
所述第一栅介质层303、第一功函数层302和第一金属栅极301的形成方法包括：在所述第一凹槽201内壁表面以及介质层300、第二伪栅极103b表面依次形成第一栅介质材料层、第一功函数材料层和位于所述第一功函数材料层表面的第一栅极材料层，所述第一栅极材料层填充满第一凹槽201，然后以所述介质层300为停止层，对所述第一栅介质材料层、第一功函数材料层和第一栅极材料层进行平坦化，形成所述第一栅介质层303、第一功函数层302和第一金属栅极301。
可以采用化学气相沉积工艺、原子层沉积工艺或射频物理气相沉积工艺形成所述第一栅介质材料层、第一功函数材料层和第一栅极材料层。所述第一栅介质材料层的材料可以是氧化铪、氧化锆、硅氧化铪或氧化铝等高K介质材料。所述第一功函数材料层的材料可以是氮化钛或氮化钽等。
请参考8，在所述第一金属栅极301表面形成保护层400，所述保护层400由表面活性剂分子吸附构成。
为了避免在后续去除第二区域II上的第二伪栅极103b的过程中，所述第一金属栅极301受到损伤，在所述第一金属栅极301表面形成保护层400。
本实施例中，形成所述保护层400的方法包括：将所述第一金属栅极301表面浸没与表面活性剂溶液内。一段时间后，表面活性剂分子会在第一金属栅极301表面吸附，形成保护层400。
表面活性剂的分子结构具有两亲性，一端为亲水基团，另一端为疏水基团。亲水基团在第一金属栅极301表面吸附，而疏水基团则悬空，在所述第一金属栅极301表面形成疏水性表面，可以在后续的工艺中，隔绝其他液体，对所述第一金属栅极301表面进行保护。
所述表面活性剂可以是阴离子表面活性剂。本实施例中，所述表面活性剂为十二烷基苯磺酸钠(LAS)，在本发明的其他实施例中，所述表面活性剂还可以是乙氧基化烷基硫酸钠或乙氧基化脂肪酸甲酯磺酸钠等其他表面活性剂。
所述表面活性剂溶液内的表面活性剂浓度若太低，则无法在第一金属栅极301表面形成完整的保护层，不能对所述第一金属栅极301表面起到足够的保护作用；而浓度过大则会造成浪费。
本实施例中，所述表面活性剂溶液内的表面活性剂的质量浓度为2％～8％，可以是4％或6％；并且将所述第一金属栅极301的表面浸没在所述表面活性剂溶液中20s～100s，可以是40s、60s或80s，使得有足够的时间在所述第一金属栅极301表面形成完整的保护层。
请参考9，去除所述第二伪栅极103b，在第二区域II上形成第二凹槽202。
本实施例中，采用湿法刻蚀工艺去除所述第二伪栅极103b，所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化氨(TMAH)溶液。
四甲基氢氧化氨溶液对金属具有一定的氧化作用，在去除所述第二伪栅极103b的过程中，会对第一金属栅极301表面产生氧化作用。由于所述第一金属栅极301表面的保护层400存在，所述保护层400能够隔绝四甲基氢氧化氨溶液，从而避免所述四甲基氢氧化氨溶液使第一金属栅极301表面氧化，对第一金属栅极301表面起到保护作用。
在本发明的其他实施例中，也可以在所述湿法刻蚀溶液中加入所述表面活性剂，从而在对第二伪栅极103b进行刻蚀的同时，刻蚀溶液内的表面活性剂可以同时在第一金属栅极301表面吸附，从而确保保护层400的完整性。
在本发明的其他实施例中，还可以不通过表面活性剂溶液在第一金属栅极301表面形成所述保护层400，而仅在刻蚀第二伪栅极103b时，在湿法刻蚀溶液内加入所述表面活性剂，从而在湿法刻蚀第二伪栅极103b的过程中，使得表面活性剂在第一金属栅极301表面吸附，形成保护层400。为了确保形成完整的保护层，所述湿法刻蚀溶液内的表面活性剂的质量浓度为2％～8％，可以是4％或6％。
本实施例中，在去除所述第二伪栅极103b之后，继续刻蚀所述第二伪栅介质层102b至半导体衬底100表面，形成第二凹槽202。
在形成所述第二凹槽202之后，还可以对所述第二凹槽202内壁表面进行清洗，以去除刻蚀后残留的杂质，提高后续在第二凹槽202内形成的第二金属栅极的质量。
本实施例中，对所述第二凹槽202可以进行湿法清洗，所述湿法清洗采用去离子水作为清洗溶液。本实施例中，还可以在所述湿法清洗溶液内加入表面活性剂，进一步对第一金属栅极301表面进行保护。所述清洗溶液内的表面活性剂的质量浓度可以是2％～8％，可以是4％或6％。
请参考10，形成填充满所述第二凹槽202(请参考图9)的第二金属栅极304。
所述第二金属栅极304的材料包括铝、铜、银、铂、钨或氮化钨等金属材料。本实施例中，所述第二金属栅极304的材料为铝。
本实施例中，还包括在第二凹槽202的内壁表面形成第二栅介质层306，位于第二栅介质层305表面的第二功函数层305，所述第二金属栅极304位于第二功函数层305表面。
所述第二栅介质层306、第二功函数层305和第二金属栅极304的形成方法包括：在所述第二凹槽202内壁表面以及介质层300、第一金属栅极301表面依次形成第二栅介质材料层、第二功函数材料层和位于所述第二功函数材料层表面的第二栅极材料层，所述第二栅极材料层填充满第二凹槽202，然后以所述介质层300为停止层，对所述第二栅介质材料层、第二功函数材料层和第二栅极材料层进行平坦化，形成所述第二栅介质层306、第二功函数层305和第二金属栅极304。在进行平坦化的过程中，所述第一金属栅极301表面的保护层也被去除。
可以采用化学气相沉积工艺、原子层沉积工艺或射频物理气相沉积工艺形成所述第二栅介质材料层、第二功函数材料层和第二栅极材料层。所述第二栅介质材料层的材料可以是氧化铪、氧化锆、硅氧化铪或氧化铝等高K介质材料。
本发明的实施例中，在形成第二区域II上的第二伪栅极，形成第二金属栅极的过程中，由于第一区域I上的第一金属栅极表面形成了保护层，从而可以避免所述第一金属栅极受到损伤，从而可以提高形成的晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第二区域和第一区域，所述第一区域上形成有第一金属栅极，所述第二区域上形成有第二伪栅极，所述半导体衬底表面还具有介质层，所述介质层表面与第一金属栅极、第二伪栅极表面齐平；
在第一金属栅极表面形成保护层，所述保护层由表面活性剂分子吸附构成，其中，形成所述保护层的方法包括：将所述第一金属栅极表面浸没在表面活性剂溶液内，所述表面活性剂溶液内的表面活性剂的质量浓度为2％～8％；
去除所述第二伪栅极，在第二区域上形成第二凹槽；
形成填充满所述第二凹槽的第二金属栅极。
2.根据权利要求1所述的晶体管的形成方法，其特征在于，所述表面活性剂为阴离子表面活性剂。
3.根据权利要求1所述的晶体管的形成方法，其特征在于，所述表面活性剂包括十二烷基苯磺酸钠、乙氧基化烷基硫酸钠或乙氧基化脂肪酸甲酯磺酸钠。
4.根据权利要求1所述的晶体管的形成方法，其特征在于，将所述第一金属栅极表面浸没在表面活性剂溶液中20s～100s。
5.根据权利要求1所述的晶体管的形成方法，其特征在于，采用湿法刻蚀工艺去除所述第二伪栅极。
6.根据权利要求5所述的晶体管的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液。
7.根据权利要求5所述的晶体管的形成方法，其特征在于，在第一金属栅极表面形成保护层的方法包括：在湿法刻蚀溶液内加入所述表面活性剂。
8.根据权利要求7所述的晶体管的形成方法，其特征在于，所述湿法刻蚀溶液内的表面活性剂的质量浓度为2％～8％。
9.根据权利要求1或7所述的晶体管的形成方法，其特征在于，还包括：在形成第二金属栅极之前，对所述第二凹槽进行湿法清洗。
10.根据权利要求9所述的晶体管的形成方法，其特征在于，所述湿法清洗采用去离子水作为清洗溶液。
11.根据权利要求10所述的晶体管的形成方法，其特征在于，在第一金属栅极表面形成保护层的方法包括：在湿法清洗溶液内加入所述表面活性剂。
12.根据权利要求11所述的晶体管的形成方法，其特征在于，所述湿法清洗溶液内的表面活性剂的质量浓度为2％～8％。
13.根据权利要求1所述的晶体管的形成方法，其特征在于，形成所述第一金属栅极、第二伪栅极以及介质层的方法包括：在所述半导体衬底表面形成伪栅材料层；刻蚀所述伪栅材料层，在所述第一区域上形成第一伪栅极，在所述第二区域上形成第二伪栅极；在所述半导体衬底上形成介质材料层，对所述介质材料层进行平坦化，形成介质层，使所述介质层的表面与所述第一伪栅极、第二伪栅极的表面齐平；去除所述第一伪栅极，在所述第一区域上形成第一凹槽；形成填充满所述第一凹槽的第一金属栅极。
14.根据权利要求13所述的晶体管的形成方法，其特征在于，所述第一金属栅极的材料为Al、第二金属栅极的材料为Al。
15.根据权利要求13所述的晶体管的形成方法，其特征在于，所述第一伪栅极和第二伪栅极的材料为多晶硅。
16.根据权利要求13所述的晶体管的形成方法，其特征在于，在形成第一金属栅极之前，在所述第一凹槽内壁表面形成第一栅介质层；在形成第二金属栅极之前，在第二凹槽内壁表面形成第二栅介质层。
CN201510904215.0A 2015-12-09 2015-12-09 晶体管的形成方法 Active CN106856192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510904215.0A CN106856192B (zh) 2015-12-09 2015-12-09 晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510904215.0A CN106856192B (zh) 2015-12-09 2015-12-09 晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN106856192A CN106856192A (zh) 2017-06-16
CN106856192B true CN106856192B (zh) 2020-02-07

Family

ID=59132078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510904215.0A Active CN106856192B (zh) 2015-12-09 2015-12-09 晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN106856192B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392215A (zh) * 1998-12-28 2003-01-22 日立化成工业株式会社 金属研磨液材料、金属研磨液、其制造方法及使用它的研磨方法
CN102420185A (zh) * 2010-09-25 2012-04-18 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法
CN102971835A (zh) * 2010-06-30 2013-03-13 中央硝子株式会社 保护膜形成用化学溶液以及晶片表面的清洗方法
CN104124169A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法、cmos晶体管及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336688B (zh) * 2014-05-28 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392215A (zh) * 1998-12-28 2003-01-22 日立化成工业株式会社 金属研磨液材料、金属研磨液、其制造方法及使用它的研磨方法
CN102971835A (zh) * 2010-06-30 2013-03-13 中央硝子株式会社 保护膜形成用化学溶液以及晶片表面的清洗方法
CN102420185A (zh) * 2010-09-25 2012-04-18 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法
CN104124169A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法、cmos晶体管及其形成方法

Also Published As

Publication number Publication date
CN106856192A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
US10541238B2 (en) FinFET and fabrication method thereof
CN107919327B (zh) 半导体结构及其形成方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN105336688B (zh) 半导体结构的形成方法
CN104810368A (zh) Cmos晶体管及其形成方法
CN104517901B (zh) Cmos晶体管的形成方法
CN107481933B (zh) 半导体结构及其制造方法
CN104217935B (zh) 晶体管的形成方法
TW201725612A (zh) 半導體元件及其形成方法
CN105990114B (zh) 半导体器件的形成方法
US20170221723A1 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN109148296B (zh) 半导体结构及其形成方法
CN106935503A (zh) 半导体器件的形成方法
CN104253047B (zh) 晶体管的形成方法
CN107785265B (zh) 半导体器件的形成方法
CN105590861B (zh) 晶体管的制造方法
CN103066011B (zh) 一种半导体器件的制造方法
CN105826364B (zh) 晶体管及其形成方法
CN104425360A (zh) 导电插塞的形成方法
CN110634742B (zh) 半导体器件及其形成方法
CN106856192B (zh) 晶体管的形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN107591327B (zh) 鳍式场效应管的形成方法
CN105826256B (zh) Cmos晶体管的形成方法
CN103456692B (zh) 互补型金属氧化物半导体管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant