CN113903808A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113903808A CN113903808A CN202010641667.5A CN202010641667A CN113903808A CN 113903808 A CN113903808 A CN 113903808A CN 202010641667 A CN202010641667 A CN 202010641667A CN 113903808 A CN113903808 A CN 113903808A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- gate
- isolation
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 155
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000002955 isolation Methods 0.000 claims abstract description 215
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000000463 material Substances 0.000 claims description 134
- 230000008569 process Effects 0.000 claims description 95
- 238000005530 etching Methods 0.000 claims description 52
- 230000004888 barrier function Effects 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- 125000006850 spacer group Chemical group 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- OQPDWFJSZHWILH-UHFFFAOYSA-N [Al].[Al].[Al].[Ti] Chemical compound [Al].[Al].[Al].[Ti] OQPDWFJSZHWILH-UHFFFAOYSA-N 0.000 claims description 5
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910021324 titanium aluminide Inorganic materials 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，包括：衬底；位于衬底上的若干鳍部结构，相邻的鳍部结构之间具有隔离结构以及在隔离结构之上的隔离沟槽，鳍部结构包括若干层沿衬底表面法线方向的沟道层；位于衬底上的若干横跨相邻鳍部结构的栅极结构，栅极结构包围沟道层；位于衬底上的介质层；位于隔离沟槽内的第二隔离层，栅极结构覆盖第二隔离层的部分侧壁和顶部表面，且第二隔离层与相邻的鳍部结构之间具有间隙。通过位于隔离沟槽内的第二隔离层，栅极结构覆盖第二隔离层的部分侧壁和顶部表面，且第二隔离层与相邻的鳍部结构之间具有间隙。使得栅极结构能够四面全包围沟道层，进而增大栅极结构包围沟道层所形成的沟道区面积，有效提升最终半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)是现代集成电路中最重要的元件之一，MOSFET的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOSFET对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的MOSFET相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
随着半导体技术的进一步发展，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种(gate all around，GAA)结构的MOSFET，使得用于作为沟道区的体积增加，进一步的增大了GAA结构MOSFET的工作电流。
然而，现有技术中的Forksheet结构MOSFET的电学性能相比于GAA的器件结构，由于Forksheet结构并不是全包围结构，因此其性能仍有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，既能够达到GAA器件的全包围结构，又拥有Forksheet结构的电介质墙结构，有效提升最终形成的半导体结构的性能和整体芯片的微缩能力。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成若干沿平行于所述衬底表面方向的鳍部结构，相邻的所述鳍部结构之间具有隔离结构以及在所述隔离结构之上的隔离沟槽，所述鳍部结构包括若干层沿所述衬底表面法线方向交替重叠的牺牲层和沟道层；在所述鳍部结构的侧壁和顶部表面形成伪栅介质层；在至少一个隔离沟槽内的鳍部结构侧壁形成初始第一隔离层；在所述初始第一隔离层表面形成填充满所述隔离沟槽的第二隔离层；在形成所述第二隔离层之后，在所述衬底上形成伪栅材料膜，所述伪栅材料膜覆盖所述初始第一隔离层、第二隔离层以及伪栅介质层的表面；刻蚀部分所述伪栅材料膜和部分所述初始第一隔离层，形成所述伪栅层和所述第一隔离层，所述伪栅层横跨所述鳍部结构，且所述伪栅层覆盖所述第一隔离层的全部顶部表面；在所述衬底上和鳍部结构上形成介质层，所述介质层位于所述伪栅层侧壁且暴露出所述伪栅层的顶部表面；去除所述伪栅层、第一隔离层和伪栅介质层，在所述介质层内、以及所述鳍部结构和所述第二隔离层之间形成栅极开口；去除所述栅极开口暴露出的牺牲层，在相邻的所述沟道层之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层。
可选的，所述初始第一隔离层和所述伪栅层的材料相同。
可选的，所述初始第一隔离层和所述第二隔离层的形成方法包括：在所述衬底上和所述伪栅介质层的表面形成第一隔离材料层；回刻蚀所述第一隔离材料层，直至暴露出所述伪栅介质层的顶部表面为止，形成所述初始第一隔离层；在所述衬底上、所述初始第一隔离层的侧壁和顶部表面、以及所述伪栅介质层的顶部表面形成第二隔离材料层，所述第二隔离材料层填充满所述隔离沟槽；回刻蚀所述第二隔离材料层，直至暴露出所述初始第一隔离层和所述伪栅介质层的顶部表面为止，形成所述第二隔离层。
可选的，所述第一隔离材料层的形成工艺包括：原子层沉积工艺或化学气相沉积工艺；所述第二隔离材料层的形成工艺包括：原子层沉积工艺、化学气相沉积工艺或旋涂工艺。
可选的，所述初始第一隔离层的材料与所述第二隔离层的材料不同。
可选的，所述第二隔离层的材料包括：氮化硅、碳化硅、氧化硅、碳氧化硅、氧化铝、旋涂氧化硅、氮氧化硅和氮化铝中的一种或多种组合。
可选的，在形成所述介质层之前，还包括：在所述伪栅层侧壁和暴露出的所述第一隔离层的侧壁形成侧墙。
可选的，刻蚀部分所述伪栅材料膜和部分所述初始第一隔离层，形成所述伪栅层和所述第一隔离层的方法包括：在所述伪栅材料膜上形成第一图形化层，所述第一图形化层暴露出所述伪栅材料膜的部分顶部表面；以所述第一图形化层为掩膜刻蚀所述伪栅材料膜和所述初始第一隔离层，形成所述伪栅层和所述第一隔离层。
可选的，刻蚀部分所述伪栅材料膜和部分所述初始第一隔离层的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或多种组合。
可选的，所述第一隔离层的厚度为2nm～15nm；所述第二隔离层的厚度为5nm～15nm，所述厚度方向为所述栅极层延伸的方向。
可选的，所述鳍部结构的形成方法包括：在所述衬底上形成鳍部材料膜，所述鳍部材料膜包括若干层沿所述衬底表面法线方向重叠的牺牲材料膜、以及位于相邻两层牺牲材料膜之间的沟道材料膜；在所述鳍部材料膜上形成第二图形化层；以所述第二图形化层为掩膜刻蚀所述鳍部材料膜，直至暴露出所述衬底顶部表面为止，形成鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的所述沟道层。
可选的，所述牺牲层和所述沟道层的材料不同。
可选的，所述牺牲层的材料包括：硅锗、硅或锗；所述沟道层的材料包括：硅锗、硅或锗。
可选的，在形成所述伪栅层之后，且在形成所述介质层之前，还包括：以所述伪栅层和所述侧墙为掩膜刻蚀所述鳍部结构，在所述鳍部结构内形成源漏凹槽；刻蚀所述源漏凹槽暴露出所述牺牲层，在相邻的所述沟道层之间形成鳍部凹槽。
可选的，在形成所述鳍部凹槽之后，还包括：在所述鳍部凹槽内形成阻挡层。
可选的，所述阻挡层的形成方法包括：在所述源漏凹槽侧壁与底部表面、以及所述伪栅层的顶部表面形成第一初始阻挡层；回刻蚀第一初始阻挡层，直至暴露出所述源漏凹槽底部表面与所述伪栅层顶部表面为止，形成第二初始阻挡层；回刻蚀所述第二初始阻挡层，直至暴露出所述沟道层侧壁为止，形成所述阻挡层。
可选的，所述阻挡层的材料包括：氮化硅、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种组合。
可选的，形成所述第一初始阻挡层的工艺包括：物理气相沉积工艺或化学气相沉积工艺。
可选的，回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺包括：湿法刻蚀工艺或干法刻蚀工艺。
可选的，在形成所述阻挡层之后，还包括：在所述源漏凹槽内形成源漏掺杂层，所述源漏掺杂层内具有源漏离子。
可选的，所述源漏掺杂层的形成工艺包括外延生长工艺；在所述源漏掺杂层内掺杂所述源漏离子的工艺包括原位掺杂工艺。
可选的，所述栅极结构包括：位于所述沟道层表面、所述第二隔离层表面、以及所述隔离结构表面的栅介质层、以及位于所述栅介质层表面的栅极层。
可选的，所述栅极层的材料包括金属；所述金属的材料包括：氮化钛、氮化钽、铝化钛、钨、钴、氮化钛硅、铝、钛和钽中的一种或多种组合。
可选的，所述栅极结构的形成方法包括：在所述栅极开口和所述栅极槽内形成初始栅极结构，所述初始栅极结构覆盖部分所述第二隔离层；对所述初始栅极结构进行平坦化处理，形成所述栅极结构。
相应的，本发明还提供了一种半导体结构，包括：衬底；位于所述衬底上的若干沿平行于所述衬底表面方向的鳍部结构，相邻的所述鳍部结构之间具有隔离结构以及在所述隔离结构之上的隔离沟槽，所述鳍部结构包括若干层沿所述衬底表面法线方向相隔一定距离排布的沟道层；位于所述衬底上的若干横跨相邻所述鳍部结构的栅极结构，所述栅极结构包围所述沟道层；位于所述衬底上的介质层，所述介质层位于所述栅极结构侧壁且暴露出所述栅极结构的顶部表面；位于所述隔离沟槽内的第二隔离层，所述栅极结构覆盖所述第二隔离层的部分侧壁和顶部表面，且所述第二隔离层与相邻的所述鳍部结构之间具有间隙。
可选的，所述第二隔离层的材料包括：氮化硅、碳化硅、氧化硅、碳氧化硅、氧化铝、旋涂氧化硅、氮氧化硅和氮化铝中的一种或多种组合。
可选的，所述第二隔离层的厚度为5nm～15nm，所述厚度方向为所述栅极结构延伸的方向。
可选的，还包括：位于相邻的所述沟道层之间的阻挡层。
可选的，所述阻挡层的材料包括：氮化硅、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种组合。
可选的，还包括：位于所述栅极结构两侧鳍部结构内的源漏掺杂层，所述源漏掺杂层内具有源漏离子。
可选的，所述栅极结构包括：栅介质层和栅极层。
可选的，所述栅极层的材料包括金属；所述金属的材料包括：氮化钛、氮化钽、铝化钛、钨、钴、氮化钛硅、铝、钛和钽中的一种或多种组合。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的形成方法中，通过先在隔离沟槽内形成初始第一隔离层和第二隔离层，以及在所述衬底上形成伪栅层，在所述伪栅层形成之后，去除第一隔离层，使得第二隔离层分别与相邻的所述鳍部结构之间形成一定的间隙，在后续进行牺牲层去除的过程中，能够同时从所述牺牲层的两侧侧壁同时进行，既能够有效提升刻蚀去除的效率，同时还能够保证对所述牺牲层的去除完全；在后续进行栅极结构的形成过程中，能够同时从所述栅极槽的两侧同时进行沉积形成，既能够有效提升所述栅极结构的形成效率，同时还能提升形成后的栅极结构的致密性，另外形成的所述栅极结构能够四面全包围沟道层，使得所述栅极结构包围所述沟道层所形成的沟道区面积增大，有效提升最终半导体结构的性能。
另外，通过刻蚀部分所述伪栅材料膜和部分所述初始第一隔离层，形成所述伪栅层和所述第一隔离层，所述伪栅层覆盖所述第一隔离层的全部顶部表面，使得后续形成的侧墙能够形成在所述第一隔离层的侧壁，在后续形成栅极结构时，通过所述侧墙能够有效的防止相邻的栅极结构短接。
本发明的技术方案的结构中，通过位于所述隔离沟槽内的第二隔离层，所述栅极结构覆盖所述第二隔离层的部分侧壁和顶部表面，且所述第二隔离层与相邻的所述鳍部结构之间具有间隙。使得所述栅极结构能够四面全包围沟道层，进而增大所述栅极结构包围所述沟道层所形成的沟道区面积，有效提升最终半导体结构的性能。
附图说明
图1至图5是一种半导体结构的结构示意图；
图6至图25是本发明半导体结构的形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中GAA结构MOSFET的电学性能仍有待提升。以下将结合附图进行具体说明。
请参考图1和图2，图2是图1中沿A-A线截面示意图，提供衬底100；在所述衬底100上形成若干沿第一方向X平行排布的鳍部结构101，相邻的所述鳍部结构101之间具有隔离沟槽(未标示)，所述鳍部结构101包括若干层沿所述衬底100表面法线方向重叠的牺牲层103、以及位于相邻两层所述牺牲层103之间的沟道层104；在所述隔离沟槽内形成隔离层102，所述隔离层102填充满所述隔离沟槽。
请参考图3和图4，图4是图3中沿B-B线截面示意图，在所述衬底100上形成若干横跨相邻所述鳍部结构101的伪栅层105，所述伪栅层105沿第二方向Y延伸，所述第一方向X和所述第二方向Y相垂直。所述伪栅层105覆盖所述鳍部结构101的部分侧壁和顶部表面、以及所述隔离层102的部分顶部表面。
在上述实施例中，形成的所述隔离层102覆盖所述牺牲层103的一侧侧壁，在后续的制程中，需要将所述牺牲层103和所述伪栅层105进行刻蚀去除，形成栅极槽和栅极开口。然而，由于所述牺牲层103的一侧侧壁被所述隔离层102覆盖，因此在去除所述牺牲层103的过程中，只能从所述牺牲层103的另一侧侧壁进行刻蚀去除，这样不但会影响刻蚀效率，而且还会造成所述牺牲层103的去除不完全；另外在形成所述栅极槽之后，需要在所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层104。然而，由于所述栅极槽的一侧被所述隔离层102覆盖遮挡，因此在形成所述栅极结构的过程中，所述栅极结构的形成只能由所述栅极槽的另一侧进行，这样不但会影响形成效率，而且还会使得最终形成的栅极结构致密性不高。另外形成的所述栅极结构只能三面包围所述沟道层104(如图5所示)，使得所述栅极结构包围所述沟道层104所形成的沟道区面积减小，进而影响最终形成的半导体结构的性能。
在此基础上，本发明提供一种半导体结构及其形成方法，通过先在隔离沟槽内形成第一隔离层和第二隔离层，以及在所述衬底上形成伪栅层，在所述伪栅层形成之后，去除第一隔离层，使得第二隔离层分别与相邻的所述鳍部结构之间形成一定的间隙，在后续进行牺牲层去除的过程中，能够同时从所述牺牲层的两侧侧壁同时进行，既能够有效提升刻蚀去除的效率，同时还能够保证对所述牺牲层的去除完全；在后续进行栅极结构的形成过程中，能够同时从所述栅极槽的两侧同时进行沉积形成，既能够有效提升所述栅极结构的形成效率，同时还能提升形成后的栅极结构的致密性，另外形成的所述栅极结构能够四面全包围沟道层，使得所述栅极结构包围所述沟道层所形成的沟道区面积增大，有效提升最终半导体结构的性能；另外，所述第一隔离层的材料与所述伪栅层的伪栅层材料相同，在形成所述伪栅层的过程中，能够去除部分所述第一隔离层，使得后续形成的侧墙能够形成在所述第一隔离层的侧壁，在后续形成栅极结构时，通过所述侧墙能够有效的防止相邻的栅极结构短接。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图6至图25是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图6和图7，图7是图6中沿C-C线截面示意图，提供衬底200。
所述衬底200的材料可以采用硅或锗硅；在本实施例中，所述衬底200采用的材料为硅。
请继续参考图6和图7，在所述衬底200上形成若干沿平行于所述衬底200表面方向的鳍部结构，相邻的所述鳍部结构之间具有隔离沟槽201，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层202之间的沟道层203。
在本实施例中，所述鳍部结构的数量为两个；所述牺牲层202的层数为三层；所述沟道层203的层数也为三层。
在本实施例中，所述鳍部结构的形成方法包括：在所述衬底200上形成鳍部材料膜(未图示)，所述鳍部材料膜包括若干层沿所述衬底200表面法线方向重叠的牺牲材料膜、以及位于相邻两层牺牲材料膜之间的沟道材料膜；在所述鳍部材料膜上形成第二图形化层(未图示)；以所述第二图形化层为掩膜刻蚀所述鳍部材料膜，直至暴露出所述衬底200顶部表面为止，形成鳍部结构，所述鳍部结构包括若干层沿所述衬底200表面法线方向重叠的牺牲层202、以及位于相邻两层所述牺牲层202之间的所述沟道层203。
在本实施例中，所述牺牲层202和所述沟道层203的材料不同。其目的是在后续形成栅极结构时，需要将所述牺牲层202去除，因此通过采用不同材料的所述牺牲层202和所述沟道层203具有较大的刻蚀选择比，减小在去除所述牺牲层202的过程中对所述沟道层203的损伤。
在本实施例中，所述牺牲层202的材料为硅锗；所述沟道层203的材料为硅。在其他实施例中，所述牺牲层的材料还可以为锗或硅；所述沟道层203的材料还可以为锗或硅锗
请参考图8，图8的视图方向与图7一致，在形成所述鳍部结构之后，在所述衬底200上形成隔离结构204，所述隔离结构204的顶部表面低于所述衬底200的顶部表面。
所述隔离结构204的材料包括氧化硅或氮化硅。在本实施例中，所述隔离结构204的材料采用氮化硅。
请参考图9，在形成所述隔离结构204之后，在所述鳍部结构的侧壁和顶部表面形成伪栅介质层205。
在本实施例中，所述伪栅介质层205的材料采用氧化硅、在其他实施例中，所述伪栅介质层的材料还可以采用氮氧化硅或氮化硅。
在形成所述伪栅介质层205之后，还包括：在至少一个隔离沟槽201内的鳍部结构侧壁形成初始第一隔离层；在所述初始第一隔离层表面形成填充满所述隔离沟槽的第二隔离层。所述第一隔离层和所述第二隔离层的形成过程具体请参考图10至图12。
请参考图10，在所述衬底200上和所述伪栅介质层205的表面形成第一隔离材料层(未图示)；回刻蚀所述第一隔离材料层，直至暴露出所述伪栅介质层205的顶部表面为止，形成所述初始第一隔离层206。
在本实施例中，所述第一隔离材料层的形成工艺采用原子层沉积工艺。
请参考图11，在所述衬底200上、所述初始第一隔离层206的侧壁和顶部表面、以及所述伪栅介质层205的顶部表面形成第二隔离材料层207，所述第二隔离材料层207填充满所述隔离沟槽201。
在本实施例中，所述第二隔离材料层207的形成工艺采用原子层沉积工艺。
请参考图12，回刻蚀所述第二隔离材料层207，直至暴露出所述第一隔离层206和所述伪栅介质层205的顶部表面为止，形成第二隔离层208。
在本实施例中，所述初始第一隔离层206的材料与所述第二隔离层208的材料不同。其目的是在后续的制程中需要将所述初始第一隔离层206去除，因此通过采用不同材料的所述初始第一隔离层206和所述第二隔离层208具有较大的刻蚀选择比，减小在去除所述初始第一隔离层206的过程中对所述第二隔离层208的损伤。
在本实施例中，所述第二隔离层208的材料采用氮化硅；在其他实施例中，所述第二隔离层的材料还可以采用碳化硅、氧化硅、碳氧化硅、氧化铝、旋涂氧化硅、氮氧化硅和氮化铝中的一种或多种组合。
在本实施例中，所述第二隔离层208的厚度为5nm～15nm，所述厚度方向为后续形成的栅极层延伸的方向。
所述第二隔离层208的厚度为5nm～15nm，能够使得最终保留的所述第二隔离层208的厚度较大，提升所述第二隔离层208对相邻的所述鳍部结构进行隔断的效果，减小漏电问题的发生。
请参考图13和图14，图14是图13中沿D-D线截面示意图，在形成第二隔离层208之后，在所述衬底200上形成伪栅材料膜(未图示)，所述伪栅材料膜覆盖所述初始第一隔离层206、第二隔离层208以及伪栅介质层205的表面；刻蚀部分所述伪栅材料膜和部分所述初始第一隔离层206，形成所述伪栅层209和所述第一隔离层221，所述伪栅层209横跨所述鳍部结构，且所述伪栅层209覆盖所述第一隔离层221的全部顶部表面
在本实施例中，所述伪栅材料膜具体位于所述隔离结构204上。
在本实施例中，所述伪栅层209和所述初始第一隔离层206的材料相同，所述伪栅层209和所述第一隔离层221的材料采用无定型硅。
由于所述初始第一隔离层206的材料与所述伪栅层209的伪栅层材料相同，在形成所述伪栅层209的过程中，能够去除部分所述初始第一隔离层206，使得后续形成的侧墙能够形成在所述第一隔离层221的侧壁，在后续形成栅极结构时，通过所述侧墙能够有效的防止相邻的栅极结构短接。
在其他实施例中，所述伪栅层和所述第一隔离层的材料还可以不相同，但是所述伪栅层和所述第一隔离层的材料的刻蚀选择应该较小，这样在刻蚀形成所述伪栅层时才能够将所述初始第一隔离层进行部分去除。
在本实施例中，刻蚀部分所述伪栅材料膜和部分所述初始第一隔离层206，形成所述伪栅层209和所述第一隔离层221的方法包括：在所述伪栅材料膜上形成第一图形化层(未图示)，所述第一图形化层暴露出所述伪栅材料膜的部分顶部表面；以所述第一图形化层为掩膜刻蚀所述伪栅材料膜和所述初始第一隔离层206，形成所述伪栅层209和所述第一隔离层221。
刻蚀部分所述伪栅材料膜和部分所述初始第一隔离层206的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或多种组合。在本实施例中，刻蚀部分所述伪栅材料膜和部分所述初始第一隔离层206的工艺采用湿法刻蚀工艺。
在本实施例中，所述第一隔离层221的厚度为2nm～15nm。
所述第一隔离层221的厚度为2nm～15nm，在后续去除所述第一隔离层221之后，能够使得所述第二隔离层208与相邻的所述鳍部结构的侧壁之间形成的间隙较大，在后续刻蚀去除牺牲层时，能够保证刻蚀溶液能够充分的与所述牺牲层进行接触，从而提升刻蚀效率。
请参考图15，图15和图13的视图方向一致，在所述伪栅层209侧壁和暴露出的所述第一隔离层221的侧壁形成侧墙210。
在本实施例中，所述侧墙210的形成方法包括：在所述伪栅介质层205顶部表面、所述伪栅层209侧壁与顶部表面形成、以及暴露出的所述第一隔离层221的侧壁侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述伪栅介质层205和所述伪栅层209的顶部表面为止，形成所述侧墙210。
所述侧墙材料层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种组合。在本实施例中，所述侧墙材料层的形成工艺采用原子层沉积工艺。
所述侧墙210的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。在本实施例中，所述侧墙210的材料采用氮化硅。
在本实施例中，所述侧墙210用于定义后续源漏掺杂层的位置。
在形成所述伪栅层209和所述侧墙210之后，还包括：以所述伪栅层209和所述侧墙210为掩膜刻蚀所述鳍部结构，在所述鳍部结构内形成源漏凹槽；刻蚀所述源漏凹槽暴露出所述牺牲层202，在相邻的所述沟道层203之间形成鳍部凹槽。所述鳍部凹槽的具体形成过程请参考图15至图17。
请参考图16和图17，图17是图16中沿E-E线截面示意图，以所述伪栅层209和所述侧墙210为掩膜刻蚀所述鳍部结构，在所述鳍部结构内形成源漏凹槽211。
在本实施例中，所述源漏凹槽211作用为后续形成的所述源漏掺杂层提供空间。
刻蚀所述鳍部结构的工艺包括：各向异性的干法刻蚀工艺或各向异性的湿法刻蚀工艺。在本实施例中，刻蚀所述鳍部结构的工艺为各向异性的干法刻蚀工艺，所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。
请参考图18，图18和图17的视图方向一致，刻蚀所述源漏凹槽211暴露出所述牺牲层202，在相邻的所述沟道层203之间形成鳍部凹槽212。
在本实施例中，所述鳍部凹槽212的作用是为后续形成的阻挡层提供空间。
在本实施例中，去除所述源漏凹槽212侧壁暴露出的部分所述牺牲层202的工艺包括湿法刻蚀工艺。所述湿法刻蚀工艺的参数包括：所述湿法刻蚀工艺的参数包括：刻蚀溶液为HCl气体的溶液，温度为25℃～200℃，所述HCl气体的溶液的体积百分比为20％～90％。
请参考图19，在形成所述鳍部凹槽212之后，在所述鳍部凹槽212内形成阻挡层213。
在本实施例中，所述阻挡层213的形成方法包括：在所述源漏凹槽212侧壁与底部表面、以及所述伪栅层209的顶部表面形成第一初始阻挡层(未图示)；回刻蚀第一初始阻挡层，直至暴露出所述源漏凹槽212底部表面与所述伪栅层209的顶部表面为止，形成第二初始阻挡层(未图示)；回刻蚀所述第二初始阻挡层，直至暴露出所述沟道层203侧壁为止，形成所述阻挡层213。
在本实施例中，所述阻挡层213的材料采用氮化硅；在其他实施例中，所述阻挡层的材料还可以采用氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种组合。
形成所述第一初始阻挡层的工艺包括物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。在本实施例中，形成所述第一初始阻挡层的工艺采用原子层沉积工艺。
回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺包括湿法刻蚀工艺或干法刻蚀工艺。在本实施例中，回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺采用干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括CF4和CH2F2，其中CF4的流量为50sccm～500sccm，CH2F2的流量为20sccm～100sccm。
请参考图20，在形成所述阻挡层213之后，在所述源漏凹槽212内形成源漏掺杂层214，所述源漏掺杂层214内具有源漏离子。
在本实施例中，所述源漏掺杂层214的形成工艺包括外延生长工艺；在所述源漏掺杂层214内掺杂所述源漏离子的工艺包括原位掺杂工艺。
当所述半导体结构为P型器件时，所述源漏掺杂层214的材料包括：硅、锗或硅锗；所述源漏离子为P型离子，所述源漏离子包括硼离子、BF2-离子或铟离子；当所述半导体结构为N型器件时，所述源漏掺杂层214的材料包括：硅、砷化镓或铟镓砷；所述源漏离子为N型离子，所述源漏离子包括磷离子或砷离子。
请参考图21和图22，图22是图21中F-F线截面示意图，在形成所述源漏掺杂层214之后，在所述衬底200上和鳍部结构上形成介质层215，所述介质层215位于所述伪栅层209侧壁且暴露出所述伪栅层209的顶部表面。
在本实施例中，所述介质层215具体形成于所述隔离结构204上，且所述介质层215还覆盖所述源漏掺杂层214。
在本实施例中，所述介质层215的形成方法包括：在所述源漏掺杂层214与所述伪栅层209上形成初始介质层(未图示)，所述初始介质层覆盖所述伪栅层209的顶部表面和侧壁表面；平坦化所述初始介质层，直至暴露出伪栅层209的顶部表面为止，形成所述介质层215。
在本实施例中，所述介质层215的材料采用氧化硅。
请参考图23，图23和图22的视图方向一致，在形成所述介质层215之后，去除所述伪栅层209、第一隔离层221和伪栅介质层205，在所述介质层215内、以及所述鳍部结构和所述第二隔离层208之间形成栅极开口216。
通过先在隔离沟槽201内形成初始第一隔离层206和第二隔离层208，以及在所述衬底200上形成伪栅层209，在所述伪栅层209形成之后，去除第一隔离层221，使得第二隔离层208分别与相邻的所述鳍部结构之间形成一定的间隙，在后续进行牺牲层203去除的过程中，能够同时从所述牺牲层203的两侧侧壁同时进行，既能够有效提升刻蚀去除的效率，同时还能够保证对所述牺牲层203的去除完全；在后续进行栅极结构的形成过程中，能够同时从形成的栅极槽的两侧同时进行沉积形成，既能够有效提升所述栅极结构的形成效率，同时还能提升形成后的栅极结构的致密性，另外形成的所述栅极结构能够四面全包围沟道层，使得所述栅极结构包围所述沟道层所形成的沟道区面积增大，有效提升最终半导体结构的性能。
请参考图24，在去除所述伪栅介质层205之后，去除所述栅极开口216暴露出的牺牲层202，在相邻的所述沟道层203之间形成栅极槽217。
在本实施例中，去除所述牺牲层202的工艺采用湿法刻蚀工艺。
请参考图25，在所述栅极开口216和所述栅极槽217内形成栅极结构，所述栅极结构包围所述沟道层203。
在本实施例中，所述栅极结构的形成方法包括：在所述栅极开口216和所述栅极槽217内形成初始栅极结构，所述初始栅极结构覆盖部分所述第二隔离层208；对所述初始栅极结构进行平坦化处理，形成所述栅极结构。
在本实施例中，所述栅极结构包括：位于所述沟道层203表面、所述第二隔离层208表面、以及所述隔离结构204表面的栅介质层219、以及位于栅介质层219表面的栅极层220。
在本实施例中，所述栅介质层219的材料采用氧化铪与氧化硅的组合；在其他实施例中，所述栅介质层的材料还可以采用氧化镧、氧化锆、氧化铝、氧化铈和氧化硅中的一种或多种组合。
所述栅极层220的材料为金属，所述金属材料包括：氮化钛、氮化钽、铝化钛、钨、钴、氮化钛硅、铝、钛和钽中的一种或多种组合。在本实施例中，所述栅极层的材料采用钨。
相应的，本发明的实施例中还提供了一种半导体结构，请继续参考图25，包括：衬底200；位于所述衬底200上的若干沿平行于所述衬底200表面方向的鳍部结构，相邻的所述鳍部结构之间具有隔离结构204以及在所述隔离结构204之上的隔离沟槽201，所述鳍部结构包括若干层沿所述衬底200表面法线方向相隔一定距离排布的沟道层203；位于所述衬底200上的若干横跨相邻所述鳍部结构的栅极结构，所述栅极结构包围所述沟道层203；位于所述衬底200上的介质层215，所述介质层215位于所述栅极结构侧壁且暴露出所述栅极结构的顶部表面；位于所述隔离沟槽201内的第二隔离层208，所述栅极结构覆盖所述第二隔离层208的部分侧壁和顶部表面，且所述第二隔离层208与相邻的所述鳍部结构之间具有间隙。
通过位于所述隔离沟槽201内的第二隔离层208，所述栅极结构覆盖所述第二隔离层208的部分侧壁和顶部表面，且所述第二隔离层208与相邻的所述鳍部结构之间具有间隙。使得所述栅极结构能够四面全包围沟道层203，进而增大所述栅极结构包围所述沟道层所形成的沟道区面积，有效提升最终半导体结构的性能。
在本实施例中，所述第二隔离层208的材料包括：氮化硅、碳化硅、氧化硅、碳氧化硅、氧化铝、旋涂氧化硅、氮氧化硅和氮化铝中的一种或多种组合。
在本实施例中，所述第二隔离层208的厚度为5nm～15nm，所述厚度方向为所述栅极结构延伸的方向。
在本实施例中，还包括：位于相邻的所述沟道层203之间的阻挡层213。
在本实施例中，所述阻挡层213的材料包括：氮化硅、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种组合。
在本实施例中，还包括：位于所述栅极结构两侧鳍部结构内的源漏掺杂层214，所述源漏掺杂层214内具有源漏离子。
在本实施例中，所述栅极结构包括：栅介质层219和栅极层220。
在本实施例中，所述栅极层220的材料包括金属；所述金属的材料包括钨。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (32)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成若干沿平行于所述衬底表面方向的鳍部结构，相邻的所述鳍部结构之间具有隔离结构以及在所述隔离结构之上的隔离沟槽，所述鳍部结构包括若干层沿所述衬底表面法线方向交替重叠的牺牲层和沟道层；
在所述鳍部结构的侧壁和顶部表面形成伪栅介质层；
在至少一个隔离沟槽内的鳍部结构侧壁形成初始第一隔离层；
在所述初始第一隔离层表面形成填充满所述隔离沟槽的第二隔离层；
在形成所述第二隔离层之后，在所述衬底上形成伪栅材料膜，所述伪栅材料膜覆盖所述初始第一隔离层、第二隔离层以及伪栅介质层的表面；
刻蚀部分所述伪栅材料膜和部分所述初始第一隔离层，形成所述伪栅层和所述第一隔离层，所述伪栅层横跨所述鳍部结构，且所述伪栅层覆盖所述第一隔离层的全部顶部表面；
在所述衬底上和鳍部结构上形成介质层，所述介质层位于所述伪栅层侧壁且暴露出所述伪栅层的顶部表面；
去除所述伪栅层、第一隔离层和伪栅介质层，在所述介质层内、以及所述鳍部结构和所述第二隔离层之间形成栅极开口；
去除所述栅极开口暴露出的牺牲层，在相邻的所述沟道层之间形成栅极槽；
在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始第一隔离层和所述伪栅层的材料相同。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述初始第一隔离层和所述第二隔离层的形成方法包括：在所述衬底上和所述伪栅介质层的表面形成第一隔离材料层；回刻蚀所述第一隔离材料层，直至暴露出所述伪栅介质层的顶部表面为止，形成所述初始第一隔离层；在所述衬底上、所述初始第一隔离层的侧壁和顶部表面、以及所述伪栅介质层的顶部表面形成第二隔离材料层，所述第二隔离材料层填充满所述隔离沟槽；回刻蚀所述第二隔离材料层，直至暴露出所述初始第一隔离层和所述伪栅介质层的顶部表面为止，形成所述第二隔离层。
4.如权利要求3所述半导体结构的形成方法，其特征在于，所述第一隔离材料层的形成工艺包括：原子层沉积工艺或化学气相沉积工艺；所述第二隔离材料层的形成工艺包括：原子层沉积工艺、化学气相沉积工艺或旋涂工艺。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始第一隔离层的材料与所述第二隔离层的材料不同。
6.如权利要求5所述半导体结构的形成方法，其特征在于，所述第二隔离层的材料包括：氮化硅、碳化硅、氧化硅、碳氧化硅、氧化铝、旋涂氧化硅、氮氧化硅和氮化铝中的一种或多种组合。
7.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述介质层之前，还包括：在所述伪栅层侧壁和暴露出的所述第一隔离层的侧壁形成侧墙。
8.如权利要求1所述半导体结构的形成方法，其特征在于，刻蚀部分所述伪栅材料膜和部分所述初始第一隔离层，形成所述伪栅层和所述第一隔离层的方法包括：在所述伪栅材料膜上形成第一图形化层，所述第一图形化层暴露出所述伪栅材料膜的部分顶部表面；以所述第一图形化层为掩膜刻蚀所述伪栅材料膜和所述初始第一隔离层，形成所述伪栅层和所述第一隔离层。
9.如权利要求1所述半导体结构的形成方法，其特征在于，刻蚀部分所述伪栅材料膜和部分所述初始第一隔离层的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或多种组合。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一隔离层的厚度为2nm～15nm；所述第二隔离层的厚度为5nm～15nm，所述厚度方向为所述栅极层延伸的方向。
11.如权利要求1所述半导体结构的形成方法，其特征在于，所述鳍部结构的形成方法包括：在所述衬底上形成鳍部材料膜，所述鳍部材料膜包括若干层沿所述衬底表面法线方向重叠的牺牲材料膜、以及位于相邻两层牺牲材料膜之间的沟道材料膜；在所述鳍部材料膜上形成第二图形化层；以所述第二图形化层为掩膜刻蚀所述鳍部材料膜，直至暴露出所述衬底顶部表面为止，形成鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的所述沟道层。
12.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层和所述沟道层的材料不同。
13.如权利要求12所述半导体结构的形成方法，其特征在于，所述牺牲层的材料包括：硅锗、硅或锗；所述沟道层的材料包括：硅锗、硅或锗。
14.如权利要求7所述半导体结构的形成方法，其特征在于，在形成所述伪栅层之后，且在形成所述介质层之前，还包括：以所述伪栅层和所述侧墙为掩膜刻蚀所述鳍部结构，在所述鳍部结构内形成源漏凹槽；刻蚀所述源漏凹槽暴露出所述牺牲层，在相邻的所述沟道层之间形成鳍部凹槽。
15.如权利要求14所述半导体结构的形成方法，其特征在于，在形成所述鳍部凹槽之后，还包括：在所述鳍部凹槽内形成阻挡层。
16.如权利要求15所述半导体结构的形成方法，其特征在于，所述阻挡层的形成方法包括：在所述源漏凹槽侧壁与底部表面、以及所述伪栅层的顶部表面形成第一初始阻挡层；回刻蚀第一初始阻挡层，直至暴露出所述源漏凹槽底部表面与所述伪栅层顶部表面为止，形成第二初始阻挡层；回刻蚀所述第二初始阻挡层，直至暴露出所述沟道层侧壁为止，形成所述阻挡层。
17.如权利要求15所述半导体结构的形成方法，其特征在于，所述阻挡层的材料包括：氮化硅、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种组合。
18.如权利要求16所述半导体结构的形成方法，其特征在于，形成所述第一初始阻挡层的工艺包括：物理气相沉积工艺或化学气相沉积工艺。
19.如权利要求16所述半导体结构的形成方法，其特征在于，回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺包括：湿法刻蚀工艺或干法刻蚀工艺。
20.如权利要求15所述半导体结构的形成方法，其特征在于，在形成所述阻挡层之后，还包括：在所述源漏凹槽内形成源漏掺杂层，所述源漏掺杂层内具有源漏离子。
21.如权利要求20所述半导体结构的形成方法，其特征在于，所述源漏掺杂层的形成工艺包括外延生长工艺；在所述源漏掺杂层内掺杂所述源漏离子的工艺包括原位掺杂工艺。
22.如权利要求1所述半导体结构的形成方法，其特征在于，所述栅极结构包括：位于所述沟道层表面、所述第二隔离层表面、以及所述隔离结构表面的栅介质层、以及位于所述栅介质层表面的栅极层。
23.如权利要求22所述半导体结构的形成方法，其特征在于，所述栅极层的材料包括金属；所述金属的材料包括：氮化钛、氮化钽、铝化钛、钨、钴、氮化钛硅、铝、钛和钽中的一种或多种组合。
24.如权利要求1所述半导体结构的形成方法，其特征在于，所述栅极结构的形成方法包括：在所述栅极开口和所述栅极槽内形成初始栅极结构，所述初始栅极结构覆盖部分所述第二隔离层；对所述初始栅极结构进行平坦化处理，形成所述栅极结构。
25.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的若干沿平行于所述衬底表面方向的鳍部结构，相邻的所述鳍部结构之间具有隔离结构以及在所述隔离结构之上的隔离沟槽，所述鳍部结构包括若干层沿所述衬底表面法线方向相隔一定距离排布的沟道层；
位于所述衬底上的若干横跨相邻所述鳍部结构的栅极结构，所述栅极结构包围所述沟道层；
位于所述衬底上的介质层，所述介质层位于所述栅极结构侧壁且暴露出所述栅极结构的顶部表面；
位于所述隔离沟槽内的第二隔离层，所述栅极结构覆盖所述第二隔离层的部分侧壁和顶部表面，且所述第二隔离层与相邻的所述鳍部结构之间具有间隙。
26.如权利要求25所述半导体结构，其特征在于，所述第二隔离层的材料包括：氮化硅、碳化硅、氧化硅、碳氧化硅、氧化铝、旋涂氧化硅、氮氧化硅和氮化铝中的一种或多种组合。
27.如权利要求25所述半导体结构，其特征在于，所述第二隔离层的厚度为5nm～15nm，所述厚度方向为所述栅极结构延伸的方向。
28.如权利要求25所述半导体结构，其特征在于，还包括：位于相邻的所述沟道层之间的阻挡层。
29.如权利要求28所述半导体结构，其特征在于，所述阻挡层的材料包括：氮化硅、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种组合。
30.如权利要求25所述半导体结构，其特征在于，还包括：位于所述栅极结构两侧鳍部结构内的源漏掺杂层，所述源漏掺杂层内具有源漏离子。
31.如权利要求25所述半导体结构，其特征在于，所述栅极结构包括：栅介质层和栅极层。
32.如权利要求31所述半导体结构，其特征在于，所述栅极层的材料包括金属；所述金属的材料包括：氮化钛、氮化钽、铝化钛、钨、钴、氮化钛硅、铝、钛和钽中的一种或多种组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010641667.5A CN113903808B (zh) | 2020-07-06 | 2020-07-06 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010641667.5A CN113903808B (zh) | 2020-07-06 | 2020-07-06 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113903808A true CN113903808A (zh) | 2022-01-07 |
| CN113903808B CN113903808B (zh) | 2023-12-22 |
Family
ID=79186629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010641667.5A Active CN113903808B (zh) | 2020-07-06 | 2020-07-06 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113903808B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116504616A (zh) * | 2023-06-29 | 2023-07-28 | 北京北方华创微电子装备有限公司 | 半导体器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811320A (zh) * | 2012-11-09 | 2014-05-21 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US10263100B1 (en) * | 2018-03-19 | 2019-04-16 | International Business Machines Corporation | Buffer regions for blocking unwanted diffusion in nanosheet transistors |
| CN110246806A (zh) * | 2019-06-11 | 2019-09-17 | 中国科学院微电子研究所 | 堆叠式环栅纳米片cmos器件结构及其制造方法 |
| CN110277316A (zh) * | 2018-03-13 | 2019-09-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113555285A (zh) * | 2020-04-23 | 2021-10-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2020
- 2020-07-06 CN CN202010641667.5A patent/CN113903808B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811320A (zh) * | 2012-11-09 | 2014-05-21 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN110277316A (zh) * | 2018-03-13 | 2019-09-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10263100B1 (en) * | 2018-03-19 | 2019-04-16 | International Business Machines Corporation | Buffer regions for blocking unwanted diffusion in nanosheet transistors |
| CN110246806A (zh) * | 2019-06-11 | 2019-09-17 | 中国科学院微电子研究所 | 堆叠式环栅纳米片cmos器件结构及其制造方法 |
| CN113555285A (zh) * | 2020-04-23 | 2021-10-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116504616A (zh) * | 2023-06-29 | 2023-07-28 | 北京北方华创微电子装备有限公司 | 半导体器件的制造方法 |
| CN116504616B (zh) * | 2023-06-29 | 2023-11-14 | 北京北方华创微电子装备有限公司 | 半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113903808B (zh) | 2023-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11456216B2 (en) | Fabrication method of semiconductor structure | |
| CN113903808B (zh) | 半导体结构及其形成方法 | |
| CN113903810A (zh) | 半导体结构及其形成方法 | |
| CN113838934B (zh) | 半导体结构及其形成方法 | |
| CN111508898B (zh) | 半导体器件及其形成方法 | |
| CN109599366B (zh) | 半导体器件及其形成方法 | |
| CN113851535A (zh) | 半导体器件及其形成方法 | |
| CN113903666A (zh) | 半导体结构及其形成方法 | |
| CN108155100B (zh) | 半导体器件的形成方法 | |
| CN113555284B (zh) | 半导体结构的形成方法 | |
| CN113113486B (zh) | 半导体器件及其形成方法 | |
| CN112928023B (zh) | 半导体结构及其形成方法 | |
| CN113745112B (zh) | 半导体器件的形成方法 | |
| CN113823691B (zh) | 半导体器件及其形成方法 | |
| CN109273528B (zh) | 半导体器件及其形成方法 | |
| CN112928024B (zh) | 半导体结构及其形成方法 | |
| CN113745111B (zh) | 半导体器件及其形成方法 | |
| US20220077304A1 (en) | Semiconductor device and fabrication method thereof | |
| CN109273407B (zh) | 半导体器件及其形成方法 | |
| CN115565877A (zh) | 半导体结构及其形成方法 | |
| CN118057619A (zh) | 半导体结构及其形成方法 | |
| CN115692480A (zh) | 半导体结构及其形成方法 | |
| CN117476463A (zh) | 半导体结构及其形成方法 | |
| CN114267593A (zh) | 一种半导体结构的形成方法 | |
| CN117199127A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |