CN113555284B - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN113555284B CN113555284B CN202010327505.4A CN202010327505A CN113555284B CN 113555284 B CN113555284 B CN 113555284B CN 202010327505 A CN202010327505 A CN 202010327505A CN 113555284 B CN113555284 B CN 113555284B
- Authority
- CN
- China
- Prior art keywords
- forming
- layer
- fin
- semiconductor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 114
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000005530 etching Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000007423 decrease Effects 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 57
- 230000004888 barrier function Effects 0.000 claims description 47
- 238000001039 wet etching Methods 0.000 claims description 15
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 224
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供衬底；在衬底上形成鳍部结构，鳍部结构包括若干层沟道层和牺牲层，牺牲层内具有第一半导体原子，且自鳍部结构的底部至顶部，牺牲层内的第一半导体原子的原子百分比浓度逐层递减。通过自鳍部结构的底部至顶部，牺牲层内的第一半导体原子的原子百分比浓度逐层递减，由于刻蚀速率与牺牲层内的第一半导体原子的原子百分比浓度呈正比，因而越底层的牺牲层的刻蚀速率越高，使得最终形成的各层鳍部凹槽的深度趋于一致，进而保证最终形成的各个MOS结构的性能趋于一致，以此提升最终的半导体结构性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)是现代集成电路中最重要的元件之一，MOSFET的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的进一步发展，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种(gate all around，GAA)结构的MOSFET，使得用于作为沟道区的体积增加，进一步的增大了GAA结构MOSFET的工作电流。
然而，现有技术中GAA结构MOSFET的电学性能仍有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，能够有效提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的沟道层，所述牺牲层内具有第一半导体原子，且自所述鳍部结构的底部至顶部，所述牺牲层内的第一半导体原子的原子百分比浓度逐层递减。
可选的，所述牺牲层和所述沟道层的材料不同。
可选的，所述牺牲层的材料为硅锗，所述第一半导体原子为锗原子；所述沟道层的材料为单晶硅。
可选的，所述锗原子的原子百分比浓度范围为5％～95％。
可选的，所述牺牲层中包括相邻的第一区、第二区和第三区，所述第二区位于所述第一区上，所述第三区位于所述第二区上；所述第一区内所述第一半导体原子的原子百分比浓度大于所述第二区内所述第一半导体原子的原子百分比浓度，所述第二区内所述第一半导体原子的原子百分比浓度大于所述第三区内所述第一半导体原子的原子百分比浓度。
可选的，还包括：在所述衬底上形成横跨所述鳍部结构的伪栅极结构，所述伪栅极结构覆盖所述鳍部结构的部分侧壁与顶部表面；在所述伪栅极结构两侧的鳍部结构内形成源漏凹槽；刻蚀所述源漏凹槽侧壁暴露出的部分所述牺牲层，在相邻两层所述沟道层之间形成鳍部凹槽；在所述鳍部凹槽内形成阻挡层。
可选的，所述阻挡层的形成方法包括：在所述源漏凹槽侧壁与底部表面、以及所述伪栅极结构侧壁与顶部表面形成第一初始阻挡层；回刻蚀第一初始阻挡层，直至暴露出所述源漏凹槽底部表面与所述伪栅极结构顶部表面为止，形成第二初始阻挡层；回刻蚀所述第二初始阻挡层，直至暴露出所述沟道层侧壁为止，形成所述阻挡层。
可选的，所述阻挡层的材料包括氮化硅。
可选的，形成所述第一初始阻挡层的工艺包括物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。
可选的，回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺包括湿法刻蚀工艺或干法刻蚀工艺。
可选的，形成所述鳍部凹槽的刻蚀工艺对所述牺牲层的刻蚀速率与所述牺牲层内的第一半导体原子的原子百分比浓度呈正比。
可选的，去除所述源漏凹槽侧壁暴露出的部分所述牺牲层的工艺包括湿法刻蚀工艺。
可选的，所述湿法刻蚀工艺的参数包括：所述湿法刻蚀工艺的参数包括：刻蚀溶液为HCl气体的溶液，温度为25℃～300℃，所述HCl气体的溶液的体积百分比为20％～90％。
可选的，在形成所述阻挡层之后，还包括：在所述源漏凹槽内形成源漏掺杂层，所述源漏掺杂层内具有源漏离子。
可选的，所述源漏掺杂层的形成工艺包括外延生长工艺；在所述源漏掺杂层内掺杂所述源漏离子的工艺包括原位掺杂工艺。
可选的，所述源漏凹槽的形成方法包括：以所述伪栅极结构为掩膜刻蚀所述鳍部结构，直至暴露出所述衬底顶部表面为止，在所述伪栅极结构两侧的鳍部结构内形成所述源漏凹槽。
可选的，所述伪栅极结构包括伪栅层。
可选的，所述伪栅层的材料包括多晶硅或非晶硅。
可选的，所述鳍部结构的形成方法包括：在所述衬底上形成鳍部材料膜，所述鳍部材料膜包括若干层沿所述衬底表面法线方向重叠的牺牲材料膜、以及位于相邻两层牺牲材料膜中的沟道材料膜；在所述鳍部材料膜上形成图形化层；以所述图形化层为掩膜刻蚀所述鳍部材料膜，形成所述鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的沟道层。
可选的，在形成所述源漏掺杂层之后，还包括：在所述衬底上、鳍部结构上和伪栅极结构侧壁表面形成介质层，所述介质层暴露出所述伪栅极结构的顶部表面；去除所述伪栅极结构，在所述介质层内形成栅极开口；去除所述栅极开口暴露出所述的牺牲层，在相邻的所述沟道层之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，通过自所述鳍部结构的底部至顶部，所述牺牲层内的第一半导体原子的原子百分比浓度逐层递减，在刻蚀去除各层的部分所述牺牲层时，虽然越底层的所述牺牲层所述接触到的刻蚀溶液越少，但是越底层的所述牺牲层内掺杂的第一半导体原子越多，由于刻蚀速率与所述牺牲层内的第一半导体原子的原子百分比浓度呈正比，因而越底层的所述牺牲层的刻蚀速率越高，使得最终形成的各层所述鳍部凹槽的深度趋于一致，进而保证最终形成的各个MOS结构的性能趋于一致，以此提升最终的半导体结构性能。
进一步，所述牺牲层中包括相邻的第一区、第二区和第三区，所述第二区位于所述第一区上，所述第三区位于所述第二区上；所述第一区内所述第一半导体原子的原子百分比浓度大于所述第二区内所述第一半导体原子的原子百分比浓度，所述第二区内所述第一半导体原子的原子百分比浓度大于所述第三区内所述第一半导体原子的原子百分比浓度。通过将所述第一区、第二区以及第三区中的所述第一半导体原子浓度依次减小，保证在进行刻蚀去除所述牺牲层的过程中，各区的刻蚀速率趋于一致，使得最终形成的所述鳍部凹槽的侧壁形貌平整，避免出现圆角导致漏电的问题，以此提升最终半导体结构的性能。
附图说明
图1至图2是一种半导体结构的结构示意图；
图3至图14是本发明半导体结构的形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中GAA结构MOSFET的电学性能仍有待提升。以下将结合附图进行具体说明。
请参考图1，提供衬底100；在所述衬底100上形成鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层101、以及位于相邻两层所述牺牲层101之间的沟道层102；在所述衬底100上形成横跨所述鳍部结构的伪栅极结构103，所述伪栅极结构103覆盖所述鳍部结构部分侧壁与部分顶部表面。
请参考图2，在所述伪栅极结构103两侧的鳍部结构内形成源漏凹槽104；去除所述源漏凹槽104侧壁暴露出的部分所述牺牲层101，形成鳍部凹槽105。
在上述实施例中，所述牺牲层101的材料为单晶硅锗，所述沟道层102的材料为单晶硅，去除所述源漏凹槽104侧壁暴露出的部分所述牺牲层101采用的是酸性的湿法刻蚀工艺，酸性的湿法刻蚀工艺对不同的材料具有刻蚀选择性，对硅材料的刻蚀性较弱，对锗材料的刻蚀性较强，且刻蚀速率与锗材料的百分比浓度成正比。因此可以通过湿法刻蚀工艺刻蚀去除部分所述牺牲层101。
然而，在上述实施例中，由于各层的牺牲层101中的锗原子的原子百分比浓度都是相同的，在进行湿法刻蚀的过程中，越底层的所述牺牲层101所接触到的刻蚀溶液越少，因此会导致各层的鳍部凹槽105的刻蚀深度存在不同，对应的各层的所述牺牲层101的长度也会存在不同，在后续的制程中，需要在所述鳍部凹槽105内形成阻挡层(未图示)；在形成所述阻挡层之后，将所述牺牲层101进行去除，在相邻的所述沟道层102之间形成栅极槽(未图示)；在形成所述栅极槽之后，在所述栅极槽内形成栅极结构(未图示)。由于形成所述鳍部凹槽105之后，各层的所述牺牲层101的长度存在差异，因此在形成所述栅极结构之后，所述栅极结构包围的所述沟道层102所形成的沟道区的长度也会存在不同，使得形成的各个MOS结构的性能存在差异，进而会导致最终的半导体结构性能较差。
在此基础上，本发明提供一种半导体结构的形成方法，通过自所述鳍部结构的底部至顶部，所述牺牲层内的第一半导体原子的原子百分比浓度逐层递减，在刻蚀去除各层的部分所述牺牲层时，虽然越底层的所述牺牲层所述接触到的刻蚀溶液越少，但是越底层的所述牺牲层内掺杂的第一半导体原子越多，由于刻蚀速率与所述牺牲层内的第一半导体原子的原子百分比浓度呈正比，因而越底层的所述牺牲层的刻蚀速率越高，使得最终形成的各层所述鳍部凹槽的深度趋于一致，进而保证最终形成的各个MOS结构的性能趋于一致，以此提升最终的半导体结构性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图14是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图3，提供衬底200。
所述衬底200的材料可以采用单晶硅或单晶锗硅；在本实施例中，所述衬底200采用的材料为单晶锗硅。
请参考图4，在所述衬底200上形成鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层201、以及位于相邻两层所述牺牲层201之间的沟道层202，所述牺牲层201内具有第一半导体原子，且自所述鳍部结构的底部至顶部，所述牺牲层201内的第一半导体原子的原子百分比浓度逐层递减。
在本实施例中，所述牺牲层201的层数为三层；所述沟道层202的层数也为三层。
在本实施例中，所述鳍部结构的形成方法包括：在所述衬底200上形成鳍部材料膜(未图示)，所述鳍部材料膜包括若干层沿所述衬底200表面法线方向重叠的牺牲材料膜、以及位于相邻两层牺牲材料膜中的沟道材料膜；在所述鳍部材料膜上形成图形化层(未图示)；以所述图形化层为掩膜刻蚀所述鳍部材料膜，形成所述鳍部结构，所述鳍部结构包括若干层沿所述衬底200表面法线方向重叠的牺牲层201、以及位于相邻两层所述牺牲层201之间的沟道层202。
在本实施例中，所述牺牲层201和所述沟道层202的材料不同。其目的是在后续形成栅极结构时，需要将所述牺牲层201去除，因此通过采用不同材料的所述牺牲层201和所述沟道层202具有较大的刻蚀选择比，减小在去除所述牺牲层201的过程中对所述沟道层202的损伤。
在本实施例中，所述牺牲层201的材料为硅锗，所述第一半导体原子为锗原子；所述沟道层202的材料为单晶硅。
在本实施例中，所述锗原子的原子百分比浓度范围为5％～95％。具体的，位于最顶层的所述牺牲层201中锗原子的原子百分比浓度范围为5％～25％；位于中间的所述牺牲层201中锗原子的原子百分比浓度范围为40％～60％；位于最底层的所述牺牲层201中锗原子的原子百分比浓度范围为75％～95％。
在本实施例中，在刻蚀所述鳍部材料膜形成所述鳍部结构之后，还包括：以所述鳍部结构为掩膜刻蚀部分所述衬底200；在所述衬底200上形成隔离结构206，所述隔离结构206的顶部表面低于所述衬底200的顶部表面。
所述隔离结构206的材料包括氧化硅或氮化硅。在本实施例中，所述隔离结构206的材料采用氮化硅。
在本实施例中，请参考图5，图5是图4中牺牲层201的放大结构示意图，所述牺牲层201包括相邻的第一区203、第二区204和第三区205；所述第二区204位于所述第一区203上，所述第三区205位于所述第二区204上，所述第一区203内所述第一半导体原子的原子百分比浓度大于所述第二区204内所述第一半导体原子的原子百分比浓度，所述第二区204内所述第一半导体原子的原子百分比浓度大于所述第三区205内所述第一半导体原子的原子百分比浓度。
请参考图6，在所述衬底200上形成横跨所述鳍部结构的伪栅极结构，所述伪栅极结构覆盖所述鳍部结构的部分侧壁与顶部表面。
在本实施例中，所述伪栅极结构包括：位于所述鳍部结构上的栅介质层207、位于所述栅介质层207上的伪栅层208、位于所述伪栅层208上的保护层209、以及位于所述伪栅层208与所述保护层209侧壁的侧墙210。
在本实施例中，所述伪栅层208的材料采用多晶硅；在其他实施例中，所述伪栅层的材料还可以采用非晶硅。
在本实施例中，所述保护层209的材料采用氮化硅；在其他实施例中，所述保护层的材料还可以采用氧化硅。
所述侧墙210的形成方法包括：在所述栅介质层207顶部表面、所述伪栅层208侧壁以及所述保护层209侧壁与顶部表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述保护层209与所述栅介质层207顶部表面为止，形成所述侧墙210。
所述侧墙材料层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种组合。在本实施例中，所述侧墙材料层的形成工艺采用原子层沉积工艺。
所述侧墙210的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。在本实施例中，所述侧墙210的材料采用氮化硅。
在本实施例中，所述侧墙210用于定义后续源漏掺杂层的位置。
请参考图7，在所述伪栅极结构两侧的鳍部结构内形成源漏凹槽211。
在本实施例中，所述源漏凹槽211的形成方法包括：以所述伪栅极结构为掩膜刻蚀所述鳍部结构，直至暴露出所述衬底200顶部表面为止，在所述伪栅极结构两侧的鳍部结构内形成所述源漏凹槽211。
在本实施例中，所述源漏凹槽211作用为后续形成的所述源漏掺杂层提供空间。
刻蚀所述鳍部结构的工艺包括：各向异性的干法刻蚀工艺或各向异性的湿法刻蚀工艺。在本实施例中，刻蚀所述鳍部结构的工艺为各向异性的干法刻蚀工艺，所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm
请参考图8，刻蚀所述源漏凹槽211侧壁暴露出的部分所述牺牲层201，在相邻两层所述沟道层202之间形成鳍部凹槽212。
在本实施例中，所述鳍部凹槽211的作用是为后续形成的阻挡层提供空间。
在本实施例中，去除所述源漏凹槽211侧壁暴露出的部分所述牺牲层201的工艺包括湿法刻蚀工艺。所述湿法刻蚀工艺的参数包括：所述湿法刻蚀工艺的参数包括：刻蚀溶液为HCl气体的溶液，温度为25℃～300℃，所述HCl气体的溶液的体积百分比为20％～90％。
形成所述鳍部凹槽212的刻蚀工艺对所述牺牲层201的刻蚀速率与所述牺牲层201内的第一半导体原子的原子百分比浓度呈正比。
通过自所述鳍部结构的底部至顶部，所述牺牲层201内的第一半导体原子的原子百分比浓度逐层递减，在刻蚀去除各层的部分所述牺牲层201时，虽然越底层的所述牺牲层201所述接触到的刻蚀溶液越少，但是越底层的所述牺牲层201内掺杂的第一半导体原子越多，由于刻蚀速率与所述牺牲层201内的第一半导体原子的原子百分比浓度呈正比，因而越底层的所述牺牲层201的刻蚀速率越高，使得最终形成的各层所述鳍部凹槽212的深度趋于一致，进而保证最终形成的各个MOS结构的性能趋于一致，以此提升最终的半导体结构性能。
另外，通过将所述第一区203、第二区204以及第三区205中的所述第一半导体原子浓度逐层减小，保证在进行刻蚀去除所述牺牲层201的过程中，各区的刻蚀速率趋于一致，使得最终形成的所述鳍部凹槽212的侧壁形貌平整，避免出现圆角导致漏电的问题，以此提升最终半导体结构的性能。
请参考图9，在所述鳍部凹槽212内形成阻挡层213。
由于形成的所述鳍部凹槽212的侧壁形貌平整，使得最终在所述鳍部凹槽212内形成的所述阻挡层213的厚度较为均匀，在后续的制程中需要形成源漏掺杂层和栅极结构，通过厚度均匀的所述阻挡层212能够有效提升所述源漏掺杂层和所述栅极结构之间的隔离效果。
在本实施例中，所述阻挡层213的形成方法包括：在所述源漏凹槽211侧壁与底部表面、以及所述伪栅极结构侧壁与顶部表面形成第一初始阻挡层(未图示)；回刻蚀第一初始阻挡层，直至暴露出所述源漏凹槽211底部表面与所述伪栅极结构顶部表面为止，形成第二初始阻挡层(未图示)；回刻蚀所述第二初始阻挡层，直至暴露出所述沟道层202侧壁为止，形成所述阻挡层21。
在本实施例中，所述阻挡层213的材料采用氮化硅。
形成所述第一初始阻挡层的工艺包括物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。在本实施例中，形成所述第一初始阻挡层的工艺采用原子层沉积工艺。
回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺包括湿法刻蚀工艺或干法刻蚀工艺。在本实施例中，回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺采用干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括CF4和CH2F2，其中CF4的流量为50sccm～500sccm，CH2F2的流量为30sccm～100sccm。
在本实施例中，所述阻挡层213的厚度为1nm～5nm，所述阻挡层213的厚度方向为平行所述衬底200顶部表面的方向。
请参考图10，在形成所述阻挡层213之后，在所述源漏凹槽211内形成源漏掺杂层214，所述源漏掺杂层214内具有源漏离子。
在本实施例中，所述源漏掺杂层214的形成工艺包括外延生长工艺；在所述源漏掺杂层214内掺杂所述源漏离子的工艺包括原位掺杂工艺。
当所述半导体结构为P型器件时，所述源漏掺杂层214的材料包括：硅、锗或硅锗；所述源漏离子为P型离子，所述源漏离子包括硼离子、BF2-离子或铟离子；当所述半导体结构为N型器件时，所述源漏掺杂层214的材料包括：硅、砷化镓或铟镓砷；所述源漏离子为N型离子，所述源漏离子包括磷离子或砷离子。
在本实施例中，所述半导体结构为N型器件，所述源漏掺杂层214的材料采用硅，所述源漏离子采用磷离子。
在形成所述源漏掺杂层214之后，在所述衬底200上、鳍部结构上和伪栅极结构侧壁表面形成介质层，所述介质层暴露出所述伪栅极结构的顶部表面；去除所述伪栅极结构，在所述介质层内形成栅极开口；去除所述栅极开口暴露出所述的牺牲层201，在相邻的所述沟道层202之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层202。所述栅极结构的具体形成过程请参考图11至图13。
请参考图11，在所述衬底200上、鳍部结构上和伪栅极结构侧壁表面形成介质层215，所述介质层215暴露出所述伪栅极结构的顶部表面。
在本实施例中，所述介质层215具体覆盖所述源漏掺杂层214以及所述伪栅极结构侧壁，暴露出所述伪栅极结构的顶部表面。
在本实施例中，所述介质层215的形成方法包括：在所述源漏掺杂层214与所述伪栅极结构上形成初始介质层(未图示)，所述初始介质层覆盖所述伪栅极结构的顶部表面和侧壁表面；平坦化所述初始介质层，直至暴露出伪栅极结构顶部的保护层209表面为止，形成所述介质层215。
在本实施例中，所述介质层215的材料采用氧化硅。
请参考图12，去除所述伪栅极结构，在所述介质层215内形成栅极开口216。
在本实施例中，具体去除所述伪栅极结构的保护层209和伪栅层208。
请参考图13，去除所述栅极开口216暴露出所述的牺牲层201，在相邻的所述沟道层202之间形成栅极槽217。
请参考图14，在所述栅极开口216和所述栅极槽217内形成栅极结构，所述栅极结构包围所述沟道层202。
通过1nm～5nm厚度的所述阻挡层213，就能够有效的对所述栅极结构和所述源漏掺杂层214之间进行隔离，同时也避免过多的占用所述栅极结构的形成空间，进而减小所述栅极结构包围所述沟道层202所述形成的沟道区的长度，进而对最终形成半导体结构的性能造成影响。
在本实施例中，所述栅极结构包括栅极层218。
所述栅极层218的材料为金属，所述金属材料包括铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。在本实施例中，所述栅极层218的材料采用钨。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的沟道层，所述牺牲层内具有第一半导体原子，且自所述鳍部结构的底部至顶部，所述牺牲层内的第一半导体原子的原子百分比浓度逐层递减；
在所述衬底上形成横跨所述鳍部结构的伪栅极结构，所述伪栅极结构覆盖所述鳍部结构的部分侧壁与顶部表面；
在所述伪栅极结构两侧的鳍部结构内形成源漏凹槽；
刻蚀所述源漏凹槽侧壁暴露出的部分所述牺牲层，在相邻两层所述沟道层之间形成鳍部凹槽，形成所述鳍部凹槽的刻蚀工艺对所述牺牲层的刻蚀速率与所述牺牲层内的第一半导体原子的原子百分比浓度呈正比；
在所述鳍部凹槽内形成阻挡层。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层和所述沟道层的材料不同。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述牺牲层的材料为硅锗，所述第一半导体原子为锗原子；所述沟道层的材料为单晶硅。
4.如权利要求3所述半导体结构的形成方法，其特征在于，所述锗原子的原子百分比浓度范围为5％～95％。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层中包括相邻的第一区、第二区和第三区，所述第二区位于所述第一区上，所述第三区位于所述第二区上；所述第一区内所述第一半导体原子的原子百分比浓度大于所述第二区内所述第一半导体原子的原子百分比浓度，所述第二区内所述第一半导体原子的原子百分比浓度大于所述第三区内所述第一半导体原子的原子百分比浓度。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述阻挡层的形成方法包括：在所述源漏凹槽侧壁与底部表面、以及所述伪栅极结构侧壁与顶部表面形成第一初始阻挡层；回刻蚀第一初始阻挡层，直至暴露出所述源漏凹槽底部表面与所述伪栅极结构顶部表面为止，形成第二初始阻挡层；回刻蚀所述第二初始阻挡层，直至暴露出所述沟道层侧壁为止，形成所述阻挡层。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述阻挡层的材料包括氮化硅。
8.如权利要求6所述半导体结构的形成方法，其特征在于，形成所述第一初始阻挡层的工艺包括物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。
9.如权利要求6所述半导体结构的形成方法，其特征在于，回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺包括湿法刻蚀工艺或干法刻蚀工艺。
10.如权利要求1所述半导体结构的形成方法，其特征在于，去除所述源漏凹槽侧壁暴露出的部分所述牺牲层的工艺包括湿法刻蚀工艺。
11.如权利要求10所述半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的参数包括：刻蚀溶液为HCl气体的溶液，温度为25℃～300℃，所述HCl气体的溶液的体积百分比为20％～90％。
12.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述阻挡层之后，还包括：在所述源漏凹槽内形成源漏掺杂层，所述源漏掺杂层内具有源漏离子。
13.如权利要求12所述半导体结构的形成方法，其特征在于，所述源漏掺杂层的形成工艺包括外延生长工艺；在所述源漏掺杂层内掺杂所述源漏离子的工艺包括原位掺杂工艺。
14.如权利要求1所述半导体结构的形成方法，其特征在于，所述源漏凹槽的形成方法包括：以所述伪栅极结构为掩膜刻蚀所述鳍部结构，直至暴露出所述衬底顶部表面为止，在所述伪栅极结构两侧的鳍部结构内形成所述源漏凹槽。
15.如权利要求1所述半导体结构的形成方法，其特征在于，所述伪栅极结构包括伪栅层。
16.如权利要求15所述半导体结构的形成方法，其特征在于，所述伪栅层的材料包括多晶硅或非晶硅。
17.如权利要求1所述半导体结构的形成方法，其特征在于，所述鳍部结构的形成方法包括：在所述衬底上形成鳍部材料膜，所述鳍部材料膜包括若干层沿所述衬底表面法线方向重叠的牺牲材料膜、以及位于相邻两层牺牲材料膜中的沟道材料膜；在所述鳍部材料膜上形成图形化层；以所述图形化层为掩膜刻蚀所述鳍部材料膜，形成所述鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的沟道层。
18.如权利要求12所述半导体结构的形成方法，其特征在于，在形成所述源漏掺杂层之后，还包括：在所述衬底上、鳍部结构上和伪栅极结构侧壁表面形成介质层，所述介质层暴露出所述伪栅极结构的顶部表面；去除所述伪栅极结构，在所述介质层内形成栅极开口；去除所述栅极开口暴露出所述的牺牲层，在相邻的所述沟道层之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010327505.4A CN113555284B (zh) | 2020-04-23 | 2020-04-23 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010327505.4A CN113555284B (zh) | 2020-04-23 | 2020-04-23 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113555284A CN113555284A (zh) | 2021-10-26 |
| CN113555284B true CN113555284B (zh) | 2023-04-21 |
Family
ID=78129346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010327505.4A Active CN113555284B (zh) | 2020-04-23 | 2020-04-23 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113555284B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106952947A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN110767549A (zh) * | 2018-07-26 | 2020-02-07 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9831323B2 (en) * | 2016-03-11 | 2017-11-28 | Samsung Electronics Co., Ltd. | Structure and method to achieve compressively strained Si NS |
| CN109904074B (zh) * | 2017-12-11 | 2022-04-08 | 中芯国际集成电路制造(北京)有限公司 | 全包围栅场效应晶体管及其制造方法 |
| US10535733B2 (en) * | 2018-01-11 | 2020-01-14 | International Business Machines Corporation | Method of forming a nanosheet transistor |
-
2020
- 2020-04-23 CN CN202010327505.4A patent/CN113555284B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106952947A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN110767549A (zh) * | 2018-07-26 | 2020-02-07 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113555284A (zh) | 2021-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| US11049973B2 (en) | Semiconductor device and fabrication method thereof | |
| US11456216B2 (en) | Fabrication method of semiconductor structure | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| CN109659233B (zh) | 半导体器件及其形成方法 | |
| CN113903808B (zh) | 半导体结构及其形成方法 | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| CN113555284B (zh) | 半导体结构的形成方法 | |
| CN113838934B (zh) | 半导体结构及其形成方法 | |
| CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN109599366B (zh) | 半导体器件及其形成方法 | |
| CN109887845B (zh) | 半导体器件及其形成方法 | |
| CN110164968B (zh) | 半导体器件及其形成方法 | |
| CN112928023B (zh) | 半导体结构及其形成方法 | |
| CN113903666A (zh) | 半导体结构及其形成方法 | |
| KR100944356B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN113113486B (zh) | 半导体器件及其形成方法 | |
| CN112928024B (zh) | 半导体结构及其形成方法 | |
| CN117012644A (zh) | 半导体结构的形成方法 | |
| CN111725067A (zh) | 半导体结构及其形成方法 | |
| CN109273528B (zh) | 半导体器件及其形成方法 | |
| CN113745111B (zh) | 半导体器件及其形成方法 | |
| CN109273407B (zh) | 半导体器件及其形成方法 | |
| CN113078214B (zh) | 半导体结构及其形成方法 | |
| CN113937163B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |