CN106952947A - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN106952947A CN106952947A CN201610006616.9A CN201610006616A CN106952947A CN 106952947 A CN106952947 A CN 106952947A CN 201610006616 A CN201610006616 A CN 201610006616A CN 106952947 A CN106952947 A CN 106952947A
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrifice
- fin
- sacrifice layer
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 230000005669 field effect Effects 0.000 title claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 254
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000011241 protective layer Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000001039 wet etching Methods 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法，其中方法包括：提供半导体衬底；在半导体衬底上由下到上依次形成若干层牺牲单元层，牺牲单元层包括底层牺牲层和位于底层牺牲层上的顶层牺牲层；在若干层牺牲单元层上形成保护层，保护层的材料和所述底层牺牲层的材料相同；采用各向异性干刻工艺刻蚀保护层和牺牲单元层直至暴露出半导体衬底表面，形成贯穿保护层和牺牲单元层厚度的沟槽；对沟槽侧壁的牺牲单元层和保护层进行湿法刻蚀，所述湿法刻蚀对顶层牺牲层的刻蚀速率大于对底层牺牲层的刻蚀速率；在湿法刻蚀后的沟槽内填充满鳍部，使鳍部的侧壁具有凸起，然后去除保护层和牺牲单元层。所述方法能够增强栅极结构的电场控制能力，进一步改善短沟道效应。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构两侧半导体衬底内的源漏区。MOS晶体管通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于栅极结构两侧的鳍部内的源漏区。
形成鳍式场效应晶体管的方法包括：提供半导体衬底，所述半导体衬底表面具有凸起的鳍部和横跨所述鳍部的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部表面和侧壁；在栅极结构两侧侧壁表面形成侧墙；以侧墙和栅极结构为掩膜对栅极结构两侧的鳍部进行离子注入形成重掺杂的源漏区。
然而，现有技术形成的鳍式场效应晶体管的性能有待提高。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，避免随着特征尺寸的减小而出现的栅极结构电场控制能力降低，短沟道效应严重。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底上由下到上依次形成若干层牺牲单元层，所述牺牲单元层包括底层牺牲层和位于底层牺牲层上的顶层牺牲层；在所述若干层牺牲单元层上形成保护层，所述保护层的材料和所述底层牺牲层的材料相同；采用各向异性干刻工艺刻蚀所述保护层和牺牲单元层直至暴露出半导体衬底表面，形成贯穿所述保护层和牺牲单元层厚度的沟槽；对所述沟槽侧壁的牺牲单元层和保护层进行湿法刻蚀，所述湿法刻蚀对顶层牺牲层的刻蚀速率大于对底层牺牲层的刻蚀速率；在湿法刻蚀后的沟槽内填充满鳍部，使所述鳍部的侧壁具有凸起；去除所述保护层和牺牲单元层。
可选的，所述湿法刻蚀对顶层牺牲层的刻蚀速率与所述湿法刻蚀对底层牺牲层的刻蚀速率的比值为10:1～25:1。
可选的，所述湿法刻蚀的参数为：采用的刻蚀溶液为氢氟酸溶液，所述氢氟酸的体积百分比浓度为0.1％～1.0％，刻蚀温度为20摄氏度～25摄氏度。
可选的，所述底层牺牲层和所述顶层牺牲层的材料不同。
可选的，所述底层牺牲层的材料为氮化硅；所述顶层牺牲层的材料为氧化硅。
可选的，所述底层牺牲层和所述顶层牺牲层的材料相同，且所述底层牺牲层的表观密度大于所述顶层牺牲层的表观密度。
可选的，所述底层牺牲层的材料为氧化硅，形成所述底层牺牲层的工艺为等离子体增强化学气相沉积工艺；所述顶层牺牲层的材料为氧化硅，形成所述顶层牺牲层的工艺为亚大气压化学气相沉积工艺。
可选的，所述底层牺牲层的材料为氧化硅，形成所述底层牺牲层的工艺为等离子体增强原子层沉积工艺；所述顶层牺牲层的材料为氧化硅，形成所述顶层牺牲层的工艺为高密度等离子体化学气相沉积工艺。
可选的，各层底层牺牲层的厚度为5nm～10nm。
可选的，各层顶层牺牲层的厚度为5nm～10nm。
可选的，所述鳍部的材料为硅、锗或锗化硅。
可选的，形成所述鳍部的工艺为选择性外延生长工艺。
可选的，还包括：形成横跨鳍部的栅极结构，所述栅极结构覆盖部分鳍部的顶部表面和侧壁。
本发明还提供一种鳍式场效应晶体管，包括：半导体衬底；鳍部，位于所述半导体衬底上，所述鳍部的侧壁具有凸起。
与现有技术相比，本发明的技术方案具有以下优点：
由于所述沟槽侧壁为层叠交错分布的底层牺牲层和顶层牺牲层，且对沟槽侧壁的牺牲单元层和保护层进行湿法刻蚀的过程中，所述湿法刻蚀对顶层牺牲层的刻蚀速率大于对顶层牺牲层的刻蚀速率，使得沟槽向顶层牺牲层凹陷的程度比向底层牺牲层凹陷的程度大，从而使得所述沟槽的侧壁具有凸出部分。而所述沟槽的形貌定义出鳍部的侧壁形貌，当向所述沟槽内填充满鳍部后，使得形成的鳍部的侧壁具有凸起。由于鳍部的侧壁具有凸起，使得鳍部中沟道的有效长度增加，且鳍部的侧壁具有和所述凸起对应的凹进区域，所述凹进区域对应的鳍部宽度较小，使得后续在形成横跨鳍部的栅极结构后，栅极结构对鳍部的电场控制能力增强，进一步的降低了短沟道效应。
附图说明
图1至图6是本发明一实施例中鳍式场效应晶体管形成过程的结构示意图。
具体实施方式
针对现有技术中形成的鳍式场效应晶体管进行分析，鳍式场效应晶体管的鳍部通常通过对半导体衬底进行图形化而形成，鳍部的侧壁形貌为平面式。随着特征尺寸的进一步增加，尤其技术节点降低到10nm以下的时候，现有技术中的鳍式场效应晶体管的短沟道效应严重。
在此基础上，本发明提供一种形成鳍式场效应晶体管的形成方法，在所述半导体衬底上由下到上依次形成若干层牺牲单元层，所述牺牲单元层包括底层牺牲层和位于底层牺牲层上的顶层牺牲层，然后在所述若干层牺牲单元层上形成保护层；采用各向异性干刻工艺刻蚀所述保护层和牺牲单元层直至暴露出半导体衬底表面，形成贯穿所述保护层和牺牲单元层厚度的沟槽；对所述沟槽侧壁的牺牲单元层和保护层进行湿法刻蚀，且对顶层牺牲层的刻蚀速率大于对底层牺牲层的刻蚀速率；在湿法刻蚀后的沟槽内填充满鳍部，使所述鳍部的侧壁具有凸起；去除所述保护层和牺牲单元层。侧壁具有凸起的鳍部能够增强栅极结构的电场控制能力，进一步改善短沟道效应。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图6是本发明一实施例中鳍式场效应晶体管形成过程的结构示意图。
参考图1，提供半导体衬底100。
所述半导体衬底100为形成鳍式场效应晶体管提供工艺平台。
所述半导体衬底100可以是单晶硅，多晶硅或非晶硅；半导体衬底100也可以是硅、锗、锗化硅、砷化镓等半导体材料。本实施例中，所述半导体衬底100的材料为硅。
参考图2，在所述半导体衬底100上由下到上依次形成若干层牺牲单元层，所述牺牲单元层包括底层牺牲层和位于底层牺牲层上的顶层牺牲层。
本实施例中，以两层牺牲单元层作为示例，在其它实施例中，可以根据工艺设计的需要选择牺牲单元层的层数。
本实施例中，两层的牺牲单元层包括第一牺牲单元层110和位于第一牺牲单元层110上的第二牺牲单元层120。其中，第一牺牲单元层110包括第一底层牺牲层111和位于第一底层牺牲层111上的第一顶层牺牲层112；第二牺牲单元层120包括第二底层牺牲层121和位于第二底层牺牲层121上的第二顶层牺牲层122。
所述底层牺牲层和所述顶层牺牲层需要选择合适的材料，使得后续湿法刻蚀的过程中，对顶层牺牲层的刻蚀速率大于对底层牺牲层的刻蚀速率。
在一个实施例中，所述底层牺牲层和所述顶层牺牲层不同，具体的，所述顶层牺牲层的材料可以为氧化硅，所述底层牺牲层的材料可以为氮化硅，形成所述顶层牺牲层和底层牺牲层的工艺为沉积工艺，如等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺、低压化学气相沉积工艺、高密度等离子体化学气相沉积工艺或原子层沉积工艺。
在另一个实施例中，所述底层牺牲层和所述顶层牺牲层相同，此时，所述顶层牺牲层的形成工艺和所述底层牺牲层的形成工艺不同，使得所述顶层牺牲层的表观密度小于所述底层牺牲层的表观密度，从而使得后续湿法刻蚀的过程中，对所述顶层牺牲层的刻蚀速率大于对所述底层牺牲层的刻蚀速率。具体的，所述顶层牺牲层和所述底层牺牲层的材料可以为氧化硅。
所述表观密度反应了材料的疏松程度。
当所述顶层牺牲层和所述底层牺牲层的材料均为氧化硅时，所述顶层牺牲层的形成工艺为亚大气压化学气相沉积(SACVD)工艺，参数为：采用的反应前躯物为正硅酸乙酯(TEOS)和O3，正硅酸乙酯的流量为3g/min～8g/min，O3的流量为15000sccm～30000sccm，腔室压强为570torr～630torr，温度为420摄氏度～550摄氏度；所述底层牺牲层的形成工艺为等离子体增强化学气相沉积(PECVD)工艺，参数为：采用的反应前躯物为正硅酸乙酯(TEOS)和O2，正硅酸乙酯的流量为4g/min～8g/min，O2的流量为3500sccm～5000sccm，源射频功率为800瓦～1500瓦，腔室压强为5torr～10torr，温度为350摄氏度～410摄氏度。
需要说明的是，当所述顶层牺牲层和所述底层牺牲层的材料均为氧化硅时，还可以采用其它的沉积工艺形成顶层牺牲层和底层牺牲层，如：形成所述底层牺牲层的工艺为等离子体增强原子层沉积工艺，形成所述顶层牺牲层的工艺为高密度等离子体化学气相沉积工艺。
各底层牺牲层的厚度为5nm～10nm；各顶层牺牲层的厚度为5nm～10nm。
继续参考图2，在所述若干层牺牲单元层上形成保护层130，所述保护层130的材料和所述底层牺牲层的材料相同。
所述保护层130的作用为：在后续形成沟槽的过程中，保护若干层牺牲单元层的顶部表面不受到刻蚀损伤。
形成保护层130的工艺为沉积工艺，如等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺、低压化学气相沉积工艺、高密度等离子体化学气相沉积工艺或原子层沉积工艺。需要说明的是，当所述顶层牺牲层和所述底层牺牲层的材料均为氧化硅时，所述形成保护层130的工艺与形成所述底层牺牲层的工艺相同。
参考图3，采用各向异性干刻工艺刻蚀所述保护层130和所述若干层牺牲单元层直至暴露出半导体衬底100表面，形成贯穿所述保护层130和牺牲单元层厚度的沟槽140。
具体的，所述各向异性干刻工艺可以为各向异性等离子体刻蚀工艺或反应离子刻蚀工艺。本实施例中，所述各向异性干刻工艺为各向异性等离子体刻蚀工艺，具体的参数为：采用的气体为CF4、CH2F2和He，CF4的流量为50sccm～100sccm，CH2F2的流量为15sccm～30sccm，He的流量为30sccm～100sccm，源射频功率为300瓦～500瓦，偏置射频功率为100瓦～200瓦，腔室压强为2mtorr～6mtorr。
参考图4，对所述沟槽140侧壁的牺牲单元层和保护层130进行湿法刻蚀，所述湿法刻蚀对顶层牺牲层的刻蚀速率大于对底层牺牲层的刻蚀速率。
由于所述湿法刻蚀对顶层牺牲层的刻蚀速率大于对底层牺牲层的刻蚀速率，使得沟槽140向顶层牺牲层凹陷的程度比向底层牺牲层凹陷的程度大，从而使得所述沟槽140的侧壁具有凸出部分。
具体的，所述湿法刻蚀的参数为：采用的刻蚀溶液为氢氟酸溶液，所述氢氟酸的体积百分比浓度为0.1％～1.0％，刻蚀温度为20摄氏度～25摄氏度。
所述湿法刻蚀对顶层牺牲层的刻蚀速率与所述湿法刻蚀对底层牺牲层的刻蚀速率的比值需要选择合适的范围，若所述比值小于10:1，导致所述沟槽140向顶层牺牲层凹陷的程度和向底层牺牲层凹陷的程度相差较小，使得所述沟槽140的侧壁难以呈现出凸出部分；若所述比值大于25:1，导致工艺条件受到限制。故所述湿法刻蚀对顶层牺牲层的刻蚀速率与所述湿法刻蚀对底层牺牲层的刻蚀速率的比值选择为10:1～25:1。
参考图5，在湿法刻蚀后的沟槽140(参考图4)内填充满鳍部150，使所述鳍部150的侧壁具有凸起。
所述鳍部150的材料为硅、锗或锗化硅。形成鳍部150的工艺为选择性外延生长工艺。由于所述沟槽140的形貌定义出鳍部150侧壁的形貌，当向所述沟槽140内填充满鳍部150后，使得鳍部150的侧壁具有凸起。
本实施例中，所述鳍部150的材料为硅，形成鳍部150采用的选择性外延生长工艺的参数为：采用的气体为SiH4和SiH2Cl2，SiH4和SiH2Cl2的总流量为10sccm～500sccm，腔室压强为2torr～50torr，温度为500摄氏度～1050摄氏度。
由于鳍部150的侧壁具有凸起，使得鳍部150的沟道的有效长度增加，且鳍部150的侧壁具有和所述凸起对应的凹进区域，所述凹进区域对应的鳍部150宽度较小，使得后续在形成横跨鳍部150的栅极结构后，栅极结构对鳍部150的电场控制能力增强，进一步的降低了短沟道效应。
参考图6，形成鳍部150后，去除所述保护层130和牺牲单元层。
去除所述保护层130和牺牲单元层的工艺为湿刻工艺或干刻工艺。本实施例中，去除所述保护层130和牺牲单元层的工艺为湿刻工艺，采用的刻蚀溶液为氢氟酸和磷酸的混合溶液，其中，氢氟酸的体积百分比浓度为0.1％～1.0％，磷酸的体积百分比浓度为70％～90％，刻蚀温度为140摄氏度～180摄氏度。
去除所述保护层130和牺牲单元层后，还可以包括：在半导体衬底100上形成浅沟槽隔离结构(未图示)，所述浅沟槽隔离结构覆盖鳍部150的部分侧壁；然后形成横跨鳍部150的栅极结构(未图示)，所述栅极结构覆盖部分鳍部150的顶部表面和侧壁；在所述栅极结构两侧的鳍部150中形成源漏区。
本发明还提供一种鳍式场效应晶体管，参考图6，包括：半导体衬底100；鳍部150，位于所述半导体衬底100上，所述鳍部150的侧壁具有凸起。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上由下到上依次形成若干层牺牲单元层，所述牺牲单元层包括底层牺牲层和位于底层牺牲层上的顶层牺牲层；
在所述若干层牺牲单元层上形成保护层，所述保护层的材料和所述底层牺牲层的材料相同；
采用各向异性干刻工艺刻蚀所述保护层和牺牲单元层直至暴露出半导体衬底表面，形成贯穿所述保护层和牺牲单元层厚度的沟槽；
对所述沟槽侧壁的牺牲单元层和保护层进行湿法刻蚀，所述湿法刻蚀对顶层牺牲层的刻蚀速率大于对底层牺牲层的刻蚀速率；
在湿法刻蚀后的沟槽内填充满鳍部，使所述鳍部的侧壁具有凸起；
去除所述保护层和牺牲单元层。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述湿法刻蚀对顶层牺牲层的刻蚀速率与所述湿法刻蚀对底层牺牲层的刻蚀速率的比值为10:1～25:1。
3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述湿法刻蚀的参数为：采用的刻蚀溶液为氢氟酸溶液，所述氢氟酸的体积百分比浓度为0.1％～1.0％，刻蚀温度为20摄氏度～25摄氏度。
4.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述底层牺牲层和所述顶层牺牲层的材料不同。
5.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，所述底层牺牲层的材料为氮化硅；所述顶层牺牲层的材料为氧化硅。
6.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述底层牺牲层和所述顶层牺牲层的材料相同，且所述底层牺牲层的表观密度大于所述顶层牺牲层的表观密度。
7.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述底层牺牲层的材料为氧化硅，形成所述底层牺牲层的工艺为等离子体增强化学气相沉积工艺；所述顶层牺牲层的材料为氧化硅，形成所述顶层牺牲层的工艺为亚大气压化学气相沉积工艺。
8.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述底层牺牲层的材料为氧化硅，形成所述底层牺牲层的工艺为等离子体增强原子层沉积工艺；所述顶层牺牲层的材料为氧化硅，形成所述顶层牺牲层的工艺为高密度等离子体化学气相沉积工艺。
9.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，各层底层牺牲层的厚度为5nm～10nm。
10.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，各层顶层牺牲层的厚度为5nm～10nm。
11.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍部的材料为硅、锗或锗化硅。
12.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述鳍部的工艺为选择性外延生长工艺。
13.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：形成横跨鳍部的栅极结构，所述栅极结构覆盖部分鳍部的顶部表面和侧壁。
14.一种鳍式场效应晶体管，其特征在于，包括：
半导体衬底；
鳍部，位于所述半导体衬底上，所述鳍部的侧壁具有凸起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006616.9A CN106952947B (zh) | 2016-01-06 | 2016-01-06 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006616.9A CN106952947B (zh) | 2016-01-06 | 2016-01-06 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106952947A true CN106952947A (zh) | 2017-07-14 |
| CN106952947B CN106952947B (zh) | 2019-11-01 |
Family
ID=59466251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610006616.9A Active CN106952947B (zh) | 2016-01-06 | 2016-01-06 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106952947B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807149A (zh) * | 2018-06-29 | 2018-11-13 | 中国科学院微电子研究所 | 一种纳米线沟道制作方法 |
| CN112141999A (zh) * | 2020-09-27 | 2020-12-29 | 地球山(北京)科技有限公司 | 一种mems器件的制造方法及mems器件 |
| EP3756223A4 (en) * | 2018-02-23 | 2021-09-22 | Intel Corporation | RIB SHAPING USING TEMPLATES AND THE RESULTING INTEGRATED CIRCUIT STRUCTURES |
| CN113555284A (zh) * | 2020-04-23 | 2021-10-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN115863252A (zh) * | 2023-01-29 | 2023-03-28 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251737B1 (en) * | 1999-11-04 | 2001-06-26 | United Microelectronics Corp. | Method of increasing gate surface area for depositing silicide material |
| KR100668511B1 (ko) * | 2005-12-27 | 2007-01-12 | 주식회사 하이닉스반도체 | 핀 트랜지스터 및 그 제조 방법 |
| US20070231997A1 (en) * | 2006-03-31 | 2007-10-04 | Doyle Brian S | Stacked multi-gate transistor design and method of fabrication |
| CN103681330A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍部及其形成方法 |
-
2016
- 2016-01-06 CN CN201610006616.9A patent/CN106952947B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251737B1 (en) * | 1999-11-04 | 2001-06-26 | United Microelectronics Corp. | Method of increasing gate surface area for depositing silicide material |
| KR100668511B1 (ko) * | 2005-12-27 | 2007-01-12 | 주식회사 하이닉스반도체 | 핀 트랜지스터 및 그 제조 방법 |
| US20070231997A1 (en) * | 2006-03-31 | 2007-10-04 | Doyle Brian S | Stacked multi-gate transistor design and method of fabrication |
| CN103681330A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍部及其形成方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3756223A4 (en) * | 2018-02-23 | 2021-09-22 | Intel Corporation | RIB SHAPING USING TEMPLATES AND THE RESULTING INTEGRATED CIRCUIT STRUCTURES |
| US11302790B2 (en) | 2018-02-23 | 2022-04-12 | Intel Corporation | Fin shaping using templates and integrated circuit structures resulting therefrom |
| US11749733B2 (en) | 2018-02-23 | 2023-09-05 | Intel Corporation | FIN shaping using templates and integrated circuit structures resulting therefrom |
| CN108807149A (zh) * | 2018-06-29 | 2018-11-13 | 中国科学院微电子研究所 | 一种纳米线沟道制作方法 |
| CN108807149B (zh) * | 2018-06-29 | 2020-10-02 | 中国科学院微电子研究所 | 一种纳米线沟道制作方法 |
| CN113555284A (zh) * | 2020-04-23 | 2021-10-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN113555284B (zh) * | 2020-04-23 | 2023-04-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN112141999A (zh) * | 2020-09-27 | 2020-12-29 | 地球山(北京)科技有限公司 | 一种mems器件的制造方法及mems器件 |
| CN112141999B (zh) * | 2020-09-27 | 2024-01-02 | 地球山(苏州)微电子科技有限公司 | 一种mems器件的制造方法及mems器件 |
| CN115863252A (zh) * | 2023-01-29 | 2023-03-28 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106952947B (zh) | 2019-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681347B (zh) | 制造FinFET器件的方法 | |
| CN105932060B (zh) | 无轻掺杂漏极的半导体结构及其制造方法 | |
| CN106952947A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN105097533B (zh) | 半导体结构的形成方法 | |
| CN106653751B (zh) | 半导体器件及其制造方法 | |
| KR102230428B1 (ko) | 에피택시 영역들의 체적 감소 | |
| CN105097649B (zh) | 半导体结构的形成方法 | |
| CN105719969B (zh) | 鳍式场效应管的形成方法 | |
| CN104733315B (zh) | 半导体结构的形成方法 | |
| CN106653675A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN109994547A (zh) | 半导体器件及其形成方法 | |
| CN106486374B (zh) | 半导体结构的形成方法 | |
| CN104253029B (zh) | 晶体管的形成方法 | |
| CN106158638B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104347409B (zh) | 半导体结构的形成方法 | |
| CN109950312A (zh) | 半导体器件及其形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN106158637B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| CN104425263B (zh) | 半导体结构的形成方法 | |
| CN106571298B (zh) | 半导体结构的形成方法 | |
| CN108630611A (zh) | 半导体结构及其形成方法 | |
| CN107785265A (zh) | 半导体器件的形成方法 | |
| CN104347414B (zh) | 鳍式场效应管的形成方法 | |
| CN109980003A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |