CN108807149A - 一种纳米线沟道制作方法 - Google Patents
一种纳米线沟道制作方法 Download PDFInfo
- Publication number
- CN108807149A CN108807149A CN201810712905.XA CN201810712905A CN108807149A CN 108807149 A CN108807149 A CN 108807149A CN 201810712905 A CN201810712905 A CN 201810712905A CN 108807149 A CN108807149 A CN 108807149A
- Authority
- CN
- China
- Prior art keywords
- material layer
- groove
- layer
- laminated construction
- until
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 177
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims description 165
- 238000010276 construction Methods 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000011241 protective layer Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- 238000005192 partition Methods 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 20
- 238000001039 wet etching Methods 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001534 heteroepitaxy Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本申请提供了一种纳米线沟道制作方法，在该方法中，作为纳米线沟道的纳米线是由一次外延生长的第三材料层通过后续刻蚀形成的。而且，随着外延材料的生长，外延材料与衬底之间的晶格失配越来越小，外延生长由异质生长机理变为同质生长机理，如此，使得生成的晶体质量越来越好。此外，在本申请实施例中，作为纳米线沟道的纳米线的第三材料层是外延生长在第一沟槽内，属于限制性外延生长，该限制性外延生长得到的外延材料的晶体质量比开放性外延生长得到的外延材料的晶体质量高。因此，通过本申请提供的纳米线沟道制作方法制成的沟道材料具有较高的晶体质量，从而有利于提高环栅纳米线器件的性能。
Description
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种纳米线沟道制作方法。
背景技术
5纳米以下集成电路技术中，现有的FinFET器件结构面临诸多挑战。环栅纳米线器件由于具有更好的沟道静电完整性、漏电流控制和载流子一维弹道输运等优势，被认为是未来可能取代FinFET的关键架构之一。
环栅纳米线器件是通过纳米线沟道与环栅结合的方式制成的。其中，为了保证环栅纳米线器件具有较高的电子或空穴迁移率，形成纳米线沟道的材料一般为晶体质量较高的单晶材料。
现有的纳米线沟道的一种制作方法是先采用外延生长的方式在硅衬底上交替生长硅/锗硅的叠层结构，然后通过选择性刻蚀方法刻蚀叠层结构中的一种材料层，剩余的另一种材料层作为纳米线沟道，例如，刻蚀掉锗硅，剩余硅作为纳米线，或者刻蚀掉硅，剩余锗硅作为纳米线。
这种制作纳米线沟道的方法的制作工艺与FinFet工艺类似，但是，交替外延生长不同材料的外延层却难以保证外延层的晶体质量，这是因为，每次改变外延材料时，都会引入晶格失配。因而，由现有的制作纳米线沟道的方法制成的纳米线沟道存在较大的晶格失配，晶体质量较差，从而使得环栅纳米线器件的性能难以提高。
发明内容
有鉴于此，本申请提供了一种纳米线沟道制作方法，以提高纳米线沟道的晶体质量，进而提高环栅纳米线器件的性能。
为了解决上述技术问题，本申请采用了如下技术方案：
一种纳米线沟道制作方法，包括：
提供半导体衬底；所述半导体衬底上形成有由第一材料层和第二材料层交替层叠的叠层结构；在所述叠层结构中，紧邻所述半导体衬底的层结构为第一材料层；所述第一材料层的厚度与待制成的纳米线沟道的截面的一个方向上的尺寸相等；
刻蚀所述叠层结构直至所述半导体衬底，以在所述叠层结构中形成第一沟槽；
在所述第一沟槽内外延生长第三材料层，并使所述第三材料层填满所述第一沟槽；
形成覆盖叠层结构和第一沟槽的保护层；
在相距所述第一沟槽预设距离的位置，对称刻蚀所述第一沟槽两侧的保护层和叠层结构，以在所述第一沟槽的两侧对称形成第二沟槽；
通过所述第二沟槽，横向刻蚀所述第二材料层以及与所述第二材料层处于相同深度的第三材料层，直至剩余的第三材料层形成隔断结构，其中，隔断的第三材料层作为纳米线沟道。
可选的，所述在相距所述第一沟槽预设距离的位置，对称刻蚀所述第一沟槽两侧的保护层和叠层结构，以在所述第一沟槽的两侧对称形成第二沟槽，具体包括：
在相距所述第一沟槽预设距离的位置，对称刻蚀所述第一沟槽两侧的保护层和叠层结构，直至所述叠层结构最底层的第一材料层，从而在所述第一沟槽的两侧对称形成第二沟槽。
可选的，所述刻蚀所述叠层结构直至所述半导体衬底，以在所述叠层结构中形成第一沟槽，具体包括：
采用干法刻蚀工艺刻蚀叠层结构，直至最底层的第一材料层的厚度达到预设厚度；
采用湿法腐蚀工艺腐蚀剩余的第一材料层，直至露出所述半导体衬底，从而在所述叠层结构中形成第一沟槽。
可选的，所述半导体衬底为硅衬底、III-V族化合物衬底和碳化硅衬底中的一种。
可选的，所述第二材料层为SiN层。
可选的，通过所述第二沟槽，横向刻蚀所述第二材料层，具体包括：
通过第二沟槽，采用磷酸溶液横向刻蚀SiN层，直至露出所述第三材料层的侧壁。
可选的，所述第三材料层的材料为锗硅。
可选的，横向刻蚀与所述第二材料层处于相同深度的第三材料层，直至剩余的第三材料层形成隔断结构，具体包括：
采用600至900℃的HCl气体各向同性刻蚀与所述第二材料层处于相同深度的第三材料层，直至剩余的第三材料层形成隔断结构。
可选的，所述第一材料层为二氧化硅层。
可选的，所述通过所述第二沟槽，横向刻蚀所述第二材料层以及与所述第二材料层处于相同深度的第三材料层，直至剩余的第三材料层形成隔断结构，具体包括：
通过所述的第二沟槽，横向刻蚀所述第二材料层直至露出所述第三材料层的侧壁；
横向刻蚀侧壁露出的第三材料层，直至剩余的第三材料层形成隔断结构。
相较于现有技术，本申请具有以下有益效果：
基于以上技术方案可知，本申请提供的纳米线沟道制作方法中，作为纳米线沟道的纳米线结构是由一次外延生长的第三材料层通过后续刻蚀形成的。如此，形成该纳米线沟道的材料在生长过程中不会因改变材料组分而出现晶格失配现象。而且，随着外延材料的生长，外延材料与衬底之间的晶格失配越来越小，外延生长由异质生长机理变为同质生长机理，如此，使得生成的晶体质量越来越好。此外，在本申请实施例中，作为纳米线沟道的纳米线的第三材料层是外延生长在第一沟槽内，属于限制性外延生长，该限制性外延生长得到的外延材料的晶体质量比开放性外延生长得到的外延材料的晶体质量高。因此，通过本申请提供的纳米线沟道制作方法制成的沟道材料具有较高的晶体质量，从而有利于提高环栅纳米线器件的性能。
附图说明
为了清楚地理解本申请的具体实施方式，下面将描述本申请具体实施方式时用到的附图做一简要说明。
图1是本申请实施例提供的本申请实施例提供的纳米线沟道制作方法流程示意图；
图2(1)至图2(7B)是本申请实施例提供的本申请实施例提供的纳米线沟道制作方法一系列制程对应的结构示意图；
图3是本申请实施例提供的纳米线沟道制作方法的一个示例流程示意图。
具体实施方式
为了解决背景技术部分所述的技术问题，本申请提供了一种新的纳米线沟道制作方法，该制作方法中，作为纳米线沟道的纳米线是由一次外延生长的第三材料层通过后续刻蚀形成的。如此，形成该纳米线沟道的材料在生长过程中不会因改变材料组分而出现晶格失配现象。而且，随着外延材料的生长，外延材料与衬底之间的晶格失配越来越小，外延生长由异质生长机理变为同质生长机理，如此，使得生成的晶体质量越来越好。此外，在本申请实施例中，作为纳米线沟道的纳米线的第三材料层是外延生长在第一沟槽内，属于限制性外延生长，该限制性外延生长得到的外延材料的晶体质量比开放性外延生长得到的外延材料的晶体质量高。因此，通过本申请提供的纳米线沟道制作方法制成的沟道材料具有较高的晶体质量，从而有利于提高环栅纳米线器件的性能。
下面结合附图对本申请提供的纳米线沟道制作方法的具体实施方式进行详细描述。
请参见图1至图2(7B)，本申请实施例提供的纳米线沟道制作方法包括以下步骤：
S101：提供半导体衬底；半导体衬底上形成有由第一材料层和第二材料层交替层叠的叠层结构；在叠层结构中，紧邻半导体衬底的层结构为第一材料层；第一材料层的厚度与待制成的纳米线沟道的截面的一个方向上的尺寸相等。
如图2(1)所示，半导体衬底200上形成有第一材料层201和第二材料层202交替层叠的叠层结构203，在该叠层结构203中，紧邻半导体衬底200的层结构为第一材料层201。
需要说明，在本申请实施例中，第一材料层201的厚度与待制成的纳米线沟道的长度相等。第二材料层202为牺牲层。作为示例，第一材料层201可以为二氧化硅层，第二材料层202可以为氮化硅层。为了简化制作工艺，第一材料层201和第二材料层202在湿法刻蚀时具有较大的选择比。另外，第一材料层201和第二材料层202的厚度可以均为纳米尺寸，例如为30nm。
作为示例，第一材料层201和第二材料层202可以采用薄膜沉积工艺交替沉积在半导体衬底200上。叠层结构203中的各层材料层的层数可以由环栅纳米线器件决定。
作为示例，该半导体衬底200可以为单晶衬底，例如可以为硅衬底、III-V族化合物衬底或者碳化硅衬底。
作为更具体示例，硅衬底可以为取向方向为(100)方向上的单晶硅衬底。III-V族化合物衬底就可以为GaAs衬底。
S102：刻蚀叠层结构直至半导体衬底，以在叠层结构中形成第一沟槽。
本步骤可以具体为：采用干法刻蚀工艺例如反应等离子体刻蚀工艺刻蚀叠层结构203，直至半导体衬底200，从而在叠层结构203中形成第一沟槽204，该第一沟槽204贯穿叠层结构203的上下表面。该步骤执行完对应的剖面结构示意图如图2(2)所示。
作为本步骤的一可选实施方式，为了降低干法刻蚀工艺对半导体衬底200的损伤，可以采用干法刻蚀工艺和湿法刻蚀工艺相结合的方式在叠层结构中形成第一沟槽。作为示例，S102可以具体包括以下步骤：
S1021：采用干法刻蚀工艺刻蚀叠层结构，直至最底层的第一材料层的厚度达到预设厚度。
在本申请示例中，为了降低干法刻蚀工艺对半导体衬底200的损伤，采用干法刻蚀工艺刻蚀到叠层结构的最底层的第一材料层或者最底层的第一材料层仅刻蚀一部分，从而使得最底层的第一材料层的厚度达到预设厚度。作为示例，该预设厚度可以为5nm。
S1022：采用湿法腐蚀工艺腐蚀剩余的第一材料层，直至露出所述半导体衬底，从而在所述叠层结构中形成第一沟槽。
根据第一材料层的材料特性，选择合适的湿法腐蚀溶液利用湿法腐蚀工艺腐蚀剩余的第一材料层，直至露出半导体衬底，从而在叠层结构中形成第一沟槽204。
S103：在第一沟槽内外延生长第三材料层，并使第三材料层填满第一沟槽。
采样外延生长工艺在第一沟槽内外延生长第三材料层205，并使第三材料层205填满第一沟槽。该步骤执行完对应的剖面结构示意图如图2(3)所示。
作为示例，该第三材料层205的材料可以与半导体衬底200的材料相适应。作为示例，当半导体衬底200为硅衬底时，第三材料层205可以为单晶硅，也可以为锗硅，还可以为III-V族化合物衬底。更具体地，该第三材料层205可以为锗含量为28％的锗硅。
S104：形成覆盖叠层结构和第一沟槽的保护层。
采用薄膜沉积工艺在叠层结构203和第一沟槽204上方形成覆盖叠层结构203和第一沟槽204的保护层206。作为示例，该保护层206的材料可以与第一材料层201的材料相同。更具体地，该保护层206可以为SiO2层。
该步骤执行完对应的剖面结构示意图如图2(4)所示。
S105：在相距第一沟槽预设距离的位置，对称刻蚀第一沟槽两侧的保护层和叠层结构，以在第一沟槽的两侧对称形成第二沟槽。
本步骤可以具体为：采用干法刻蚀工艺，在相距第一沟槽204预设距离的位置，对称刻蚀第一沟槽204两侧的保护层206和叠层结构203，从而在第一沟槽204的两侧对称形成两第二沟槽207。该步骤执行完对应的剖面结构示意图如图2(5)所示。
需要说明，预设距离可以等于0，也可以大于0。为了使得形成的纳米线沟道侧面由第二材料层支撑，该预设距离可以大于0。
另外，由于第三材料层的材料与半导体衬底200的材料之间存在一定的晶格失配，因此，一开始外延生长的第三材料层的晶体质量较差。为了保证环栅纳米线器件的性能，可以不将最初生长的第三材料层作为纳米线沟道，因此，作为本步骤的一可选实现方式，S105可以具体为：
在相距第一沟槽204预设距离的位置，对称刻蚀第一沟槽204两侧的保护层206和叠层结构203，直至叠层结构203最底层的第一材料层201，从而在第一沟槽201的两侧对称形成第二沟槽207。也就是说，在本申请实施例中，第二沟槽207形成于最底层第一材料层201的上方。
S106：通过第二沟槽，横向刻蚀第二材料层以及与第二材料层处于相同深度的第三材料层，直至剩余的第三材料层形成隔断结构，其中，隔断的第三材料层作为纳米线沟道。
本步骤可以具体包括：
S1061：通过第二沟槽207，横向刻蚀第二材料层201直至露出所述第三材料层205的侧壁。
本步骤可以采用湿法腐蚀工艺，将待刻蚀结构放入湿法腐蚀溶液中，通过第二沟槽207，湿法腐蚀溶液会横向腐蚀第二材料层201直至露出第三材料层205的侧壁。该步骤执行完对应的剖面结构示意图如图2(6)所示。
S1062：横向刻蚀侧壁露出的第三材料层205，直至剩余的第三材料层205形成隔断结构。
当第三材料层205为锗硅时，本步骤可以采用600至900℃的HCl气体各向同性刻蚀与所述第二材料层处于相同深度的第三材料层，直至剩余的第三材料层形成隔断结构，其中，隔断的第三材料层作为纳米线沟道。
作为更具体示例，本步骤可以采用700℃的HCl气体各向同性刻蚀与所述第二材料层处于相同深度的第三材料层。
该步骤执行完对应的剖面结构示意图和俯视图分别如图2(7A)和图2(7B)所示。从图2(7A)可知，纳米线沟道的两端被同深度的第一材料层所支撑。在图2(7B)中，虚线框表示埋嵌在保护层206下方的纳米线沟道。虚线框两侧的矩形框为第二沟槽207。
以上为本申请实施例提供的纳米线沟道的制作方法的具体实现方式。在该纳米线沟道制作方法中，作为纳米线沟道的纳米线结构是由一次外延生长的第三材料层通过后续刻蚀形成的。如此，形成该纳米线沟道的材料在生长过程中不会因改变材料组分而出现晶格失配现象。而且，随着外延材料的生长，外延材料与衬底之间的晶格失配越来越小，外延生长由异质生长机理变为同质生长机理，如此，使得生成的晶体质量越来越好。此外，在本申请实施例中，作为纳米线沟道的纳米线的第三材料层是外延生长在第一沟槽内，属于限制性外延生长，该限制性外延生长得到的外延材料的晶体质量比开放性外延生长得到的外延材料的晶体质量高。因此，通过本申请提供的纳米线沟道制作方法制成的沟道材料具有较高的晶体质量，从而有利于提高环栅纳米线器件的性能。
为了更清楚地理解本申请的上述具体实现方式，下面以一具体示例来描述本申请的具体实现方式。在该示例中，半导体衬底以单晶硅(取向(100))衬底为例说明。
请参见图3，本申请示例提供的纳米线沟道的制作方法包括以下步骤：
S301：在单晶硅衬底上交替生长SiO2层和SiN层，以形成由SiO2层和SiN层交替层叠的叠层结构，其中，SiO2层SiN层的厚度均为30nm。
S302：采用光刻刻蚀工艺在叠层结构上刻蚀出一宽度为30nm的第一沟槽，直至暴露硅衬底。
在本步骤中，为了降低干法刻蚀工艺对硅衬底的损伤，本步骤还可以采用干法刻蚀和湿法腐蚀相结合的方式在叠层结构上刻蚀出第一沟槽。作为示例，可以先采用干法刻蚀掉绝大部分材料层，最后留下5nm厚度的SiO2层由湿法HF腐蚀直至硅衬底暴露。
S303：采用外延生长工艺在第一沟槽的硅衬底上方外延生长锗硅，并平坦化，从而在第一沟槽内填满外延材料锗硅，该锗硅的锗含量为28％。
S304：在锗硅和叠层结构的上方形成SiO2层。
S305：采用光刻进行套刻，在锗硅两侧对称光刻出对称的第二沟槽，该第二沟槽的槽宽为30nm，该第二沟槽距离锗硅的距离为20nm，然后采用干法刻蚀工艺刻蚀至叠层结构最底层的SiO2层。
S306：通过第二沟槽，采用200℃的热磷酸溶液选择刻蚀叠层结构中的SiN层，直至暴露出锗硅的侧壁。
S307：通过第二沟槽，采用高温HCl气体各向同性腐蚀锗硅直至锗硅形成独立的纳米线，该纳米线的两端由二氧化硅支撑，该独立的纳米线为纳米线沟道。
该示例的各步骤对应的结构示意图如图2(1)至图2(7B)所示，为了简要起见，本示例未显示各步骤对应的结构示意图。以上为本申请实施例提供的具体实现方式。
Claims (10)
1.一种纳米线沟道制作方法，其特征在于，包括：
提供半导体衬底；所述半导体衬底上形成有由第一材料层和第二材料层交替层叠的叠层结构；在所述叠层结构中，紧邻所述半导体衬底的层结构为第一材料层；所述第一材料层的厚度与待制成的纳米线沟道的截面的一个方向上的尺寸相等；
刻蚀所述叠层结构直至所述半导体衬底，以在所述叠层结构中形成第一沟槽；
在所述第一沟槽内外延生长第三材料层，并使所述第三材料层填满所述第一沟槽；
形成覆盖叠层结构和第一沟槽的保护层；
在相距所述第一沟槽预设距离的位置，对称刻蚀所述第一沟槽两侧的保护层和叠层结构，以在所述第一沟槽的两侧对称形成第二沟槽；
通过所述第二沟槽，横向刻蚀所述第二材料层以及与所述第二材料层处于相同深度的第三材料层，直至剩余的第三材料层形成隔断结构，其中，隔断的第三材料层作为纳米线沟道。
2.根据权利要求1所述的方法，其特征在于，所述在相距所述第一沟槽预设距离的位置，对称刻蚀所述第一沟槽两侧的保护层和叠层结构，以在所述第一沟槽的两侧对称形成第二沟槽，具体包括：
在相距所述第一沟槽预设距离的位置，对称刻蚀所述第一沟槽两侧的保护层和叠层结构，直至所述叠层结构最底层的第一材料层，从而在所述第一沟槽的两侧对称形成第二沟槽。
3.根据权利要求1所述的方法，其特征在于，所述刻蚀所述叠层结构直至所述半导体衬底，以在所述叠层结构中形成第一沟槽，具体包括：
采用干法刻蚀工艺刻蚀叠层结构，直至最底层的第一材料层的厚度达到预设厚度；
采用湿法腐蚀工艺腐蚀剩余的第一材料层，直至露出所述半导体衬底，从而在所述叠层结构中形成第一沟槽。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述半导体衬底为硅衬底、III-V族化合物衬底和碳化硅衬底中的一种。
5.根据权利要求1或2所述的方法，其特征在于，所述第二材料层为SiN层。
6.根据权利要求5所述的方法，其特征在于，通过所述第二沟槽，横向刻蚀所述第二材料层，具体包括：
通过第二沟槽，采用磷酸溶液横向刻蚀SiN层，直至露出所述第三材料层的侧壁。
7.根据权利要求1-3任一项所述的方法，其特征在于，所述第三材料层的材料为锗硅。
8.根据权利要求7所述的方法，其特征在于，横向刻蚀与所述第二材料层处于相同深度的第三材料层，直至剩余的第三材料层形成隔断结构，具体包括：
采用600至900℃的HCl气体各向同性刻蚀与所述第二材料层处于相同深度的第三材料层，直至剩余的第三材料层形成隔断结构。
9.根据权利要求1-3任一项所述的方法，其特征在于，所述第一材料层为二氧化硅层。
10.根据权利要求1所述的方法，其特征在于，所述通过所述第二沟槽，横向刻蚀所述第二材料层以及与所述第二材料层处于相同深度的第三材料层，直至剩余的第三材料层形成隔断结构，具体包括：
通过所述的第二沟槽，横向刻蚀所述第二材料层直至露出所述第三材料层的侧壁；
横向刻蚀侧壁露出的第三材料层，直至剩余的第三材料层形成隔断结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810712905.XA CN108807149B (zh) | 2018-06-29 | 2018-06-29 | 一种纳米线沟道制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810712905.XA CN108807149B (zh) | 2018-06-29 | 2018-06-29 | 一种纳米线沟道制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807149A true CN108807149A (zh) | 2018-11-13 |
| CN108807149B CN108807149B (zh) | 2020-10-02 |
Family
ID=64073072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810712905.XA Active CN108807149B (zh) | 2018-06-29 | 2018-06-29 | 一种纳米线沟道制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807149B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110164762A (zh) * | 2019-05-24 | 2019-08-23 | 中国科学院微电子研究所 | 纳米线、纳米线围栅器件以及纳米孔筛的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102496563A (zh) * | 2011-12-16 | 2012-06-13 | 上海集成电路研发中心有限公司 | 一种单晶硅衬底上制备硅纳米线的方法 |
| US20120319178A1 (en) * | 2011-06-15 | 2012-12-20 | International Business Machines Corporation | Double gate planar field effect transistors |
| CN106952947A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
-
2018
- 2018-06-29 CN CN201810712905.XA patent/CN108807149B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120319178A1 (en) * | 2011-06-15 | 2012-12-20 | International Business Machines Corporation | Double gate planar field effect transistors |
| CN102496563A (zh) * | 2011-12-16 | 2012-06-13 | 上海集成电路研发中心有限公司 | 一种单晶硅衬底上制备硅纳米线的方法 |
| CN106952947A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110164762A (zh) * | 2019-05-24 | 2019-08-23 | 中国科学院微电子研究所 | 纳米线、纳米线围栅器件以及纳米孔筛的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807149B (zh) | 2020-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727051B2 (en) | Semiconductor nanowire fabrication | |
| CN103871894B (zh) | 半导体器件及其形成方法 | |
| CN106910716B (zh) | Si基高迁移率CMOS装置的制造方法及所得装置 | |
| CN103972059B (zh) | 用于在沟槽中形成半导体区的方法 | |
| US20150206743A1 (en) | Silicon carbide epitaxy | |
| US8575009B2 (en) | Two-step hydrogen annealing process for creating uniform non-planar semiconductor devices at aggressive pitch | |
| US20120187418A1 (en) | Semiconductor structure and method for manufacturing the same | |
| US9620360B1 (en) | Fabrication of semiconductor junctions | |
| CN103633115B (zh) | 用于多栅极晶体管的装置和方法 | |
| US9633891B2 (en) | Method for forming a transistor structure comprising a fin-shaped channel structure | |
| US9947689B2 (en) | Semiconductor device structure with 110-PFET and 111-NFET current flow direction | |
| CN103779210A (zh) | FinFET鳍状结构的制造方法 | |
| CN103426764A (zh) | 晶体管的形成方法 | |
| CN110211960A (zh) | 一种3d nand存储器件及其制造方法 | |
| JP6804778B2 (ja) | シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法 | |
| US9548355B1 (en) | Compound finFET device including oxidized III-V fin isolator | |
| CN105745769B (zh) | 在异质衬底上制造半导体结构的方法 | |
| EP3185299B1 (en) | Self-alligned nanostructures for semi-conductor device | |
| CN110265403A (zh) | 一种3d nand存储器件及其制造方法 | |
| US9917153B2 (en) | Method for producing a microelectronic device | |
| CN108807149A (zh) | 一种纳米线沟道制作方法 | |
| CN103700582B (zh) | 一种锗纳米线叠层结构的制作方法 | |
| KR101556090B1 (ko) | 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법 | |
| KR102041830B1 (ko) | 반도체 나노와이어의 제조방법 및 그를 이용한 반도체 나노와이어 센서의 제조방법 | |
| JP2024537776A (ja) | ３色３ｄ ｄｒａｍスタックおよび製作する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |