CN115692480A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115692480A
CN115692480A CN202110855630.7A CN202110855630A CN115692480A CN 115692480 A CN115692480 A CN 115692480A CN 202110855630 A CN202110855630 A CN 202110855630A CN 115692480 A CN115692480 A CN 115692480A
Authority
CN
China
Prior art keywords
layer
side wall
initial
forming
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110855630.7A
Other languages
English (en)
Inventor
汪涵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Ic Technology Innovation Center Beijing Co ltd
Original Assignee
North Ic Technology Innovation Center Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Ic Technology Innovation Center Beijing Co ltd filed Critical North Ic Technology Innovation Center Beijing Co ltd
Priority to CN202110855630.7A priority Critical patent/CN115692480A/zh
Priority to US17/875,845 priority patent/US20230033603A1/en
Publication of CN115692480A publication Critical patent/CN115692480A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中结构包括：衬底；位于衬底上且沿衬底表面法线方向重叠的若干沟道层；位于衬底上的栅极结构，栅极结构包围沟道层；位于栅极结构侧壁表面的外侧墙，所述外侧墙的侧壁相对于沟道层端面凹陷；位于栅极结构两侧鳍部结构内的源漏开口；位于相邻的沟道层之间的隔离凹槽；位于隔离凹槽内的内侧墙；位于源漏开口内的源漏掺杂层；位于隔离层上的介质层，介质层覆盖若干沟道层和栅极结构。通过对初始外侧墙进行减薄处理，使得形成的外侧墙能够暴露出牺牲层的另外两个面，进而在后续刻蚀部分牺牲层时，使得刻蚀容易能够与牺牲层的三个面进行接触，降低刻蚀的工艺难度，减少刻蚀副产物的残留，以及提升隔离凹槽的形貌。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)是现代集成电路中最重要的元件之一，MOSFET的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的进一步发展，栅极尺寸进一步缩，传统的鳍式场效应晶体管在夹断关态电流上存在限制，同时也在增大工作电流上也存在着限制。具体是由于传统的鳍式场效应晶体管只通过三面栅极来控制沟道，同时沟道区只有鳍部中靠近顶部表面和侧壁的区域，这对既不利于栅对沟道的控制，同时使得鳍部中用于作为沟道区的体积较小，对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种(gate all around，GAA)结构的MOSFET，这既使得栅极可以全方位控制沟道，进一步降低关态电流，也可以使得用于作为沟道区的体积增加，从而的增大了GAA结构MOSFET的工作电流。
然而，现有技术中的GAA结构在形成过程中仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构，包括：衬底；位于所述衬底上的若干沟道层，若干所述沟道层沿所述衬底表面法线方向垂直堆叠，且所述沟道层沿第一方向延伸，所述第一方向平行于所述衬底表面；位于所述衬底上的隔离层，所述隔离层的顶部表面不高于位于底层的所述沟道层的顶部表面；位于相邻的所述沟道层端部之间的隔离凹槽；位于所述隔离凹槽内的内侧墙，所述内侧墙在所述衬底表面法线方向上垂直隔离所述沟道层，使得相邻的所述沟道层之间悬空；位于所述隔离层上的栅极结构，所述栅极结构沿第二方向包围若干所述沟道层，所述第二方向与所述第一方向垂直，且所述第二方向平行于衬底表面；位于所述栅极结构侧壁表面的外侧墙，在所述第一方向上，所述外侧墙的侧壁相对于所述沟道层端面凹陷；位于所述栅极结构两侧的源漏掺杂层，所述源漏掺杂层表面、所述内侧墙表面以及所述沟道层的端面垂直共面；位于所述隔离层上的介质层，所述介质层覆盖所述栅极结构和若干所述沟道层，且所述介质层暴露出所述栅极结构的顶部表面。
可选的，所述隔离凹槽包括沿所述第二方向排布的第一边角凹槽、中间凹槽以及第二边角凹槽；所述第一边角凹槽和所述第二边角凹槽沿所述第一方向的尺寸大于所述中间凹槽沿所述第一方向的尺寸。
可选的，所述内侧墙包括位于所述第一边角凹槽内的第一边角层、位于所述中间凹槽内的中间层、以及位于所述第二边角凹槽内的第二边角层。
可选的，所述外侧墙的侧壁相对于所述沟道层端面凹陷的范围为：1纳米～5纳米。
可选的，所述内侧墙的材料包括氮化硅。
相应的，本发明的技术方案中还提供了一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成若干初始沟道层和若干初始牺牲层，若干所述初始沟道层和若干所述初始牺牲层沿所述衬底表面法线方向垂直间隔堆叠，且所述初始沟道层和所述初始牺牲层沿第一方向延伸，所述第一方向平行于衬底表面；在所述衬底上形成隔离层，所述隔离层的顶部表面不高于位于底层的所述初始沟道层的顶部表面；在所述衬底上形成伪栅结构以及位于所述伪栅结构侧壁表面的初始外侧墙，所述伪栅结构沿第二方向横跨于若干所述初始沟道层和若干所述初始牺牲层上，所述第二方向与所述第一方向垂直，且所述第二方向平行于衬底表面；以所述伪栅结构和所述初始外侧墙为掩膜刻蚀若干所述初始沟道层和若干所述初始牺牲层，形成源漏开口、以及若干沟道层和若干牺牲层；在形成所述源漏开口之后，减薄所述初始外侧墙以形成外侧墙，所述外侧墙平行于第一方向的尺寸小于所述初始外侧墙平行于第一方向的尺寸；回刻蚀所述源漏开口暴露出的部分所述牺牲层，在相邻的所述沟道层之间形成隔离凹槽；在所述隔离凹槽内形成内侧墙；在所述源漏开口内形成源漏掺杂层，所述源漏掺杂层表面、所述内侧墙表面以及所述沟道层的端面垂直共面；在所述隔离层上形成介质层，所述介质层覆盖所述伪栅结构、若干所述沟道层以及若干所述牺牲层，且所述介质层暴露出所述伪栅结构的顶部表面。
可选的，所述隔离凹槽包括沿所述第二方向排布的第一边角凹槽、中间凹槽以及第二边角凹槽；所述第一边角凹槽和所述第二边角凹槽沿所述第一方向的尺寸大于所述中间凹槽沿所述第一方向的尺寸。
可选的，所述内侧墙包括位于所述第一边角凹槽内的第一边角层、位于所述中间凹槽内的中间层、以及位于所述第二边角凹槽内的第二边角层。
可选的，所述外侧墙平行于第一方向的尺寸小于所述初始外侧墙平行于第一方向的尺寸的范围为：1纳米～5纳米。
可选的，减薄所述初始外侧墙的工艺包括：各向同性刻蚀工艺。
可选的，所述内侧墙的形成方法包括：在所述隔离凹槽内、所述源漏开口侧壁与底部表面、所述外侧墙的侧壁、以及所述伪栅结构的顶部表面形成第一初始内侧墙；回刻蚀第一初始内侧墙，直至暴露出所述源漏开口底部表面与所述伪栅结构顶部表面为止，形成第二初始内侧墙；回刻蚀所述第二初始内侧墙，直至暴露出所述外侧墙和所述沟道层的侧壁为止，形成所述内侧墙。
可选的，形成所述第一初始内侧墙的工艺包括物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。
可选的，所述内侧墙的材料包括氮化硅。
可选的，在形成所述介质层之后，还包括：去除所述伪栅结构，在所述介质层内形成栅极开口；去除所述栅极开口暴露出所述的牺牲层，在相邻的所述沟道层之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层。
可选的，所述牺牲层的材料和所述沟道层的材料不同。
可选的，所述牺牲层的材料包括硅锗；所述沟道层的材料包括硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的结构中，包括：位于所述栅极结构侧壁表面的外侧墙，在所述第一方向上，所述外侧墙的侧壁相对于所述沟道层端面凹陷。通过对初始外侧墙进行减薄处理，使得形成的所述外侧墙能够暴露出牺牲层的另外两个面，进而在形成所述隔离凹槽的过程中，使得刻蚀容易能够与所述牺牲层的三个面进行接触，降低刻蚀的工艺难度，减少刻蚀副产物的残留，以及提升隔离凹槽的形貌。
另外，由于所述外侧墙的侧壁相对于所述沟道层端面凹陷，使得所述外侧墙能够暴露出所述沟道层的另外两个面，进而保证所述源漏掺杂层与所述沟道层之间的接触面积增大，有利于提高器件的工作电流。
进一步，所述隔离凹槽包括沿所述第二方向排布的第一边角凹槽、中间凹槽以及第二边角凹槽；所述第一边角凹槽和所述第二边角凹槽沿所述第一方向的尺寸大于所述中间凹槽沿所述第一方向的尺寸；所述内侧墙包括位于所述第一边角凹槽内的第一边角层、位于所述中间凹槽内的中间层、以及位于所述第二边角凹槽内的第二边角层。由于刻蚀工艺难度降低，使得最终形成的隔离凹槽的第一边角凹槽和第二边角凹槽的尺寸较大，进而使得所述内侧墙中位于所述第一边角凹槽和所述第二边角凹槽内的第一边角层和第二边角层的尺寸也较大，提升了所述内侧墙的隔离效果，降低了所述栅极结构和所述源漏掺杂层之间漏电问题的发生。
进一步，所述外侧墙的侧壁相对于所述沟道层端面凹陷的范围为：1纳米～5纳米。当所述外侧墙的侧壁相对于所述沟道层端面凹陷的范围小于1纳米时，使得所述外侧墙暴露出所述牺牲层另外两个面的面积较小，使得后续形成的隔离凹槽的形貌还是会存在缺陷；当所述外侧墙的侧壁相对于所述沟道层端面凹陷的范围大于5纳米时，使得所述外侧墙保留的厚度较小，进而影响所述外侧墙的隔离效果，容易发生相邻栅极结构漏电的问题。
本发明的技术方案的形成方法中，在形成所述源漏开口之后，减薄所述初始外侧墙以形成外侧墙，所述外侧墙平行于第一方向的尺寸小于所述初始外侧墙平行于第一方向的尺寸。通过对所述初始外侧墙进行减薄处理，使得形成的所述外侧墙能够暴露出所述牺牲层的另外两个面，进而在后续刻蚀部分所述牺牲层时，使得刻蚀容易能够与所述牺牲层的三个面进行接触，降低刻蚀的工艺难度，减少刻蚀副产物的残留，以及提升隔离凹槽的形貌。
另外，由于所述外侧墙平行于第一方向的尺寸小于所述初始外侧墙平行于第一方向的尺寸，使得形成的所述外侧墙也能够暴露出所述沟道层的另外两个面，进而保证所述源漏掺杂层与所述沟道层之间的接触面积增大，有利于提高器件的工作电流。
进一步，所述隔离凹槽包括沿所述第二方向排布的第一边角凹槽、中间凹槽以及第二边角凹槽；所述第一边角凹槽和所述第二边角凹槽沿所述第一方向的尺寸大于所述中间凹槽沿所述第一方向的尺寸；所述内侧墙包括位于所述第一边角凹槽内的第一边角层、位于所述中间凹槽内的中间层、以及位于所述第二边角凹槽内的第二边角层。由于刻蚀工艺难度降低，使得最终形成的隔离凹槽的第一边角凹槽和第二边角凹槽的尺寸较大，进而使得所述内侧墙中位于所述第一边角凹槽和所述第二边角凹槽内的第一边角层和第二边角层的尺寸也较大，提升了所述内侧墙的隔离效果，降低了后续栅极结构和源漏掺杂层之间漏电问题的发生。
进一步，所述外侧墙平行于第一方向的尺寸小于所述沟道层平行于第一方向的尺寸的范围为：1纳米～5纳米。当所述外侧墙平行于第一方向的尺寸小于所述初始外侧墙平行于第一方向的尺寸的范围小于1纳米时，使得所述外侧墙暴露出所述牺牲层另外两个面的面积较小，使得后续形成的隔离凹槽的形貌还是会存在缺陷；当所述外侧墙平行于第一方向的尺寸小于所述初始外侧墙平行于第一方向的尺寸的范围大于5纳米时，使得所述外侧墙保留的厚度较小，进而影响所述外侧墙的隔离效果，容易发生相邻栅极结构漏电的问题。
附图说明
图1和图2是一种半导体结构的结构示意图；
图3至图17是本发明半导体结构形成方法实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中的GAA结构在形成过程中仍存在诸多问题。以下将结合附图进行具体说明。
请参考图1，提供衬底100；提供衬底100，所述衬底100上若干沿所述衬底100表面法线方向重叠的初始牺牲层、以及位于相邻两层所述初始牺牲层之间的初始沟道层(未图示)，且所述初始牺牲层和所述初始沟道层沿第一方向X延伸；在所述衬底100上形成伪栅结构103，所述伪栅结构103沿第二方向Y横跨若干所述初始牺牲层和若干所述初始沟道层，所述第二方向Y与所述第一方向X垂直；在所述伪栅结构103的侧壁形成外侧墙104；以所述伪栅结构103和所述外侧墙104为掩膜刻蚀若干所述初始牺牲层和若干所述初始沟道层，形成源漏开口105、以及若干牺牲层101和若干沟道层102。
请参考图2，刻蚀所述源漏开口105暴露出的部分所述牺牲层101，在相邻的所述沟道层102之间形成隔离凹槽(未标示)；在所述隔离凹槽内形成内侧墙106。
在本实施例中，由于在以所述伪栅结构103和所述外侧墙104为掩膜刻蚀若干所述初始牺牲层和若干所述初始沟道层之后，所述牺牲层101仅暴露出来一面。在刻蚀所述源漏开口105暴露出的部分所述牺牲层101的过程中，刻蚀溶液仅能与所述牺牲层101的一个面接触，刻蚀的工艺难度较大，容易导致刻蚀副产物的残留，且形成的所述隔离凹槽的形貌也不好。具体的表现形式为所述隔离凹槽的边角区域深度较小，进而使得位于所述边角区域的内侧墙106不能起到很好的隔离效果，容易在后续发生栅极结构和源漏掺杂层之间漏电的问题。
在此基础上，本发明提供一种半导体结构及其形成方法，通过对所述初始外侧墙进行回刻蚀处理，使得形成的所述外侧墙能够暴露出所述牺牲层的另外两个面，进而在后续刻蚀部分所述牺牲层时，使得刻蚀容易能够与所述牺牲层的三个面进行接触，进而降低刻蚀所述牺牲层的工艺难度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图17是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图3，提供衬底200。
在本实施例中，所述衬底200的材料为硅。
请参考图4，在所述衬底200上形成若干初始沟道层201和若干初始牺牲层101，若干所述初始沟道层201和若干所述初始牺牲层202沿所述衬底200表面法线方向垂直间隔堆叠，且所述初始沟道层201和所述初始牺牲层202沿第一方向X延伸，所述第一方向X平行于衬底200表面。
在本实施例中，在所述衬底200上形成若干初始沟道层201和若干初始牺牲层101的方法包括：在所述衬底200上形成若干沿所述衬底200表面法线方向重叠的沟道材料膜、以及位于相邻两层沟道材料膜中的牺牲材料膜；在所述鳍部材料膜上形成图形化层(未图示)；以所述图形化层为掩膜刻蚀所述若干所述沟道材料膜和若干所述牺牲材料膜，形成若干所述初始沟道层201和若干所述初始牺牲层101。
所述初始牺牲层202的材料和所述初始沟道层201的材料不同。其目的是在后续形成栅极结构时，需要将后续形成的牺牲层去除，因此通过采用不同材料的所述初始牺牲层202和所述初始沟道层201具有较大的刻蚀选择比，减小在去除所述牺牲层的过程中对沟道层的损伤。
在本实施例中，所述初始牺牲层202的材料为硅锗；所述初始沟道层201的材料为硅。在其他实施例中，所述初始牺牲层的材料还可以为锗；所述初始沟道层的材料为硅锗。
请参考图5，在所述衬底200上形成隔离层203，所述隔离层202的顶部表面不高于位于底层的所述初始沟道层201的顶部表面。
在本实施例中，所述隔离层203的形成方法包括：在所述衬底200上形成隔离材料层(未图示)，所述隔离材料层覆盖若干所述初始沟道层201和若干所述初始牺牲层101的侧壁；回刻蚀所述隔离材料层，形成所述隔离层203。
所述隔离层203的材料包括氧化硅或氮化硅。在本实施例中，所述隔离层203的材料采用氮化硅。
请参考图6，在形成所述隔离层203之后，在所述衬底200上形成伪栅结构204以及位于所述伪栅结构204侧壁表面的初始外侧墙205，所述伪栅结构204沿第二方向Y横跨于若干所述初始沟道层和若干所述初始牺牲层上，所述第二方向Y与所述第一方向X垂直，且所述第二方向Y平行于衬底200表面。
在本实施例中，所述伪栅结构204包括：栅介质层、位于所述栅介质层上的伪栅层、以及位于所述伪栅层上的保护层(未标示)。
在本实施例中，所述伪栅层的材料采用多晶硅；在其他实施例中，所述伪栅层的材料还可以采用非晶硅。
在本实施例中，所述保护层的材料采用氮化硅；在其他实施例中，所述保护层的材料还可以采用氧化硅。
在本实施例中，所述初始外侧墙205的形成方法包括：在所述伪栅结构204的侧壁和顶部表面、以及所述隔离层203的顶部表面形成外侧墙材料层(未图示)；回刻蚀所述外侧墙材料层，直至暴露出所述伪栅结构204和所述隔离层203的顶部表面为止，形成所述初始外侧墙205。
在本实施例中，所述外侧墙材料层的形成工艺采用原子层沉积工艺。
请参考图7，以所述伪栅结构204和所述初始外侧墙205为掩膜刻蚀若干所述初始沟道层201和若干所述初始牺牲层202，形成源漏开口206、以及若干沟道层213和若干牺牲层214。
在本实施例中，所述源漏开口206作用为后续形成的所述源漏掺杂层提供空间。
请参考图8和图9，图8是半导体结构立体图，图9是图8中沿A-A线截面示意图，在形成所述源漏开口206之后，减薄所述初始外侧墙205以形成外侧墙207，所述外侧墙207平行于第一方向X的尺寸小于所述初始外侧墙205平行于第一方向X的尺寸。
在本实施例中，通过对所述初始外侧墙205进行减薄处理，使得形成的所述外侧墙207能够暴露出所述牺牲层214的另外两个面，进而在后续刻蚀部分所述牺牲层214时，使得刻蚀容易能够与所述牺牲层214的三个面进行接触，降低刻蚀的工艺难度，减少刻蚀副产物的残留，以及提升后续形成的隔离凹槽的形貌。
在本实施例中，所述外侧墙207平行于第一方向X的尺寸小于所述初始外侧墙205平行于第一方向X的尺寸的范围为：1纳米～5纳米。
当所述外侧墙207平行于第一方向X的尺寸小于所述初始外侧墙205平行于第一方向X的尺寸的范围小于1纳米时，使得所述外侧墙207暴露出所述牺牲层214另外两个面的面积较小，使得后续形成的隔离凹槽的形貌还是会存在缺陷；当所述外侧墙207平行于第一方向X的尺寸小于所述初始外侧墙205平行于第一方向X的尺寸的范围大于5纳米时，使得所述外侧墙207保留的厚度较小，进而影响所述外侧墙207的隔离效果，容易发生相邻栅极结构漏电的问题。
在本实施例中，减薄所述初始外侧墙205的工艺采用各向同性刻蚀工艺。
请参考图10至图12，图10是半导体结构立体图，图11是图10中沿B-B线截面示意图，图12是图11中A部分俯视图，回刻蚀所述源漏开口206暴露出的部分所述牺牲层214，在相邻的所述沟道层213之间形成隔离凹槽208。
由于，形成的所述外侧墙207能够暴露出所述牺牲层214的另外两个面，因此在回刻蚀所述源漏开口206暴露出的部分所述牺牲层214时，位于边角区域的牺牲层214会接触到更多的刻蚀溶液，进而使得边角区域的牺牲层214刻蚀的较快。
因此，最终形成的所述隔离凹槽208包括沿所述第二方向Y排布的第一边角凹槽208a、中间凹槽208b以及第二边角凹槽208c；所述第一边角凹槽208a和所述第二边角凹槽208c沿所述第一方向X的尺寸大于所述中间凹槽208b沿所述第一方向X的尺寸。
在本实施例中，所述隔离凹槽208的作用是为后续形成的内侧墙提供空间。通过所述内侧墙能够保证后续形成的栅极结构和源漏掺杂层之间的电学隔离。
请参考图13和图14，图13和图11的视图方向一致，图14是图13中B部分俯视图，在所述隔离凹槽208内形成内侧墙209。
在本实施例中，所述内侧墙209的形成方法包括：在所述隔离凹槽208内、所述源漏开口206侧壁与底部表面、所述外侧墙207的侧壁、以及所述伪栅结构204的顶部表面形成第一初始内侧墙(未图示)；回刻蚀第一初始内侧墙，直至暴露出所述源漏开口206底部表面与所述伪栅结构204顶部表面为止，形成第二初始内侧墙(未图示)；回刻蚀所述第二初始内侧墙，直至暴露出所述外侧墙207和所述沟道层213的侧壁为止，形成所述内侧墙209。
形成所述第一初始内侧墙的工艺包括物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。在本实施例中，形成所述第一初始内侧墙的工艺采用原子层沉积工艺。
由于所述内侧墙209用于填充所述隔离凹槽208，因此最终形成的内侧墙209的形貌与所述隔离凹槽208的形貌一致。
所述内侧墙209位于所述第一边角凹槽208a内的第一边角层209a、位于所述中间凹槽208b内的中间层209b、以及位于所述第二边角凹槽208c内的第二边角层209c。
由于，所述内侧墙209中位于所述第一边角凹槽208a和所述第二边角凹槽208c内的第一边角层209a和第二边角层209c的尺寸较大，因此，能够有效提升所述内侧墙209的隔离效果，降低了后续栅极结构和源漏掺杂层之间漏电问题的发生。
在本实施例中，所述内侧墙209的材料采用氮化硅。
请参考图15，在形成所述内侧墙209之后，在所述源漏开口206内形成源漏掺杂层210，所述源漏掺杂层210内具有源漏离子，且所述源漏掺杂层210表面、所述内侧墙209表面以及所述沟道层213的端面垂直共面。
在本实施例中，由于所述对所述初始外侧墙205进行了减薄处理，使得形成的所述外侧墙207也能够暴露出所述沟道层213的另外两个面，进而保证所述源漏掺杂层210与所述沟道层213之间的接触面积增大，有利于提高器件的工作电流。
在本实施例中，所述源漏掺杂层210的形成工艺包括外延生长工艺；在所述源漏掺杂层210内掺杂所述源漏离子的工艺包括原位掺杂工艺。
当所述半导体结构为P型器件时，所述源漏掺杂层210的材料包括：硅、锗或硅锗；所述源漏离子为P型离子，所述源漏离子包括硼离子、BF2-离子或铟离子；当所述半导体结构为N型器件时，所述源漏掺杂层210的材料包括：硅、砷化镓或铟镓砷；所述源漏离子为N型离子，所述源漏离子包括磷离子或砷离子。
在本实施例中，所述半导体结构为N型器件，所述源漏掺杂层210的材料采用硅，所述源漏离子采用磷离子。
请参考图16，在形成所述源漏掺杂层210之后，在所述隔离层203上形成介质层211，所述介质层211覆盖所述伪栅结构204、若干所述沟道层213以及若干所述牺牲层214，且所述介质层211暴露出所述伪栅结构204的顶部表面。
在本实施例中，所述介质层211的形成方法包括：在所述源漏掺杂层210与所述伪栅结构204上形成初始介质层(未图示)，所述初始介质层覆盖所述伪栅结构204的顶部表面和侧壁表面；平坦化所述初始介质层，直至暴露出伪栅结构204顶部的保护层表面为止，形成所述介质层211。
在本实施例中，所述介质层211的材料采用氧化硅。
请参考图17，在形成所述介质层211之后，去除所述伪栅结构204，在所述介质层211内形成栅极开口(未图示)；去除所述栅极开口暴露出所述的牺牲层214，在相邻的所述沟道层213之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构212，所述栅极结构212包围所述沟道层213。
在本实施例中，所述栅极结构212包括栅极层。
所述栅极层的材料为金属，所述金属材料包括铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。在本实施例中，所述栅极层218的材料采用钨。
相应的，本发明的实施例中还提供了一种半导体结构，请继续参考图17，包括：衬底200；位于所述衬底200上的若干沟道层213，若干所述沟道层213沿所述衬底200表面法线方向垂直堆叠，且所述沟道层213沿第一方向X延伸，所述第一方向X平行于所述衬底200表面；位于所述衬底200上的隔离层203，所述隔离层203的顶部表面不高于位于底层的所述沟道层213的顶部表面；位于相邻的所述沟道层213端部之间的隔离凹槽208；位于所述隔离凹槽208内的内侧墙209，所述内侧墙209在所述衬底200表面法线方向上垂直隔离所述沟道层213，使得相邻的所述沟道层213之间悬空；位于所述隔离层203上的栅极结构212，所述栅极结构212沿第二方向Y包围若干所述沟道层213，所述第二方向Y与所述第一方向X垂直，且所述第二方向Y平行于衬底200表面；位于所述栅极结构212侧壁表面的外侧墙207，在所述第一方向X上，所述外侧墙207的侧壁相对于所述沟道层213端面凹陷；位于所述栅极结构212两侧的源漏掺杂层210，所述源漏掺杂层210表面、所述内侧墙209表面以及所述沟道层213的端面垂直共面；位于所述隔离层203上的介质层211，所述介质层211覆盖所述栅极结构212和若干所述沟道层213，且所述介质层211暴露出所述栅极结构212的顶部表面。
在本实施例中，包括：位于所述栅极结构212侧壁表面的外侧墙207，在所述第一方向X上，所述外侧墙207的侧壁相对于所述沟道层213端面凹陷。通过对初始外侧墙进行减薄处理，使得形成的所述外侧墙207能够暴露出牺牲层214的另外两个面，进而在形成所述隔离凹槽208的过程中，使得刻蚀容易能够与所述牺牲层214的三个面进行接触，降低刻蚀的工艺难度，减少刻蚀副产物的残留，以及提升所述隔离凹槽208的形貌。
另外，由于所述外侧墙207的侧壁相对于所述沟道层213端面凹陷，使得所述外侧墙207能够暴露出所述沟道层213的另外两个面，进而保证所述源漏掺杂层210与所述沟道层213之间的接触面积增大，有利于提高器件的工作电流。
在本实施例中，所述隔离凹槽208包括沿所述第二方向Y排布的第一边角凹槽208a、中间凹槽208b以及第二边角凹槽208c；所述第一边角凹槽208a和所述第二边角凹槽208c沿所述第一方向X的尺寸大于所述中间凹槽208b沿所述第一方向X的尺寸。
在本实施例中，所述内侧墙209位于所述第一边角凹槽208a内的第一边角层209a、位于所述中间凹槽208b内的中间层209b、以及位于所述第二边角凹槽208c内的第二边角层209c。由于，所述内侧墙209中位于所述第一边角凹槽208a和所述第二边角凹槽208c内的第一边角层209a和第二边角层209c的尺寸较大，因此，能够有效提升所述内侧墙209的隔离效果，降低了所述栅极结构212和所述源漏掺杂层210之间漏电问题的发生。
在本实施例中，所述外侧墙207的侧壁相对于所述沟道层213端面凹陷的范围为：1纳米～5纳米。
当所述外侧墙207的侧壁相对于所述沟道层213端面凹陷的范围小于1纳米时，使得所述外侧墙207暴露出牺牲层213另外两个面的面积较小，使得后续形成的隔离凹槽的形貌还是会存在缺陷；当所述外侧墙207的侧壁相对于所述沟道层213端面凹陷的范围大于5纳米时，使得所述外侧墙207保留的厚度较小，进而影响所述外侧墙207的隔离效果，容易发生相邻栅极结构漏电的问题。
在本实施例中，所述内侧墙209的材料包括氮化硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的若干沟道层，若干所述沟道层沿所述衬底表面法线方向垂直堆叠，且所述沟道层沿第一方向延伸，所述第一方向平行于所述衬底表面；
位于所述衬底上的隔离层，所述隔离层的顶部表面不高于位于底层的所述沟道层的顶部表面；
位于相邻的所述沟道层端部之间的隔离凹槽；
位于所述隔离凹槽内的内侧墙，所述内侧墙在所述衬底表面法线方向上垂直隔离所述沟道层，使得相邻的所述沟道层之间悬空；
位于所述隔离层上的栅极结构，所述栅极结构沿第二方向包围若干所述沟道层，所述第二方向与所述第一方向垂直，且所述第二方向平行于衬底表面；
位于所述栅极结构侧壁表面的外侧墙，在所述第一方向上，所述外侧墙的侧壁相对于所述沟道层端面凹陷；
位于所述栅极结构两侧的源漏掺杂层，所述源漏掺杂层表面、所述内侧墙表面以及所述沟道层的端面垂直共面；
位于所述隔离层上的介质层，所述介质层覆盖若干所述沟道层和所述栅极结构，且所述介质层暴露出所述栅极结构的顶部表面。
2.如权利要求1所述半导体结构，其特征在于，所述隔离凹槽包括沿所述第二方向排布的第一边角凹槽、中间凹槽以及第二边角凹槽；所述第一边角凹槽和所述第二边角凹槽沿所述第一方向的尺寸大于所述中间凹槽沿所述第一方向的尺寸。
3.如权利要求2所述半导体结构，其特征在于，所述内侧墙包括位于所述第一边角凹槽内的第一边角层、位于所述中间凹槽内的中间层、以及位于所述第二边角凹槽内的第二边角层。
4.如权利要求1所述半导体结构，其特征在于，所述外侧墙的侧壁相对于所述沟道层端面凹陷的范围为：1纳米～5纳米。
5.如权利要求1所述半导体结构，其特征在于，所述内侧墙的材料包括氮化硅。
6.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成若干初始沟道层和若干初始牺牲层，若干所述初始沟道层和若干所述初始牺牲层沿所述衬底表面法线方向垂直间隔堆叠，且所述初始沟道层和所述初始牺牲层沿第一方向延伸，所述第一方向平行于衬底表面；
在所述衬底上形成隔离层，所述隔离层的顶部表面不高于位于底层的所述初始沟道层的顶部表面；
在所述衬底上形成伪栅结构以及位于所述伪栅结构侧壁表面的初始外侧墙，所述伪栅结构沿第二方向横跨于若干所述初始沟道层和若干所述初始牺牲层上，所述第二方向与所述第一方向垂直，且所述第二方向平行于衬底表面；
以所述伪栅结构和所述初始外侧墙为掩膜刻蚀若干所述初始沟道层和若干所述初始牺牲层，形成源漏开口、以及若干沟道层和若干牺牲层；
在形成所述源漏开口之后，减薄所述初始外侧墙以形成外侧墙，所述外侧墙平行于第一方向的尺寸小于所述初始外侧墙平行于第一方向的尺寸；
回刻蚀所述源漏开口暴露出的部分所述牺牲层，在相邻的所述沟道层之间形成隔离凹槽；
在所述隔离凹槽内形成内侧墙；
在所述源漏开口内形成源漏掺杂层，所述源漏掺杂层表面、所述内侧墙表面以及所述沟道层的端面垂直共面；
在所述隔离层上形成介质层，所述介质层覆盖所述伪栅结构、若干所述沟道层以及若干所述牺牲层，且所述介质层暴露出所述伪栅结构的顶部表面。
7.如权利要求6所述半导体结构的形成方法，其特征在于，所述隔离凹槽包括沿所述第二方向排布的第一边角凹槽、中间凹槽以及第二边角凹槽；所述第一边角凹槽和所述第二边角凹槽沿所述第一方向的尺寸大于所述中间凹槽沿所述第一方向的尺寸。
8.如权利要求7所述半导体结构的形成方法，其特征在于，所述内侧墙包括位于所述第一边角凹槽内的第一边角层、位于所述中间凹槽内的中间层、以及位于所述第二边角凹槽内的第二边角层。
9.如权利要求6所述半导体结构的形成方法，其特征在于，所述外侧墙平行于第一方向的尺寸小于所述初始外侧墙平行于第一方向的尺寸的范围为：1纳米～5纳米。
10.如权利要求6所述半导体结构的形成方法，其特征在于，减薄所述初始外侧墙的工艺包括：各向同性刻蚀工艺。
11.如权利要求6所述半导体结构的形成方法，其特征在于，所述内侧墙的形成方法包括：在所述隔离凹槽内、所述源漏开口侧壁与底部表面、所述外侧墙的侧壁、以及所述伪栅结构的顶部表面形成第一初始内侧墙；回刻蚀第一初始内侧墙，直至暴露出所述源漏开口底部表面与所述伪栅结构顶部表面为止，形成第二初始内侧墙；回刻蚀所述第二初始内侧墙，直至暴露出所述外侧墙和所述沟道层的侧壁为止，形成所述内侧墙。
12.如权利要求11所述半导体结构的形成方法，其特征在于，形成所述第一初始内侧墙的工艺包括物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。
13.如权利要求6所述半导体结构的形成方法，其特征在于，所述内侧墙的材料包括氮化硅。
14.如权利要求6所述半导体结构的形成方法，其特征在于，在形成所述介质层之后，还包括：去除所述伪栅结构，在所述介质层内形成栅极开口；去除所述栅极开口暴露出所述的牺牲层，在相邻的所述沟道层之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层。
15.如权利要求6所述半导体结构的形成方法，其特征在于，所述牺牲层的材料和所述沟道层的材料不同。
16.如权利要求15所述半导体结构的形成方法，其特征在于，所述牺牲层的材料包括硅锗；所述沟道层的材料包括硅。
CN202110855630.7A 2021-07-28 2021-07-28 半导体结构及其形成方法 Pending CN115692480A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110855630.7A CN115692480A (zh) 2021-07-28 2021-07-28 半导体结构及其形成方法
US17/875,845 US20230033603A1 (en) 2021-07-28 2022-07-28 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110855630.7A CN115692480A (zh) 2021-07-28 2021-07-28 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115692480A true CN115692480A (zh) 2023-02-03

Family

ID=85038436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110855630.7A Pending CN115692480A (zh) 2021-07-28 2021-07-28 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US20230033603A1 (zh)
CN (1) CN115692480A (zh)

Also Published As

Publication number Publication date
US20230033603A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US11456216B2 (en) Fabrication method of semiconductor structure
US11682725B2 (en) Semiconductor device with isolation layer
CN113314605B (zh) 半导体结构及半导体结构的形成方法
CN113903808B (zh) 半导体结构及其形成方法
CN113838934B (zh) 半导体结构及其形成方法
CN111508898B (zh) 半导体器件及其形成方法
CN114256336A (zh) 一种半导体器件及其制造方法
CN115692480A (zh) 半导体结构及其形成方法
CN109599366B (zh) 半导体器件及其形成方法
CN108155100B (zh) 半导体器件的形成方法
CN112017961A (zh) 半导体结构及其形成方法
CN113314595B (zh) 半导体结构及半导体结构的形成方法
CN112951725B (zh) 半导体结构及其形成方法
CN113903805B (zh) 半导体结构及其形成方法
CN115565877A (zh) 半导体结构及其形成方法
US20230056668A1 (en) Semiconductor structure and method for forming same
CN109273407B (zh) 半导体器件及其形成方法
CN115692479A (zh) 半导体结构及其形成方法
CN117673147A (zh) 半导体结构及其形成方法
CN113903806A (zh) 半导体结构及其形成方法
CN114551240A (zh) 半导体结构的形成方法
CN117476463A (zh) 半导体结构及其形成方法
CN117199127A (zh) 半导体结构及其形成方法
CN113823600A (zh) 半导体结构及其形成方法、掩膜版
CN115692496A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination