CN115249650A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115249650A
CN115249650A CN202110471168.0A CN202110471168A CN115249650A CN 115249650 A CN115249650 A CN 115249650A CN 202110471168 A CN202110471168 A CN 202110471168A CN 115249650 A CN115249650 A CN 115249650A
Authority
CN
China
Prior art keywords
layer
forming
isolation
fin
fin portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110471168.0A
Other languages
English (en)
Inventor
刘中元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongxin Nanfang Integrated Circuit Manufacturing Co ltd
Original Assignee
Zhongxin Nanfang Integrated Circuit Manufacturing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongxin Nanfang Integrated Circuit Manufacturing Co ltd filed Critical Zhongxin Nanfang Integrated Circuit Manufacturing Co ltd
Priority to CN202110471168.0A priority Critical patent/CN115249650A/zh
Priority to US17/721,961 priority patent/US20220352155A1/en
Publication of CN115249650A publication Critical patent/CN115249650A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种半导体结构及其形成方法，其中形成方法包括：提供衬底，衬底包括第一区以及若干第二区，第一区位于相邻的第二区之间，第一区上具有若干相互分立的第一鳍部，第二区上具有若干相互分立的第二鳍部；在形成第一鳍部和第二鳍部之后，在衬底上形成隔离层，隔离层的顶部表面低于第一鳍部和第二鳍部的顶部表面；在形成隔离层之后，去除第二鳍部，在隔离层内形成若干隔离开口；在隔离开口内形成填充层。通过先形成第一鳍部和第二鳍部，由于相邻的鳍部之间的间距均匀，因此使得在形成隔离层的过程中，所使用的刻蚀工艺在第一区和第二区上的刻蚀环境一致，进而保证最终形成的隔离层的顶部表面水平，使得最终形成的半导体结构的性能提升。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路高密度的发展趋势，构成电路的器件更紧密地放置在芯片中以适应芯片的可用空间。相应地，半导体衬底单位面积上有源器件的密度不断增加，因此器件之间的有效绝缘隔离变得更加重要。
浅沟槽隔离(Shallow Trench Isolation，STI)技术具有良好的隔离效果(例如：工艺隔离效果和电性隔离效果)，浅沟槽隔离技术还具有减少占用晶圆表面的面积、增加器件的集成度等优点。因此，随着集成电路尺寸的减小，器件有源区之间的隔离现主要采用浅沟槽隔离层。
然而，现有技术所形成的隔离层仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区以及若干第二区，所述第一区位于相邻的所述第二区之间，所述第一区上具有若干相互分立的第一鳍部，所述第二区上具有若干相互分立的第二鳍部；在形成所述第一鳍部和所述第二鳍部之后，在所述衬底上形成隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁表面，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面；在形成所述隔离层之后，去除所述第二鳍部，在所述隔离层内形成若干隔离开口；在所述隔离开口内形成填充层。
可选的，在形成所述填充层之前，还包括：在所述隔离开口的侧壁和顶部表面、所述隔离层的顶部表面、以及暴露出的所述第一鳍部的侧壁和顶部表面形成停止层。
可选的，所述停止层的形成工艺包括原子层沉积工艺。
可选的，所述填充层的形成方法包括：在所述隔离开口内以及所述隔离层上形成填充材料层，所述填充材料层覆盖所述第一鳍部；回刻蚀所述填充材料层，直至暴露出所述停止层的顶部表面为止，形成所述填充层。
可选的，所述填充层的材料与所述停止层的材料不同。
可选的，所述填充层的材料包括氧化硅；所述停止层的材料暴露氮化硅。
可选的，所述填充材料层的形成工艺包括流体化学气相沉积工艺。
可选的，在形成所述填充层之后，还包括：去除位于所述隔离层上、以及所述第一鳍部侧壁和顶部表面的停止层。
可选的，在形成所述填充层之后，还包括：在暴露出的所述第一鳍部的侧壁和顶部表面形成栅介质层。
可选的，相邻的所述第一鳍部之间具有第一尺寸，相邻的所述第一鳍部和所述第二鳍部之间具有第二尺寸，所述第一尺寸等于所述第二尺寸。
可选的，所述隔离层的形成方法包括：在所述衬底上形成初始隔离层，所述初始隔离层覆盖所述第一鳍部和所述第二鳍部的侧壁；回刻蚀所述初始隔离层，形成隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁表面，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。
可选的，所述初始隔离层的形成方法包括：在所述衬底上形成初始隔离材料层，所述初始隔离材料层覆盖所述第一鳍部和所述第二鳍部；对所述初始隔离材料层进行退火处理，形成隔离材料层；对所述隔离材料层进行平坦化处理，直至暴露出所述第一鳍部和所述第二鳍部的顶部表面为止，形成所述初始隔离层。
可选的，所述初始隔离材料层的形成工艺包括流体化学气相沉积工艺。
相应的，本发明的技术方案中还提供了一种半导体结构，包括：衬底，所述衬底包括第一区以及若干第二区，所述第一区位于相邻的所述第二区之间，所述第一区上具有若干相互分立的第一鳍部；位于所述衬底上的隔离层，所述隔离层覆盖所述第一鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部的定稿表面；位于所述第二区上的隔离层内的若干隔开开口；位于所述隔离开口底部表面和侧壁的停止层；位于所述隔离开口内的填充层，所述填充层位于所述停止层上，且所述填充层的顶部表面与所述隔离层的顶部表面齐平。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的形成方法中，在形成所述第一鳍部和所述第二鳍部之后，形成所述隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁表面，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。通过先形成所述第一鳍部和所述第二鳍部，由于相邻的鳍部之间的间距均匀，因此使得在形成所述隔离层的过程中，所使用的刻蚀工艺在所述第一区和所述第二区上的刻蚀环境一致，进而保证最终形成的隔离层的顶部表面水平，即位于所述第一区上的隔离层的顶部表面与位于所述第二区上的隔离层的顶部表面齐平，使得最终形成的半导体结构的性能提升。
进一步，在形成所述填充层之前，还包括：在所述隔离开口的侧壁和顶部表面、所述隔离层的顶部表面、以及暴露出的所述第一鳍部的侧壁和顶部表面形成停止层。通过所述停止层能够使得后续回刻蚀所述填充材料层时能够将刻蚀停止在所述停止层的表面，避免了由于过刻蚀而损失所述隔离层，进而降低所述隔离层的隔离效果。
附图说明
图1至图4是一种半导体结构的结构示意图；
图5至图10是本发明半导体结构形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术所形成的隔离层仍存在诸多问题。以下将结合附图进行具体说明。
请参考图1，提供衬底100，所述衬底100包括第一区I以及若干第二区II，所述第一区I位于相邻的所述第二区II之间，所述第一区I上具有若干相互分立的第一鳍部101，所述第二区II上具有若干相互分立的第二鳍部102。
请参考图2，去除所述第二鳍部102；在所述衬底100上形成初始隔离层(未图示)，所述初始隔离层覆盖所述第一鳍部101的侧壁；回刻蚀所述初始隔离层，形成隔离层103，所述隔离层103覆盖所述第一鳍部101的部分侧壁表面，且所述隔离层103的顶部表面低于所述第一鳍部101的顶部表面。
在本实施例中，为了保证各个所述第一鳍部101的结构体积一致，因此在形成所述第一鳍部101的同时，还形成了若干所述第二鳍部102。通过若干所述第二鳍部102使得各个所述第一鳍部101在刻蚀形成的过程中所处的刻蚀环境一致，进而使得最终形成的各个所述第一鳍部101的结构体积也一致。
然而，在去除所述第二鳍部102之后，所述相邻的所述第一鳍部101之间的间隔尺寸d1小于所述第二区II的长度尺寸d2。在回刻蚀所述初始隔离层的过程中，由于相邻的所述第一鳍部101之间的间隔尺寸d1较小，因此所述回刻蚀对位于相邻所述第一鳍部101之间的初始隔离层的刻蚀速率大于对位于所述第二区II上的初始隔离层的刻蚀速率，进而使得最终形成的隔离层103的顶部表面高度不一致，即位于所述第二区II上的隔离层103的顶部表面高于位于所述第一区I上的隔离层103的顶部表面。
请参考图3，在形成所述隔离层103之后，还包括：在所述第一鳍部101内形成源漏掺杂层104。
由于所述第二区II上的隔离层103的顶部表面高于位于所述第一区I上的隔离层103的顶部表面，因此在形成所述源漏掺杂层104时，位于边缘的所述第一鳍部101内形成的源漏掺杂层104由于受到第二区II上的隔离层103的阻挡会朝向第一区I的方向过多生长，进而容易造成相邻的所述源漏掺杂层104之间发生短接。
请参考图4，在形成所述隔离层103之后，还包括：在所述隔离层103上形成介质层105。
由于所述第二区II上的隔离层103的顶部表面高于位于所述第一区I上的隔离层103的顶部表面，进而使得位于所述第一区I上的介质层105和位于所述第二区II上的介质层105对位于边缘上的第一鳍部101所产生的应力也是不同的。由于所述介质层105对位于边缘的所述第一鳍部101所产生的应力存在应力差值，当所述应力差值达到一定的数值时，容易将位于边缘的所述第一鳍部101拉扯折断。
在此基础上，本发明提供一种半导体结构及其形成方法，在形成所述第一鳍部和所述第二鳍部之后，形成所述隔离层。通过先形成所述第一鳍部和所述第二鳍部，由于相邻的鳍部之间的间距均匀，因此使得在形成所述隔离层的过程中，所使用的刻蚀工艺在所述第一区和所述第二区上的刻蚀环境一致，进而保证最终形成的隔离层的顶部表面水平，使得最终形成的半导体结构的性能提升。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图5至图10是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图5，提供衬底200，所述衬底200包括第一区I以及若干第二区II，所述第一区I位于相邻的所述第二区II之间，所述第一区I上具有若干相互分立的第一鳍部201，所述第二区II上具有若干相互分立的第二鳍部202。
在本实施例中，所述衬底200、第一鳍部201和第二鳍部202的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成图形化层(未图示)，所述图形化层暴露出部分所述初始衬底的顶部表面；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述衬底200、第一鳍部201以及第二鳍部202。
在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟
在本实施例中，所述第一鳍部201和所述第二鳍部202的材料为硅；在其他的实施例中，所述第一鳍部和所述第二鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或者镓化铟。
在本实施例中，相邻的所述第一鳍部201之间具有第一尺寸d1，相邻的所述第一鳍部201和所述第二鳍部202之间具有第二尺寸d2，所述第一尺寸d1等于所述第二尺寸d2。
请参考图6，在形成所述第一鳍部201和所述第二鳍部202之后，在所述衬底200上形成隔离层203，所述隔离层203覆盖所述第一鳍部201和所述第二鳍部202的部分侧壁表面，且所述隔离层203的顶部表面低于所述第一鳍部201和所述第二鳍部202的顶部表面。
在本实施例中，通过先形成所述第一鳍部201和所述第二鳍部202，由于相邻的鳍部之间的间距均匀，因此使得在形成所述隔离层203的过程中，所使用的刻蚀工艺在所述第一区I和所述第二区II上的刻蚀环境一致，进而保证最终形成的隔离层203的顶部表面水平，即位于所述第一区I上的隔离层203的顶部表面与位于所述第二区II上的隔离层203的顶部表面齐平，使得最终形成的半导体结构的性能提升.
在本实施例中，所述隔离层203的形成方法包括：在所述衬底200上形成初始隔离层(未图示)，所述初始隔离层覆盖所述第一鳍部201和所述第二鳍部202的侧壁；回刻蚀所述初始隔离层，形成隔离层203，所述隔离层203覆盖所述第一鳍部201和所述第二鳍部202的部分侧壁表面，且所述隔离层203的顶部表面低于所述第一鳍部201和所述第二鳍部202的顶部表面。
在本实施例中，所述初始隔离层的形成方法包括：在所述衬底200上形成初始隔离材料层(未图示)，所述初始隔离材料层覆盖所述第一鳍部201和所述第二鳍部202；对所述初始隔离材料层进行退火处理，形成隔离材料层；对所述隔离材料层进行平坦化处理，直至暴露出所述第一鳍部201和所述第二鳍部202的顶部表面为止，形成所述初始隔离层。
在本实施例中，所述初始隔离材料层的形成工艺包括流体化学气相沉积工艺。
在本实施例中，所述隔离层203的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧化硅；在本实施例中，所述隔离层203的材料采用氧化硅。
请参考图7，在形成所述隔离层203之后，去除所述第二鳍部202，在所述隔离层203内形成若干隔离开口204。
在本实施例中，去除所述第二鳍部202的工艺采用湿法刻蚀工艺；在其他实施例中，去除所述第二鳍部的工艺还可以采用干法刻蚀工艺。
请参考图8，在形成所述隔离开口204之后，在所述隔离开口204的侧壁和顶部表面、所述隔离层203的顶部表面、以及暴露出的所述第一鳍部201的侧壁和顶部表面形成停止层205。
在本实施例中，通过所述停止层205能够使得后续回刻蚀所述填充材料层时能够将刻蚀停止在所述停止层205的表面，避免了由于过刻蚀而损失所述隔离层203，进而降低所述隔离层的隔离效果。
在本实施例中，所述停止层205的形成工艺包括原子层沉积工艺。
请参考图9，在所述隔离开口204内形成填充层206。
在本实施例中，所述填充层206的形成方法包括：在所述隔离开口204内以及所述隔离层203上形成填充材料层(未图示)，所述填充材料层覆盖所述第一鳍部201；回刻蚀所述填充材料层，直至暴露出所述停止层205的顶部表面为止，形成所述填充层206。
在本实施例中，所述填充材料层的形成工艺包括流体化学气相沉积工艺。
在本实施例中，所述填充层206的材料与所述停止层205的材料不同；所述填充层206的材料包括氧化硅；所述停止层205的材料暴露氮化硅。通过将选用不同材料的所述填充层206和所述停止层205，能够提升在回刻蚀所述填充材料层时对所述填充层206和所述停止层205之间的刻蚀选择比，进而能够保证回刻蚀工艺停止在所述停止层205的表面，减小对所述隔离层203的损伤。
在本实施例中，请继续参考图9，在形成所述填充层206之后，还包括：去除位于所述隔离层203上、以及所述第一鳍部201侧壁和顶部表面的停止层205。
请参考图10，在形成所述填充层206之后，还包括：在暴露出的所述第一鳍部201的侧壁和顶部表面形成栅介质层207。
在本实施例中，所述栅介质层207的材料包括高K介质材料，所述高K介质材料包括：氧化镧、氧化铈或氧化铪。在本实施例中，所述栅介质层207的材料分别采用氧化哈。
相应的，本发明的实施例中还提供了一种半导体结构，请继续参考图9，包括：衬底200，所述衬底200包括第一区I以及若干第二区II，所述第一区I位于相邻的所述第二区II之间，所述第一区I上具有若干相互分立的第一鳍部201；位于所述衬底200上的隔离层203，所述隔离层203覆盖所述第一鳍部201的部分侧壁，且所述隔离层203的顶部表面低于所述第一鳍部201的定稿表面；位于所述第二区II上的隔离层203内的若干隔开开口(未标示)；位于所述隔离开口底部表面和侧壁的停止层205；位于所述隔离开口内的填充层206，所述填充层206位于所述停止层205上，且所述填充层206的顶部表面与所述隔离层205的顶部表面齐平。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区以及若干第二区，所述第一区位于相邻的所述第二区之间，所述第一区上具有若干相互分立的第一鳍部，所述第二区上具有若干相互分立的第二鳍部；
在形成所述第一鳍部和所述第二鳍部之后，在所述衬底上形成隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁表面，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面；
在形成所述隔离层之后，去除所述第二鳍部，在所述隔离层内形成若干隔离开口；
在所述隔离开口内形成填充层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述填充层之前，还包括：在所述隔离开口的侧壁和顶部表面、所述隔离层的顶部表面、以及暴露出的所述第一鳍部的侧壁和顶部表面形成停止层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述停止层的形成工艺包括原子层沉积工艺。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述填充层的形成方法包括：在所述隔离开口内以及所述隔离层上形成填充材料层，所述填充材料层覆盖所述第一鳍部；回刻蚀所述填充材料层，直至暴露出所述停止层的顶部表面为止，形成所述填充层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述填充层的材料与所述停止层的材料不同。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述填充层的材料包括氧化硅；所述停止层的材料暴露氮化硅。
7.如权利要求4所述的半导体结构的形成方法，其特征在于，所述填充材料层的形成工艺包括流体化学气相沉积工艺。
8.如权利要求4所述的半导体结构的形成方法，其特征在于，在形成所述填充层之后，还包括：去除位于所述隔离层上、以及所述第一鳍部侧壁和顶部表面的停止层。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述填充层之后，还包括：在暴露出的所述第一鳍部的侧壁和顶部表面形成栅介质层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，相邻的所述第一鳍部之间具有第一尺寸，相邻的所述第一鳍部和所述第二鳍部之间具有第二尺寸，所述第一尺寸等于所述第二尺寸。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层的形成方法包括：在所述衬底上形成初始隔离层，所述初始隔离层覆盖所述第一鳍部和所述第二鳍部的侧壁；回刻蚀所述初始隔离层，形成隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁表面，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述初始隔离层的形成方法包括：在所述衬底上形成初始隔离材料层，所述初始隔离材料层覆盖所述第一鳍部和所述第二鳍部；对所述初始隔离材料层进行退火处理，形成隔离材料层；对所述隔离材料层进行平坦化处理，直至暴露出所述第一鳍部和所述第二鳍部的顶部表面为止，形成所述初始隔离层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述初始隔离材料层的形成工艺包括流体化学气相沉积工艺。
14.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括第一区以及若干第二区，所述第一区位于相邻的所述第二区之间，所述第一区上具有若干相互分立的第一鳍部；
位于所述衬底上的隔离层，所述隔离层覆盖所述第一鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部的定稿表面；
位于所述第二区上的隔离层内的若干隔开开口；
位于所述隔离开口底部表面和侧壁的停止层；
位于所述隔离开口内的填充层，所述填充层位于所述停止层上，且所述填充层的顶部表面与所述隔离层的顶部表面齐平。
CN202110471168.0A 2021-04-28 2021-04-28 半导体结构及其形成方法 Pending CN115249650A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110471168.0A CN115249650A (zh) 2021-04-28 2021-04-28 半导体结构及其形成方法
US17/721,961 US20220352155A1 (en) 2021-04-28 2022-04-15 Semiconductor structure and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110471168.0A CN115249650A (zh) 2021-04-28 2021-04-28 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115249650A true CN115249650A (zh) 2022-10-28

Family

ID=83696511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110471168.0A Pending CN115249650A (zh) 2021-04-28 2021-04-28 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US20220352155A1 (zh)
CN (1) CN115249650A (zh)

Also Published As

Publication number Publication date
US20220352155A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
CN107346759B (zh) 半导体结构及其制造方法
US10276443B2 (en) Insulating layer next to fin structure and method of removing fin structure
CN110690285B (zh) 半导体结构及其形成方法
CN107785315B (zh) 半导体结构的形成方法
US20170170024A1 (en) Method for forming semiconductor device structure
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
KR100845103B1 (ko) 반도체소자의 제조방법
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
CN110828544A (zh) 鳍结构
CN115249650A (zh) 半导体结构及其形成方法
CN114864479A (zh) 半导体器件及其制作方法
CN113871351A (zh) 半导体结构及其形成方法
CN111199917B (zh) 半导体结构及其形成方法
CN111599684B (zh) 鳍体制造方法、鳍式场效应晶体管及一鳍体结构
CN113764272B (zh) 半导体结构及其形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
CN112309979B (zh) 半导体结构及其形成方法
CN109841527B (zh) 半导体结构及其形成方法
CN111430241B (zh) 半导体结构及其形成方法
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법
CN114551596A (zh) 半导体结构及其形成方法
CN117012717A (zh) 半导体结构及其形成方法
KR100415440B1 (ko) 반도체 소자의 소자 분리막 및 몸체 접지 형성 방법
CN117012720A (zh) 半导体结构的形成方法
CN117524873A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination