CN117954384A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，其中，形成方法包括：提供衬底；在所述衬底内形成第一沟槽；在所述第一沟槽侧壁表面形成隔离层，所述隔离层暴露出所述第一沟槽底部表面；在形成所述隔离层后，采用外延生长工艺在所述第一沟槽内形成第一外延层，所述第一外延层各部分沿垂直于所述第一沟槽底部方向上的生长速率相同。所述半导体结构及其形成方法改善了沟道表面的高度均匀性和沟道表面的平整度，从而改善了工艺窗口和器件性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体技术领域，具体涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的发展，半导体器件的尺寸持续减小。在小尺寸的晶体管器件中，由于传统的硅沟道的载流子迁移率较低，已成为限制器件性能的重要因素。近年来，通过用硅锗代替硅形成沟道，可以有效地提高沟道载流子迁移率，实现器件性能的提升。

然而，在现有技术下，在形成硅锗沟道时，沟道表面的高度均匀性较差，导致沟道表面平整度有待提升，从而影响工艺窗口和器件性能。

发明内容

本发明解决的技术问题是，提供一种半导体结构及其形成方法，改善了沟道表面的高度均匀性和沟道表面的平整度，从而改善了工艺窗口和器件性能。

为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括:衬底；位于所述衬底内的第一沟槽；位于所述第一沟槽侧壁表面的隔离层；位于所述第一沟槽内的第一外延层，所述第一外延层各部分沿垂直于所述第一沟槽底部方向上的高度相同。

可选的，所述隔离层的材料包括氮化硅、氧化硅、氮氧化硅、碳氮氧化硅、碳氧化硅中的一种或多种组合。

相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底内形成第一沟槽；在所述第一沟槽侧壁表面形成隔离层，所述隔离层暴露出所述第一沟槽底部表面；在形成所述隔离层后，采用外延生长工艺在所述第一沟槽内形成第一外延层，所述第一外延层各部分沿垂直于所述第一沟槽底部方向上的生长速率相同。

可选的，半导体结构的形成方法还包括：在所述衬底内形成第二沟槽，所述第一沟槽的宽度大于第二沟槽的宽度。

可选的，所述第一沟槽与第二沟槽同时形成。

可选的，还包括：所述隔离层还位于所述第二沟槽的侧壁表面。

可选的，在所述第二沟槽侧壁表面形成隔离层之后，还包括：在第二沟槽内形成第二外延层。

可选的，所述第二外延层与第一外延层的高度相同。

可选的，所述隔离层的材料包括氮化硅、氧化硅、氮氧化硅、碳氮氧化硅、碳氧化硅中的一种或多种组合。

可选的，所述隔离层的厚度范围为1纳米～10纳米。

可选的，所述第一沟槽的形成方法包括：在所述衬底表面形成掩膜结构，所述掩膜结构内具有初始掩膜开口，所述初始掩膜开口暴露出部分所述衬底表面；以所述掩膜结构为掩膜，刻蚀所述衬底，形成第一沟槽。

可选的，所述掩膜结构包括：位于所述衬底上的第一掩膜层、位于所述第一掩膜层上的抗反射层以及位于所述抗反射层上的图形化层。

可选的，所述隔离层的形成方法包括：在所述第一沟槽底部以及侧壁表面形成初始隔离材料层；回刻蚀所述初始隔离材料层，去除所述第一沟槽底部的初始隔离材料层，形成位于所述第一沟槽侧壁表面的隔离层。

可选的，在形成所述第一外延层后，还包括：对所述第一外延层进行平坦化处理。

可选的，所述第一外延层的材料包括硅锗。

可选的，还包括：在形成所述第一外延层后，刻蚀所述第一外延层，以形成位于所述衬底上的鳍部结构。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明的技术方案提供的半导体结构的形成方法中，由于在所述第一沟槽内形成第一外延层之前，在所述第一沟槽侧壁表面形成了隔离层，因此，在形成第一外延层的过程中，所述隔离层避免了第一外延层在所述第一沟槽侧壁表面的生长，保证了所述第一外延层均匀地从第一沟槽底部向上生长，控制了所述第一外延层的生长方向，使第一外延层各部分沿垂直于所述第一沟槽底部方向上的生长速率相同，进而使所述第一外延层在第一沟槽内各个区域的高度更均匀、表面更平整，从而改善了工艺窗口和器件性能。

进一步，所述半导体结构的形成方法还包括：在所述衬底内形成第二沟槽，所述第一沟槽的宽度大于第二沟槽的宽度，并且在所述第二沟槽内形成第二外延层。所述第一外延层和第二外延层的尺寸不同，后续所述第一外延层和第二外延层作为沟道，满足了器件对于不同尺寸的沟道的需要。同时，由于所述第一沟槽和第二沟槽的侧壁具有隔离层，所述隔离层的存在避免了第一外延层和第二外延层在相应的沟槽侧壁表面的生长，使所述第一外延层和第二外延层各个区域的高度更均匀、表面更平整，进而，使不同尺寸的第一外延层和第二外延层具有更好的均匀性，改善了工艺窗口和器件性能。

本发明的技术方案提供的半导体结构中，由于所述第一沟槽侧壁与第一外延层之间通过隔离层间隔，因此，避免了第一沟槽侧壁表面存在多余的第一外延层，从而使所述第一外延层各部分沿垂直于所述第一沟槽底部方向上的高度相同，改善了第一外延层的高度均匀性以及平整度。

附图说明

图1至图9是本发明实施例的半导体结构的形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，在现有技术下，在形成硅锗沟道时，沟道表面的高度均匀性较差，导致沟道表面平整度有待提升，从而影响工艺窗口和器件性能。

具体的，一种硅锗沟道的形成方法包括：提供衬底；在所述衬底内形成沟槽；在所述沟槽内外延生长形成硅锗沟道；对所述硅锗沟道进行平坦化处理。

在所述沟槽内外延生长硅锗沟道的过程中，硅锗沟道除了沿沟槽底部向上外延生长，硅锗还会在所述沟槽的侧壁处生长，因此，硅锗在所述沟槽侧壁处的生长速率大于在所述沟槽中心的生长速率，从而导致形成的硅锗沟道各部分的高度有差异，所述高度差异在平坦化处理后依旧存在，进而导致硅锗沟道的平整度、均匀性较差，影响了工艺窗口和器件性能。

为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，在形成第一外延层之前，在第一沟槽侧壁表面形成隔离层，因此，在形成第一外延层的过程中，所述隔离层避免了第一外延层在所述第一沟槽侧壁表面的生长，保证了所述第一外延层均匀地从第一沟槽底部向上生长，因此，使第一外延层各部分沿垂直于所述第一沟槽底部方向上的生长速率相同，进而使所述第一外延层在第一沟槽内各个区域的高度更均匀、表面更平整，从而改善了工艺窗口和器件性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图9是本发明实施例的半导体结构的形成过程的剖面结构示意图。

请参考图1，提供衬底100；在所述衬底100表面形成初始第一掩膜材料层101、位于所述初始第一掩膜材料层101上的初始抗反射材料层102以及位于所述初始抗反射材料层102上的初始图形化材料层103。

其中，所述衬底100的材料包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)等。具体的，在本实施例中，所述衬底100的材料为硅。

在本实施例中，所述初始第一掩膜材料层101、初始抗反射材料层102以及初始图形化材料层103为后续形成的掩膜结构提供原材料。

在本实施例中，所述初始第一掩膜材料层101的材料包括氧化硅。

在本实施例中，所述初始图形化材料层103的材料包括光刻胶。

请参考图2，在所述初始图形化材料层103以及初始抗反射材料层102内形成图形开口(未标示)，所述图形开口暴露出部分所述初始第一掩膜材料层101表面。

在本实施例中，所述图形开口包括第一开口115和第二开口116，所述第一开口115的宽度L1大于所述第二开口116的宽度L2。其中，所述宽度是指，所述第一开口115或第二开口116沿平行于衬底100表面方向上的尺寸大小。

在本实施例中，所述第一开口115和第二开口116定义了后续形成的第一沟槽和第二沟槽的图案和位置。

在本实施例中，在形成所述图形开口后，所述初始图形化材料层103成为图形化层113，所述初始抗反射材料层102成为抗反射层112。在后续刻蚀初始第一掩膜材料层101的过程中，所述图形化层113和抗反射层112作为掩膜，将图形开口的图案向下传递。

在本实施例中，在所述初始图形化层113内形成图形开口的工艺包括曝光显影工艺；在所述初始抗反射材料层102内形成图形开口的工艺包括干法刻蚀工艺或湿法刻蚀工艺。

请参考图3，以所述图形化层113和抗反射层112为掩膜，刻蚀所述初始第一掩膜材料层101，以形成第一掩膜层111，所述第一掩膜层111、图形化层113和抗反射层112构成掩膜结构(未标示)，所述掩膜结构内具有暴露出所述部分所述衬底100表面的初始掩膜开口(未标示)；以所述掩膜结构为掩膜，刻蚀所述衬底100，形成第一沟槽121和第二沟槽122。

在本实施例中，所述初始掩膜开口的尺寸和位置由图形开口定义，且所述初始掩膜开口定义了所述第一沟槽121和第二沟槽122的尺寸和位置。因此，所述第一沟槽121的宽度大于所述第二沟槽122的宽度。

在本实施例中，刻蚀所述衬底100的工艺包括干法刻蚀工艺或湿法刻蚀工艺。

在本实施例中，所述第一沟槽121和第二沟槽122为后续形成的第一外延层和第二外延层提供生长空间。因此，所述第一沟槽121和第二沟槽122的图案使第一外延层和第二外延层具有不同的尺寸，从而满足了不同尺寸器件的要求，使器件的结构具有更多灵活性。

在本实施例中，所述第一沟槽121与第二沟槽122同时形成。

请参考图4，在形成所述第一沟槽121和第二沟槽122后，去除所述图形化层113和抗反射层112。

在本实施例中，去除所述图形化层113和抗反射层112后，暴露出所述第一掩膜层111表面。所述第一掩膜层111覆盖于衬底100上，因此，使所述衬底100表面不受后续工艺步骤的影响，保护了衬底100表面的形貌平整性和均匀性，从而，在后续形成第一外延层和第二外延层后，保证了两者的平坦化工艺效果。

在本实施例中，去除所述图形化层113和抗反射层112的工艺包括湿法刻蚀工艺。

请参考图5，在所述第一沟槽121和第二沟槽122底部以及侧壁表面形成初始隔离材料层130。

在本实施例中，所述初始隔离材料层130为后续形成的隔离层提供原材料。

在本实施例中，形成所述初始隔离材料层130的工艺包括原子层沉积工艺。

在本实施例中，所述初始隔离材料层130还位于所述第一掩膜层111表面。

请参考图6，回刻蚀所述初始隔离材料层130，去除所述第一沟槽121和第二沟槽122底部的初始隔离材料层130，形成位于所述第一沟槽121和第二沟槽122侧壁表面的隔离层131。

在本实施例中，所述隔离层131暴露出所述第一沟槽121和第二沟槽122底部表面。

在本实施例中，由于在所述第一沟槽121侧壁表面形成了隔离层131，因此，在后续形成第一外延层和第二外延层的过程中，所述隔离层131避免了第一外延层和第二外延层在所述第一沟槽121和第二沟槽122侧壁表面的生长，控制了所述第一外延层和第二外延层的生长方向，进而使所述第一外延层、第二外延层在第一沟槽121、第二沟槽122内各个区域的高度更均匀、表面更平整。

在本实施例中，所述隔离层131的目的在于阻止第一沟槽121、第二沟槽122表面的外延生长，基于此，所述隔离层131的材料包括氮化硅、氧化硅、氮氧化硅、碳氮氧化硅、碳氧化硅中的一种或多种组合。

在本实施例中，所述隔离层131的厚度范围为1纳米～10纳米，从而能够起到阻止第一沟槽121、第二沟槽122表面的外延生长的作用。

在本实施例中，所述隔离层131在垂直于所述衬底100表面上的高度等于所述第一沟槽121和第二沟槽122的深度。

请参考图7，在形成所述隔离层131后，采用外延生长工艺在所述第一沟槽121、第二沟槽122内分别形成第一外延层141、第二外延层142，所述第一外延层141、第二外延层142各部分沿垂直于所述第一沟槽121、第二沟槽122底部方向上的生长速率相同。

在本实施例中，所述第一外延层141和第二外延层142的材料包括硅锗。所述第一外延层141和第二外延层142可以充当不同尺寸的器件结构的沟道。

在本实施例中，所述第二外延层142与第一外延层141的高度相同。

在本实施例中，由于在所述第一沟槽121内形成第一外延层141之前，在所述第一沟槽121侧壁表面形成了隔离层131，因此，在形成第一外延层141的过程中，所述隔离层131避免了第一外延层141在所述第一沟槽121侧壁表面的生长，保证了所述第一外延层141均匀地从第一沟槽121底部向上生长，控制了所述第一外延层141的生长方向，使第一外延层141各部分沿垂直于所述第一沟槽121底部方向上的生长速率相同，进而使所述第一外延层141在第一沟槽121内各个区域的高度更均匀、表面更平整，改善了大尺寸器件的局部平整性，优化了工艺窗口和器件性能。

进一步，由于所述第二沟槽122的侧壁也具有隔离层131，因此，所述隔离层131的存在还避免了第二外延层142在所述第二沟槽122侧壁表面的生长，从而使所述第一外延层141和第二外延层142沿垂直于相应沟槽底部方向上的生长速率均相同，使所述第一外延层141和第二外延层142中各个区域的高度更均匀、表面更平整，进而，使不同尺寸的第一外延层141和第二外延层142具有更好的均匀性，在满足不同尺寸的器件结构的基础上，改善了器件的全局平整性，优化了工艺窗口和器件性能。

在本实施例中，所述第一外延层141和第二外延层142的形成工艺包括选择性外延生长工艺。

在本实施例中，在形成第一外延层141和第二外延层142的过程中，所述第一掩膜层111的存在保护了所述衬底100表面不受外延工艺的影响，进而改善了后续对所述第一外延层141和第二外延层142进行平坦化工艺的效果。

在本实施例中，所述第一外延层141和第二外延层142顶部低于所述第一掩膜层111的顶部。

在其他实施例中，所述第一外延层和第二外延层顶部还可以齐平于所述第一掩膜层的顶部。

请参考图8，去除所述第一掩膜层111，从而暴露出所述衬底100表面。

在本实施例中，去除所述第一掩膜层111的工艺包括湿法刻蚀工艺。

在本实施例中，在去除所述第一掩膜层111的同时，还降低了所述隔离层131的高度，使所述隔离层131表面齐平于所述衬底100表面，从而有利于后续平坦化工艺的进行。

请参考图9，对所述第一外延层141和第二外延层142进行平坦化处理。

在本实施例中，由于所述隔离层131的存在避免了第一外延层141、第二外延层142在相应沟槽侧壁表面的生长，控制了所述第一外延层141和第二外延层142的生长方向，进而使所述第一外延层141、第二外延层142在第一沟槽121、第二沟槽122内各个区域的高度更均匀、表面更平整，因此，改善了尺寸较大的第一外延层141的局部平整性，同时也改善了不同尺寸的第一外延层141和第二外延层142的全局平整性，进而，在平坦化所述第一外延层141和第二外延层142的过程中，使所述平坦化工艺的效果更好，使平坦化处理后的第一外延层141和第二外延层142的局部、全局平整性都较好，进一步减少了结构缺陷，改善了工艺窗口和器件性能。

在本实施例中，在平坦化处理后，刻蚀所述第一外延层141和第二外延层142，以形成位于所述衬底100上的鳍部结构(未图示)，以满足不同尺寸的器件结构的需求。

相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构。

请继续参考图9，所述半导体结构包括：衬底100；位于所述衬底100内的第一沟槽(未标示)；位于所述第一沟槽侧壁表面的隔离层131；位于所述第一沟槽内的第一外延层141，所述第一外延层141各部分沿垂直于所述第一沟槽底部方向上的高度相同。

在本实施例中，所述隔离层131的材料包括氮化硅、氧化硅、氮氧化硅、碳氮氧化硅、碳氧化硅中的一种或多种组合。

在本实施例中，所述半导体结构还包括：位于所述衬底100内的第二沟槽，所述第一沟槽的宽度大于第二沟槽的宽度，所述隔离层131还位于所述第二沟槽侧壁；位于所述第二沟槽内的第二外延层142，所述第二外延层142和第一外延层141的高度相同。

在本实施例中，由于所述第一沟槽、第二沟槽侧壁与第一外延层141、第二外延层142之间通过隔离层131间隔，因此，避免了第一沟槽、第二沟槽侧壁表面存在多余的第一外延层141和第二外延层142，从而使所述第一外延层141和第二外延层142各部分沿垂直于所述相应沟槽底部方向上的高度相同，改善了第一外延层141的局部平整性，同时改善了不同尺寸的第一外延层141、第二外延层142的全局平整性，从而优化了器件性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构，其特征在于，包括：

衬底；

位于所述衬底内的第一沟槽；

位于所述第一沟槽侧壁表面的隔离层；

位于所述第一沟槽内的第一外延层，所述第一外延层各部分沿垂直于所述第一沟槽底部方向上的高度相同。

2.如权利要求1所述的半导体结构，其特征在于，所述隔离层的材料包括氮化硅、氧化硅、氮氧化硅、碳氮氧化硅、碳氧化硅中的一种或多种组合。

3.一种半导体结构的形成方法，其特征在于，包括：

提供衬底；

在所述衬底内形成第一沟槽；

在所述第一沟槽侧壁表面形成隔离层，所述隔离层暴露出所述第一沟槽底部表面；

在形成所述隔离层后，采用外延生长工艺在所述第一沟槽内形成第一外延层，所述第一外延层各部分沿垂直于所述第一沟槽底部方向上的生长速率相同。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括：在所述衬底内形成第二沟槽，所述第一沟槽的宽度大于第二沟槽的宽度。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一沟槽与第二沟槽同时形成。

6.如权利要求4所述的半导体结构的形成方法，其特征在于，还包括：所述隔离层还位于所述第二沟槽的侧壁表面。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述第二沟槽侧壁表面形成隔离层之后，还包括：在第二沟槽内形成第二外延层。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二外延层与第一外延层的高度相同。

9.如权利要求3所述的半导体结构的形成方法，其特征在于，所述隔离层的材料包括氮化硅、氧化硅、氮氧化硅、碳氮氧化硅、碳氧化硅中的一种或多种组合。

10.如权利要求3所述的半导体结构的形成方法，其特征在于，所述隔离层的厚度范围为1纳米～10纳米。

11.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一沟槽的形成方法包括：在所述衬底表面形成掩膜结构，所述掩膜结构内具有初始掩膜开口，所述初始掩膜开口暴露出部分所述衬底表面；以所述掩膜结构为掩膜，刻蚀所述衬底，形成第一沟槽。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述掩膜结构包括：位于所述衬底上的第一掩膜层、位于所述第一掩膜层上的抗反射层以及位于所述抗反射层上的图形化层。

13.如权利要求3所述的半导体结构的形成方法，其特征在于，所述隔离层的形成方法包括：在所述第一沟槽底部以及侧壁表面形成初始隔离材料层；回刻蚀所述初始隔离材料层，去除所述第一沟槽底部的初始隔离材料层，形成位于所述第一沟槽侧壁表面的隔离层。

14.如权利要求3所述的半导体结构的形成方法，其特征在于，在形成所述第一外延层后，还包括：对所述第一外延层进行平坦化处理。

15.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一外延层的材料包括硅锗。

16.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第一外延层后，刻蚀所述第一外延层，以形成位于所述衬底上的鳍部结构。