CN117954324A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN117954324A
CN117954324A CN202211350351.6A CN202211350351A CN117954324A CN 117954324 A CN117954324 A CN 117954324A CN 202211350351 A CN202211350351 A CN 202211350351A CN 117954324 A CN117954324 A CN 117954324A
Authority
CN
China
Prior art keywords
forming
layer
initial
region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211350351.6A
Other languages
English (en)
Inventor
范义秋
涂武涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202211350351.6A priority Critical patent/CN117954324A/zh
Publication of CN117954324A publication Critical patent/CN117954324A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底，所述衬底上包括第一区和第二区；在所述衬底上形成伪栅，所述第一区上的伪栅的间距小于第二区上的伪栅的间距；在所述衬底上和所述伪栅侧壁上形成初始介质层，所述第一区上的初始介质层的表面高于所述第二区上的初始介质层表面；对所述第一区和第二区上的初始介质层进行回刻蚀，形成层间介质层，第一区上的层间介质层的表面低于第二区上的层间介质层表面；在层间介质层上形成隔离层；去除所述伪栅，形成栅极开口；在所述栅极开口内形成栅极结构；去除至少部分所述隔离层；对所述栅极结构以及层间介质层进行平坦化处理。所半导体结构的形成方法提升了栅极高度的均匀性，提升了器件性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体结构的形成方法。
背景技术
随着半导体技术的发展，半导体器件的尺寸持续减小。近年来，为了实现更小的器件尺寸以及更高的器件集成度，场效应晶体管器件逐渐从平面结构向三维立体式结构过渡，例如鳍式晶体管结构。与平面结构的晶体管相比，三维立体式的晶体管可以有效提升载流子迁移率，并减少漏电电流，缓解短沟道效应。
在集成电路器件中，不同器件区的场效应晶体管具有不同的栅极图案，从而满足不同器件区的需求。然而，现有技术中器件结构的缺陷较多，且栅极高度的均匀性较差，从而使器件性能有待提升。
发明内容
本发明解决的技术问题是，提供一种半导体结构的形成方法，减少了结构缺陷，提升了栅极高度的均匀性，提升了器件性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上包括第一区和第二区；在所述衬底上形成伪栅，所述第一区上的伪栅的间距小于第二区上的伪栅的间距；在所述衬底上和所述伪栅侧壁上形成初始介质层，所述初始介质层暴露出所述伪栅，所述第一区上的初始介质层的表面高于所述第二区上的初始介质层表面；对所述第一区和第二区上的初始介质层进行回刻蚀，在衬底上形成层间介质层，第一区上的层间介质层的表面低于第二区上的层间介质层表面；在层间介质层上形成暴露出伪栅的隔离层；在形成所述隔离层之后，去除所述伪栅，在所述层间介质层内形成栅极开口；在所述栅极开口内形成栅极结构；在形成所述栅极结构之后，去除至少部分所述隔离层，暴露出所述栅极结构顶部表面；在去除部分所述隔离层之后，对所述栅极结构以及层间介质层进行平坦化处理。
可选的，在形成所述伪栅之前，还包括：在所述衬底上形成初始氧化层，所述伪栅形成于初始氧化层上。
可选的，所述初始氧化层的材料与所述隔离层的材料不同。
可选的，所述初始氧化层的材料包括氧化硅。
可选的，所述隔离层的材料包括氮化硅。
可选的，形成所述隔离层的方法包括：在所述伪栅和层间介质层上形成初始隔离材料层；对所述初始隔离材料层以及伪栅进行回刻蚀，直至所述第一区上的伪栅表面齐平于第二区上的伪栅表面，所述初始隔离材料层成为隔离层。
可选的，在形成所述初始隔离材料层之后，在回刻蚀所述初始隔离材料层以及伪栅之前，还包括：在所述初始隔离材料层上形成牺牲氧化层；对所述初始隔离材料层以及牺牲氧化层进行平坦化处理。
可选的，在去除伪栅之后，在形成栅极结构之前，还包括：去除所述初始氧化层。
可选的，去除所述初始氧化层的工艺包括Certas工艺。
可选的，形成伪栅以及初始介质层的方法包括：在衬底上形成初始伪栅结构；形成包围初始伪栅结构的介质材料层；对所述初始伪栅结构和介质材料层进行平坦化处理，以形成伪栅以及初始介质层。
可选的，所述伪栅和初始介质层之间还具有位于伪栅侧壁的牺牲侧墙。
可选的，在形成隔离层之前，还包括：去除所述牺牲侧墙，在所述伪栅和层间介质层之间形成间隙；在形成隔离层之后，将所述间隙封闭，以形成空气间隙层。
可选的，去除所述牺牲侧墙的工艺为自由基表面处理刻蚀工艺。
可选的，所述栅极结构的形成方法包括：在所述栅极开口内沉积栅极材料层；对所述栅极材料层进行平坦化处理，直至暴露出隔离层表面，形成栅极结构。
可选的，对所述层间介质层以及栅极结构进行平坦化处理后，所述第一区上的栅极结构的顶部表面与第二区上的栅极结构的顶部表面齐平。
可选的，去除至少部分所述隔离层的工艺包括自由基干法刻蚀工艺、气体干法刻蚀工艺、湿法刻蚀工艺中的一种或多种组合。
可选的，所述第一区上的伪栅的宽度小于第二区上的伪栅的宽度。
可选的，所述衬底包括基底以及位于基底上的鳍部结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明的技术方案提供的半导体结构的形成方法中，通过对初始介质层进行减薄处理形成层间介质层，使第一区上的层间介质层的表面低于第二区上的层间介质层的表面，并且结合所述层间介质层上的隔离层，能够在后续形成栅极结构后，在对所述栅极结构以及层间介质层进行平坦化处理的过程中，使第二区上需要平坦化处理的层间介质层的厚度大于第一区上需要平坦化处理的层间介质层的厚度，从而补偿了第一区、第二区上的栅极结构的平坦化速率差异，改善了平坦化处理后的第一区和第二区上的栅极结构的均匀性，减少了结构缺陷，改善了器件性能。此外，由于在对所述栅极结构以及层间介质层进行平坦化处理之前，去除了至少部分所述隔离层，暴露出所述栅极结构顶部表面，因此，使后续平坦化层间介质层和栅极结构的工艺中，需要处理的材料的种类减少，使平坦化处理的工艺过程更均匀，从而有利于更好的控制平坦化处理的停止位置，改善了栅极结构的表面均匀性。
进一步，所述半导体结构的形成方法还包括在伪栅和层间介质层之间形成空气间隙层，所述空气间隙层有效较低了寄生电容，减小了器件功耗，缓解了RC信号延迟。
进一步，由于所述隔离层的存在，在去除所述伪栅的过程中，所述隔离层保护层间介质层不受刻蚀工艺的影响，提升了层间介质层的形貌完整性，减少了结构缺陷，改善了工艺窗口和器件性能。
附图说明
图1至图12是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，在目前技术下，晶体管器件的结构缺陷较多，且晶体管的栅极高度的均匀性较差，从而使器件性能有待提升。
在一半导体结构的形成过程的实施例中，不同器件区的场效应晶体管的沟道长度不同，不同长度的沟道上的栅极结构的宽度不同，在对各栅极结构进行平坦化的过程中，由于长沟道上的栅极结构宽度较宽，因此对其的平坦化速率较快，而短沟道上的栅极结构宽度较短，排布更密集，因此对其的平坦化速率较慢，进而，使平坦化处理后，短沟道上的栅极结构高度大于长沟道上的栅极结构高度，从而引入了结构缺陷，使栅极的均匀性较差，降低了器件性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，通过对初始介质层进行减薄处理形成层间介质层，使第一区上的层间介质层的表面低于第二区上的层间介质层的表面，并且结合所述层间介质层上的隔离层，能够在后续形成栅极结构后，在对所述栅极结构以及层间介质层进行平坦化处理的过程中，使第二区上需要平坦化处理的层间介质层的厚度大于第一区上需要平坦化处理的层间介质层的厚度，从而补偿了第一区、第二区上的栅极结构的平坦化速率差异，改善了平坦化处理后的第一区和第二区上的栅极结构的均匀性，减少了结构缺陷，改善了器件性能。此外，在对所述栅极结构以及层间介质层进行平坦化处理之前，去除了至少部分所述隔离层，暴露出所述栅极结构顶部表面，因此，使后续平坦化层间介质层和栅极结构的工艺过程更均匀，从而有利于更好的控制平坦化处理的停止位置，改善了栅极结构的表面均匀性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图12是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图1，提供衬底100，所述衬底100上包括第一区I和第二区II；在所述衬底100上形成初始伪栅结构111，所述第一区I上的初始伪栅结构111的间距小于第二区II上的初始伪栅结构111的间距。
在本实施例中，所述初始伪栅结构111为后续形成的伪栅提供原材料。
在本实施例中，所述第一区I上的初始伪栅结构111的宽度小于第二区II上的初始伪栅结构111的宽度。
其中，所述衬底100的材料包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)等。具体的，在本实施例中，所述衬底100的材料为硅。
在本实施例中，所述衬底100包括基底(未图示)以及位于基底上的鳍部结构(未图示)。
在本实施例中，所述第一区I和第二区II用于形成不同的晶体管器件，其对于沟道、栅极结构的尺寸要求不同。所述第一区I用于形成短沟道以及宽度较小的栅极结构，所述第二区II用于形成长沟道以及宽度较大的栅极结构。
在本实施例中，形成所述初始伪栅结构111的方法包括：在所述衬底100上形成初始氧化层103；在所述初始氧化层103上形成初始伪栅材料层(未图示)；在所述初始伪栅材料层上形成掩膜结构102，所述掩膜结构102包括保护层106、第一掩膜层107以及第二掩膜层108，所述掩膜结构102暴露出部分所述第一区I以及第二区II上的初始伪栅材料层表面；以所述掩膜结构102为掩膜，图形化所述初始伪栅材料层，以形成初始伪栅结构111。
在本实施例中，所述初始氧化层103的材料包括氧化硅；所述保护层106的材料包括氧化硅或氮化硅；所述第一掩膜层107的材料包括氧化硅或氮化硅；所述第二掩膜层108的材料包括氧化硅或氮化硅。
在本实施例中，所述初始氧化层103还位于所述鳍部结构上，即，位于所述鳍部结构与初始伪栅结构111之间。
在形成伪栅101之后，在所述初始伪栅结构111侧壁形成第一侧墙109，所述第一侧墙109用于保护初始伪栅结构111，并且定位后续形成的源漏区的位置。
在本实施例中，部分所述第一侧墙109还位于初始氧化层103上。
在本实施例中，所述第一侧墙109的材料包括氧化硅或氮化硅。
请参考图2，在所述初始伪栅结构111两侧形成源漏区104；在所述第一侧墙109以及衬底100上形成牺牲侧墙110；形成包围初始伪栅结构111的介质材料层112。
在本实施例中，所述牺牲侧墙110为后续形成的空气间隙层提供空间。
在本实施例中，所述牺牲侧墙110的材料包括氮化硅；所述牺牲侧墙110的形成工艺包括原子层沉积工艺。
在本实施例中，所述介质材料层112为后续形成的初始介质层提供原材料。
在本实施例中，所述介质材料层112的顶部高于所述初始伪栅结构111的顶部。
请参考图3，对所述初始伪栅结构111和介质材料层112进行平坦化处理，以形成伪栅101以及初始介质层113，所述初始介质层113暴露出所述伪栅101，所述第一区I上的初始介质层113的表面高于所述第二区II上的初始介质层113表面。
在对各初始伪栅结构111进行平坦化的过程中，由于第二区II上的初始伪栅结构111宽度较宽，且排布更稀疏，因此对其的平坦化速率较快，而第一区I上的初始伪栅结构111宽度较短，排布更密集，因此对其的平坦化速率较慢，进而，使平坦化处理后，所述第一区I上的初始介质层113、伪栅101的表面高于所述第二区II上的初始介质层113、伪栅101的表面。
在本实施例中，所述第一区I上的伪栅101的间距小于第二区II上的伪栅101的间距，且所述第一区I上的伪栅101的宽度小于第二区II上的伪栅101的宽度。
请参考图4，对所述第一区I和第二区II上的初始介质层113进行回刻蚀，在衬底100上形成层间介质层120，第一区I上的层间介质层120的表面低于第二区II上的层间介质层120表面。
在本实施例中，使第一区I上的层间介质层120的表面低于第二区II上的层间介质层120表面的目的在于，在后续形成栅极结构之后，在对栅极结构和层间介质层120的平坦化过程中，所述第一区I与第二区II上的层间介质层120表面的高度差能够补偿第一区I、第二区II上的栅极结构的平坦化速率差异，从而有利于提升栅极结构的均匀性。
在本实施例中，回刻蚀所述第一区I和第二区II上的初始介质层113的工艺包括Certas工艺。
具体的，由于所述第二区II上的伪栅101间距大于所述第一区I上的伪栅101间距，且伪栅101之间均由初始介质层113填满，因此，在相同的刻蚀工艺下，第二区II上需要刻蚀的初始介质层113更多，从而能够使所述第一区I上的层间介质层120的表面低于第二区II上的层间介质层120表面。
请参考图5，去除所述牺牲侧墙110，在所述伪栅101和层间介质层120之间形成间隙(未标示)。
在本实施例中，所述间隙为后续形成的空气间隙层提供空间。
具体的，去除所述牺牲侧墙110的工艺为自由基表面处理刻蚀工艺。所述自由基表面处理刻蚀工艺能够使氮化硅与氧化硅的刻蚀选择比大于300，从而在不影响其他结构的基础上，较为彻底的去除牺牲侧墙110。
接着，在层间介质层120上形成暴露出伪栅101的隔离层。所述隔离层的具体形成过程如图6至图8所示。
请参考图6，在所述伪栅101和层间介质层120上形成初始隔离材料层121；在所述初始隔离材料层121上形成牺牲氧化层122。
在本实施例中，所述初始隔离材料层121为后续形成的隔离层提供原材料。
在本实施例中，所述牺牲氧化层122用于辅助后续对初始隔离材料层121的平坦化过程。
在本实施例中，所述牺牲氧化层122的材料包括氧化硅；所述初始隔离材料层121的材料包括氮化硅。
在本实施例中，所述初始隔离材料层121的底部低于所述伪栅101顶部，从而使层间介质层120与伪栅101之间的空隙封闭，形成了空气间隙层132。
在本实施例中，所述空气间隙层132的存在有效降低了源漏区104以及后续形成的栅极结构之间的寄生电容，减小了器件功耗，缓解了RC信号延迟。
在本实施例中，所述初始隔离材料层121的形成工艺包括原子层沉积工艺或化学气相沉积工艺。
在本实施例中，由于所述第二区II上的层间介质层120顶部表面高于所述第一区I上的层间介质层120顶部表面，因此，沉积所述初始隔离材料层121后，第二区II上的初始隔离材料层121表面高于第一区I上的初始隔离材料层121表面。
请参考图7，对所述初始隔离材料层121以及牺牲氧化层122进行平坦化处理，直至暴露出所述第二区II上的初始隔离材料层121。
在本实施例中，对所述初始隔离材料层121以及牺牲氧化层122进行平坦化处理的目的在于，为后续回刻蚀所述初始隔离材料层121以及伪栅101的工艺提供较为平坦的刻蚀起点，从而有利于改善回刻蚀后伪栅101的均匀性。
请参考图8，对所述初始隔离材料层121以及伪栅101进行回刻蚀，直至所述第一区I上的伪栅101表面齐平于第二区II上的伪栅101表面，所述初始隔离材料层121成为隔离层131。
在本实施例中，使所述第一区I上的伪栅101表面齐平于第二区II上的伪栅101表面的目的在于，控制后续形成的栅极结构的表面高度，提升栅极结构的均匀性。
在本实施例中，对所述初始隔离材料层121以及伪栅101进行回刻蚀的工艺包括电子束刻蚀工艺。
在本实施例中，在对所述初始隔离材料层121以及伪栅101进行回刻蚀后，所述伪栅101表面与隔离层131表面齐平。
请参考图9，去除所述伪栅101，在所述层间介质层120内形成栅极开口141；去除所述栅极开口141暴露出的初始氧化层103。
在本实施例中，由于所述初始氧化层103的材料包括氧化硅；所述隔离层131的材料包括氮化硅，两者的材料不同，而层间介质层120的材料包括氧化硅，与初始氧化层103相同，因此，在去除所述初始氧化层103以及伪栅101的过程中，所述隔离层131保护层间介质层120不受刻蚀工艺的影响，避免了层间介质层120表面受到损伤而加剧凹陷的情况，从而提升了层间介质层120的形貌完整性，减少了结构缺陷，改善了工艺窗口和器件性能。
在本实施例中，去除所述初始氧化层103的工艺包括Certas工艺。
请参考图10，在所述栅极开口141内形成栅极结构151。
在本实施例中，所述栅极结构151的形成方法包括：在所述栅极开口141内沉积栅极材料层(未图示)；对所述栅极材料层进行平坦化处理，直至暴露出隔离层131表面，形成栅极结构151。
在本实施例中，所述第一区I、第二区II上栅极结构151的表面与隔离层131表面齐平。
请参考图11，在形成所述栅极结构151之后，去除至少部分所述隔离层131，暴露出所述第一区I和第二区II上的栅极结构151顶部表面。
在本实施例中，去除至少部分所述隔离层131的作用在于，减少了后续平坦化层间介质层120和栅极结构151的工艺中需要处理的材料的种类，省去了研磨隔离层131的工艺，从而仅需要从处理层间介质层120以及栅极结构151的角度设计并优化平坦化处理过程，使平坦化处理的工艺过程更均匀，且有利于更好的控制平坦化处理的停止位置，改善了平坦化后的栅极结构151的表面均匀性。
在本实施例中，去除至少部分所述隔离层131的工艺包括自由基干法刻蚀工艺、气体干法刻蚀工艺、湿法刻蚀工艺中的一种或多种组合。
请参考图12，在去除部分所述隔离层131之后，对所述栅极结构151以及层间介质层120进行平坦化处理，使所述第一区I上的栅极结构151的顶部表面与第二区II上的栅极结构151的顶部表面齐平。
在本实施例中，由于所述第二区II上的栅极结构151的间距较大且栅极结构151的宽度较大，而所述第一区I上的栅极结构151的间距较小且栅极结构151的宽度较小，因此，对所述第二区II上的栅极结构151的平坦化速率大于第一区I上的栅极结构151的平坦化速率。
然而，由于所述第二区II上的层间介质层120表面高于所述第一区I上的层间介质层120表面，因此，使第二区II上需要平坦化处理的层间介质层120的厚度大于第一区I上需要平坦化处理的层间介质层120的厚度，从而补偿了第一区I、第二区II上的栅极结构151的平坦化速率差异，改善了平坦化处理后的第一区I和第二区II上的栅极结构151的表面均匀性，减少了结构缺陷，改善了器件性能。
在本实施例中，在平坦化处理中，所述第一区I、第二区II上的栅极结构151在所述隔离层131上刻蚀停止，从而使所述第一区I上的栅极结构151、第二区II上的栅极结构151以及隔离层131的顶部表面齐平。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上包括第一区和第二区；
在所述衬底上形成伪栅，所述第一区上的伪栅的间距小于第二区上的伪栅的间距；
在所述衬底上和所述伪栅侧壁上形成初始介质层，所述初始介质层暴露出所述伪栅，所述第一区上的初始介质层的表面高于所述第二区上的初始介质层表面；
对所述第一区和第二区上的初始介质层进行回刻蚀，在衬底上形成层间介质层，第一区上的层间介质层的表面低于第二区上的层间介质层表面；
在层间介质层上形成暴露出伪栅的隔离层；
在形成所述隔离层之后，去除所述伪栅，在所述层间介质层内形成栅极开口；
在所述栅极开口内形成栅极结构；
在形成所述栅极结构之后，去除至少部分所述隔离层，暴露出所述栅极结构顶部表面；
在去除部分所述隔离层之后，对所述栅极结构以及层间介质层进行平坦化处理。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述伪栅之前，还包括：在所述衬底上形成初始氧化层，所述伪栅形成于初始氧化层上。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述初始氧化层的材料与所述隔离层的材料不同。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述初始氧化层的材料包括氧化硅。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述隔离层的材料包括氮化硅。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离层的方法包括：在所述伪栅和层间介质层上形成初始隔离材料层；对所述初始隔离材料层以及伪栅进行回刻蚀，直至所述第一区上的伪栅表面齐平于第二区上的伪栅表面，所述初始隔离材料层成为隔离层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在形成所述初始隔离材料层之后，在回刻蚀所述初始隔离材料层以及伪栅之前，还包括：
在所述初始隔离材料层上形成牺牲氧化层；对所述初始隔离材料层以及牺牲氧化层进行平坦化处理。
8.如权利要求2所述的半导体结构的形成方法，其特征在于，在去除伪栅之后，在形成栅极结构之前，还包括：去除所述初始氧化层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述初始氧化层的工艺包括Certas工艺。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成伪栅以及初始介质层的方法包括：在衬底上形成初始伪栅结构；形成包围初始伪栅结构的介质材料层；对所述初始伪栅结构和介质材料层进行平坦化处理，以形成伪栅以及初始介质层。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅和初始介质层之间还具有位于伪栅侧壁的牺牲侧墙。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，在形成隔离层之前，还包括：去除所述牺牲侧墙，在所述伪栅和层间介质层之间形成间隙；在形成隔离层之后，将所述间隙封闭，以形成空气间隙层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，去除所述牺牲侧墙的工艺为自由基表面处理刻蚀工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构的形成方法包括：在所述栅极开口内沉积栅极材料层；对所述栅极材料层进行平坦化处理，直至暴露出隔离层表面，形成栅极结构。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述层间介质层以及栅极结构进行平坦化处理后，所述第一区上的栅极结构的顶部表面与第二区上的栅极结构的顶部表面齐平。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，去除至少部分所述隔离层的工艺包括自由基干法刻蚀工艺、气体干法刻蚀工艺、湿法刻蚀工艺中的一种或多种组合。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区上的伪栅的宽度小于第二区上的伪栅的宽度。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括基底以及位于基底上的鳍部结构。
CN202211350351.6A 2022-10-31 2022-10-31 半导体结构的形成方法 Pending CN117954324A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211350351.6A CN117954324A (zh) 2022-10-31 2022-10-31 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211350351.6A CN117954324A (zh) 2022-10-31 2022-10-31 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN117954324A true CN117954324A (zh) 2024-04-30

Family

ID=90798712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211350351.6A Pending CN117954324A (zh) 2022-10-31 2022-10-31 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN117954324A (zh)

Similar Documents

Publication Publication Date Title
US20140367798A1 (en) Non-planar transistor
KR20040096365A (ko) 반도체소자의 제조방법
KR20050026319A (ko) 리세스 채널을 가지는 트랜지스터 제조 방법
KR20020045028A (ko) 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법
CN108630549B (zh) 半导体器件及其形成方法
CN117954324A (zh) 半导体结构的形成方法
CN110867377B (zh) 虚拟栅的平坦化方法
CN101005037A (zh) 一种半导体器件制造方法
CN111430241B (zh) 半导体结构及其形成方法
CN113871345B (zh) 半导体结构的形成方法
CN113497034B (zh) 半导体结构及其形成方法
CN118841370A (zh) 半导体结构的形成方法
CN117199003A (zh) 半导体结构及其形成方法
KR20070001590A (ko) 반도체 소자의 리세스 게이트 형성방법
CN117012714A (zh) 半导体结构的形成方法
TWI646605B (zh) 半導體裝置及其製造方法
KR0176151B1 (ko) 반도체 장치의 소자 분리 방법
CN115810582A (zh) 半导体结构及其形成方法
KR100404224B1 (ko) 반도체 소자의 화학적 기계적 연마 공정에서 피식각물의불균일성 개선 방법
CN117954325A (zh) 半导体结构的形成方法
CN117153879A (zh) 半导体结构及其形成方法
CN118366987A (zh) 半导体结构及其形成方法
CN117497573A (zh) 半导体结构及其形成方法
CN114334654A (zh) 半导体结构及其形成方法
CN114242589A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination