CN108022879A - 多阈值电压晶体管及其形成方法 - Google Patents

多阈值电压晶体管及其形成方法 Download PDF

Info

Publication number
CN108022879A
CN108022879A CN201610962602.4A CN201610962602A CN108022879A CN 108022879 A CN108022879 A CN 108022879A CN 201610962602 A CN201610962602 A CN 201610962602A CN 108022879 A CN108022879 A CN 108022879A
Authority
CN
China
Prior art keywords
work
opening
function layer
layer
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610962602.4A
Other languages
English (en)
Other versions
CN108022879B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610962602.4A priority Critical patent/CN108022879B/zh
Publication of CN108022879A publication Critical patent/CN108022879A/zh
Application granted granted Critical
Publication of CN108022879B publication Critical patent/CN108022879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种多阈值电压晶体管及其形成方法，其中方法包括：提供基底，基底上具有层间介质层和贯穿层间介质层的三个开口，三个开口用于形成第一类型的晶体管；在第一开口、第二开口和第三开口的侧壁和底部形成第二类型的第一功函数层、位于第一功函数层上第一类型的第二功函数层；去除第一开口中的第二功函数层后，对第一开口中的第一功函数层进行改性处理，形成改性功函数层，改性功函数层的有效功函数值大于第一功函数层的有效功函数值；之后去除第二开口中的第二功函数层；之后在三个开口的侧壁和底部形成第一类型的第三功函数层。所述方法增大了多阈值电压晶体管阈值电压调节范围，且提高了多阈值电压晶体管电学性能的稳定性。

Description

多阈值电压晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种多阈值电压晶体管及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。MOS包括PMOS晶体管和NMOS晶体管。
为了适应集成电路设计中不同晶体管的开关速度的需要，需要形成具有多阈值电压的晶体管。
为了减小调节PMOS晶体管和NMOS晶体管的阈值电压，会在PMOS晶体管和NMOS晶体管的栅介质层表面形成对应的功函数层。其中，PMOS晶体管的功函数层需要具有较高的功函数，而NMOS晶体管的功函数层需要具有较低的功函数。在PMOS晶体管和NMOS晶体管中，功函数层的材料不同，以满足各自功函数调节的需要。
然而，现有技术中形成的多阈值电压鳍式场效应晶体管的方法不能同时达到：增大多阈值电压晶体管的阈值电压调节范围，且提高多阈值电压晶体管电学性能的稳定性。
发明内容
本发明解决的问题是提供一种多阈值电压晶体管的形成方法，以增大多阈值电压晶体管的阈值电压调节范围，且提高多阈值电压晶体管电学性能的稳定性。
为解决上述问题，本发明提供一种多阈值电压晶体管的形成方法，包括：提供基底，所述基底上具有层间介质层和贯穿层间介质层的第一开口、第二开口和第三开口，第一开口、第二开口、第三开口用于形成第一类型的晶体管；在第一开口、第二开口和第三开口的侧壁和底部形成第二类型的第一功函数层、位于第一功函数层上第一类型的第二功函数层；去除第一开口中的第二功函数层后，对第一开口中的第一功函数层进行改性处理，使第一开口中的第一功函数层形成改性功函数层，所述改性功函数层的有效功函数值大于第一功函数层的有效功函数值；进行所述改性处理后，去除第二开口中的第二功函数层；去除第二开口中的第二功函数层后，在第一开口、第二开口和第三开口的侧壁和底部形成第一类型的第三功函数层。
可选的，当所述第一开口、第二开口和第三开口用于形成P型晶体管时，所述第一功函数层的材料为N型功函数材料，所述第二功函数层和第三功函数层的材料为P型功函数材料。
可选的，所述第一功函数层的材料为TiAl、TiAlN、TiCAl或TiC；所述第二功函数层和第三功函数层的材料为TiN或TiSiN。
可选的，当所述第一开口、第二开口和第三开口用于形成N型晶体管时，所述第一功函数层的材料为P型功函数材料，所述第二功函数层和第三功函数层的材料为N型功函数材料。
可选的，所述第一功函数层的材料为TiN或TiSiN；所述第二功函数层和第三功函数层的材料为TiAl、TiAlN、TiCAl或TiC。
可选的，还包括：在去除第一开口中的第二功函数层之前，在所述第二功函数层上形成阻挡层；去除第一开口中的阻挡层后，去除第一开口中的第二功函数层；进行所述改性处理后，且在去除第二开口中的第二功函数层之前，去除第二开口和第三开口中的阻挡层。
可选的，所述阻挡层的材料为TaN、TaAlN或TaSiN。
可选的，所述改性处理的方法包括：采用改性气体在处理温度下对所述第一开口中的第一功函数层进行处理，使第一功函数层形成改性功函数层。
可选的，当所述第一功函数层的材料为TiN时，所述改性气体为含硅元素的气体，所述改性功函数层的材料为TiSiN。
可选的，所述含硅元素的气体为SiH4或SiH2Cl2。
可选的，当所述第一功函数层的材料为TiAl时，所述改性气体为N2，所述改性功函数层的材料为TiAlN。
可选的，所述改性处理的方法包括：采用离子注入工艺在所述第一开口中的第一功函数层中注入改性离子，使第一功函数层形成改性功函数层。
可选的，当所述第一功函数层的材料为TiN或TiSiN时，所述改性离子为硅离子。
可选的，当所述第一功函数层的材料为TiAl、TiAlN、TiCAl或TiC时，所述改性离子为氮离子或碳离子。
可选的，进行所述离子注入工艺后，进行退火处理。
可选的，在所述改性功函数层和基底之间形成有第一栅介质层；在第二开口中的第一功函数层和基底之间形成有第二栅介质层；在第三开口中的第一功函数层和基底之间形成有第三栅介质层；形成所述第三功函数层后，还包括：在第一开口中形成第一栅电极层；在第二开口中形成第二栅电极层；在第三开口中形成第三栅电极层。
可选的，所述基底上还具有贯穿所述层间介质层的第四开口，所述第四开口用于形成第二类型的晶体管；在去除所述第一开口中的第二功函数层前，所述第一功函数层还位于第四开口的侧壁和底部，所述第二功函数层还位于第四开口的侧壁和底部，第四开口中的第二功函数层位于第四开口中的第一功函数层上；所述第三功函数层还位于第四开口的侧壁和底部，第四开口中的第三功函数层位于第四开口中的第二功函数层上；形成所述第三功函数层后，去除第四开口中的第三功函数层和第二功函数层；去除第四开口中的第三功函数层和第二功函数层后，在所述第一开口、第二开口、第三开口和第四开口的侧壁和底部形成第二类型的第四功函数层。
可选的，当所述第一开口、第二开口和第三开口用于形成P型晶体管时，所述第四开口用于形成N型晶体管，所述第四功函数层的类型为N型；当所述第一开口、第二开口和第三开口用于形成N型晶体管时，所述第四开口用于形成P晶体管，所述第四功函数层的类型为P型。
本发明还提供一种多阈值电压晶体管，包括：基底，所述基底上具有层间介质层和贯穿层间介质层的第一开口、第二开口和第三开口，第一开口、第二开口和第三开口用于形成第一类型的晶体管；改性功函数层，位于第一开口的侧壁和底部；第二类型的第一功函数层，位于第二开口和第三开口的侧壁和底部；第一类型的第二功函数层，位于第三开口的侧壁和底部，且位于第三开口中的第一功函数层上；第一类型的第三功函数层，位于第一开口、第二开口和第三开口的侧壁和底部，且位于改性功函数层和第二功函数层上、以及第二开口中的第一功函数层上。
可选的，第四开口，贯穿所述层间介质层，第四开口用于形成第二类型的晶体管；所述第一功函数层还位于第四开口的侧壁和底部；第二类型的第四功函数层，位于第一开口、第二开口、第三开口和第四开口的侧壁和底部，且位于第三功函数层上、以及第四开口中的第一功函数层上。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的多阈值电压晶体管的形成方法中，结合第二类型的第一功函数层和改性功函数层、以及第一类型的第二功函数层和第三功函数层共同调节多阈值电压晶体管的阈值电压。第一开口中的改性功函数层、第二开口中的第一功函数层、第三开口中的第一功函数层对所对应的晶体管阈值电压调节的程度依次增加。且第一开口中的改性功函数层、第二开口中的第一功函数层、第三开口中的第一功函数层均提高了对应晶体管的阈值电压。使得多阈值电压晶体管的阈值电压的调节范围较大。
再次，由于对所述第一开口中的第一功函数层进行了改性处理，使第一开口中的第一功函数层形成改性功函数层，所述改性功函数层的有效功函数值大于第一功函数层的有效功函数值，通过所述改性功函数层相对于第二开口中第一功函数层的有效功函数值的差异实现了第一开口相对于第二开口对应形成的晶体管的阈值电压的差异。无需在改性功函数层上相对于在第二开口中的第一功函数层上形成不同层叠材料的功函数层，以实现第一开口相对于第二开口对应形成的晶体管的阈值电压的差异。使得第二开口和第三开口中功函数层的层叠的层数减少。第二开口中各层功函数层的厚度误差积累、以及第三开口中各层功函数层的厚度误差积累均较少。提高了多阈值电压晶体管电学性能的稳定性。
本发明技术方案提供的多阈值电压晶体管中，结合第二类型的第一功函数层和改性功函数层、以及第一类型的第二功函数层和第三功函数层共同调节多阈值电压晶体管的阈值电压，使得多阈值电压晶体管的阈值电压的调节范围较大。再次，通过所述改性功函数层相对于第二开口中第一功函数层的有效功函数值的差异实现了第一开口相对于第二开口对应形成的晶体管的阈值电压的差异。使得第二开口和第三开口中的功函数层层叠的层数减少。第二开口中各层功函数层的厚度误差积累、以及第三开口中各层功函数层的厚度误差积累均较少。提高了多阈值电压晶体管电学性能的稳定性。
附图说明
图1至图9是本发明一实施例中多阈值电压晶体管的形成方法；
图10至图16是本发明另一实施例中多阈值电压晶体管的形成方法。
具体实施方式
正如背景技术所述，现有技术中形成多阈值电压晶体管的方法不能同时达到：增大多阈值电压晶体管的阈值电压调节范围，且提高多阈值电压晶体管电学性能的稳定性。
一种多阈值电压晶体管包括：基底，所述基底表面具有层间介质层和贯穿层间介质层的第一开口、第二开口和第三开口，第一开口、第二开口和第三开口对应形成NMOS晶体管；所述第一开口的侧壁和底部形成有第三N型功函数层；所述第二开口的侧壁和底部依次叠层形成有第二N型功函数层和第三N型功函数层；所述第三开口的侧壁和底部依次叠层形成有第一N型功函数层、第二N型功函数层和第三N型功函数层。
利用第一开口、第二开口和第三开口对应形成晶体管的功函数不同，从而使得对应形成的晶体管的阈值电压不同。
为了增大多阈值电压晶体管的阈值电压调节的范围，一种方法是：在第一开口中的第三N型功函数层和基底之间、第二开口中的第二N型功函数层和基底之间、以及第三开口中的第一N型功函数层和基底之间，形成P型功函数层。
然而由于形成P型功函数层，导致第二开口和第三开口中层叠的功函数层的层数增加。第二开口中各层功函数层的厚度误差积累、以及第三开口中各层功函数层的厚度误差积累均较大。导致多阈值电压晶体管电学性能的稳定性较差。
在此基础上，本发明提供一种多阈值电压晶体管的形成方法，包括：提供基底，所述基底上具有层间介质层和贯穿层间介质层的第一开口、第二开口和第三开口，第一开口、第二开口、第三开口用于形成第一类型的晶体管；在第一开口、第二开口和第三开口的侧壁和底部形成第二类型的第一功函数层、位于第一功函数层上第二类型的第二功函数层；去除第一开口中的第二功函数层后，对第一开口中的第一功函数层进行改性处理，使第一开口中的第一功函数层形成改性功函数层，所述改性功函数层的有效功函数值大于第一功函数层的有效功函数值；进行所述改性处理后，去除第二开口中的第二功函数层；去除第二开口中的第二功函数层后，在第一开口、第二开口和第三开口的侧壁和底部形成第一类型的第三功函数层。
所述方法结合第二类型的第一功函数层、以及第一类型的第二功函数层和第三功函数层共同调节多阈值电压晶体管的阈值电压，使得多阈值电压晶体管的阈值电压的调节范围较大。再次，通过所述改性功函数层相对于第二开口中第一功函数层的有效功函数值的差异实现了第一开口相对于第二开口对应形成的晶体管的阈值电压的差异。使得第二开口和第三开口中功函数层的层叠的层数减少。第二开口中各层功函数层的厚度误差积累、以及第三开口中各层功函数层的厚度误差积累均较少。提高了多阈值电压晶体管电学性能的稳定性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
下面以所述多阈值电压晶体管中的晶体管为鳍式场效应晶体管为例进行说明。在其它实施例中，所述多阈值电压晶体管中的晶体管可以为平面式的MOS晶体管。
图1至图9是本发明一实施例中多阈值电压晶体管的形成方法。
参考图1，提供基底，所述基底表面具有第一伪栅极结构110、第二伪栅极结构113和第三伪栅极结构116。
本实施例中，所述基底包括半导体衬底100和位于半导体衬底100上的鳍部101。
在其它实施例中，当所述多阈值电压晶体管中的晶体管为平面式的MOS晶体管时，所述基底为平面式的半导体衬底。
所述半导体衬底100的材料可以是单晶硅、多晶硅或非晶硅；半导体衬底100的材料也可以是硅、锗、锗化硅、砷化镓等半导体材料。本实施例中，所述半导体衬底100的材料为硅。
所述基底包括第一区Ⅰ、第二区Ⅱ和第三区Ⅲ。第一区Ⅰ、第二区Ⅱ和第三区Ⅲ的基底用于形成第一类型的晶体管。
本实施例中，第一区Ⅰ、第二区Ⅱ和第三区Ⅲ的基底用于形成第一类型的鳍式场效应晶体管。
本实施例中，以第一区Ⅰ、第二区Ⅱ和第三区Ⅲ的基底用于形成N型的鳍式场效应晶体管为例进行说明。具体的，第一区Ⅰ的基底用于形成第一N型鳍式场效应晶体管，第二区Ⅱ的基底用于形成第二N型鳍式场效应晶体管，第三区Ⅲ的基底用于形成第三N型鳍式场效应晶体管。
在其它实施例中，第一区、第二区和第三区的基底用于形成P型的鳍式场效应晶体管。具体的，第一区的基底用于形成第一P型鳍式场效应晶体管，第二区的基底用于形成第二P型鳍式场效应晶体管，第三区的基底用于形成第三P型鳍式场效应晶体管。
所述半导体衬底100上还形成有隔离结构，所述隔离结构适于隔离相邻的鳍部101。
所述第一伪栅极结构110位于第一区Ⅰ的基底上，所述第二伪栅极结构113位于第二区Ⅱ的基底上，所述第三伪栅极结构116位于第三区Ⅲ的基底上。
本实施例中，具体的，第一伪栅极结构110横跨第一区Ⅰ的鳍部101，覆盖第一区Ⅰ鳍部101的部分顶部表面和部分侧壁表面；第二伪栅极结构113横跨第二区Ⅱ的鳍部101，覆盖第二区Ⅱ鳍部101的部分顶部表面和部分侧壁表面；第三伪栅极结构116横跨第三区Ⅲ的鳍部101，覆盖第三区Ⅲ鳍部101的部分顶部表面和部分侧壁表面。
所述第一伪栅极结构110包括位于第一区Ⅰ基底上的第一伪栅介质层111和位于第一伪栅介质层111表面的第一伪栅电极层112。具体的，本实施例中，所述第一伪栅介质层111横跨第一区Ⅰ的鳍部101，第一伪栅介质层111位于第一区Ⅰ的隔离结构表面、覆盖第一区Ⅰ鳍部101的部分顶部表面和部分侧壁表面。
所述第二伪栅极结构113包括位于第二区Ⅱ基底上的第二伪栅介质层114和位于第二伪栅介质层114表面的第二伪栅电极层115。具体的，本实施例中，所述第二伪栅介质层114横跨第二区Ⅱ的鳍部101，第二伪栅介质层114位于第二区Ⅱ的隔离结构表面、覆盖第二区Ⅱ鳍部101的部分顶部表面和部分侧壁表面。
所述第三伪栅极结构116包括位于第三区Ⅲ基底上的第三伪栅介质层117和位于第三伪栅介质层117表面的第三伪栅电极层118。具体的，本实施例中，第三伪栅介质层117横跨第三区Ⅲ的鳍部101，第三伪栅介质层117位于第三区Ⅲ的隔离结构表面、覆盖第三区Ⅲ鳍部101的部分顶部表面和部分侧壁表面。
所述第一伪栅电极层112、第二伪栅电极层115和第三伪栅电极层118的材料为多晶硅。
若后续去除第一伪栅电极层112而形成第一开口，去除第二伪栅电极层115而形成第二开口，去除第三伪栅电极层118而形成第三开口，那么形成第一开口、第二开口和第三开口后，第一伪栅介质层111构成第一栅介质层，第二伪栅介质层114构成第二栅介质层，第三伪栅介质层117构成第三栅介质层。故需要第一伪栅介质层111、第二伪栅介质层114、第三伪栅介质层117的材料为高K介质材料(K大于3.9)。
若后续去除第一伪栅极结构110而形成第一开口，去除第二伪栅极结构113而形成第二开口，去除第三伪栅极结构116而形成第三开口，那么在形成第一开口、第二开口和第三开口后，需要在第一开口、第二开口和第三开口中分别对应形成第一栅介质层、第二栅介质层和第三栅介质层。那么第一伪栅介质层111、第二伪栅介质层114和第三伪栅介质层117的材料为氧化硅。
本实施例中，以后续去除第一伪栅极结构110而形成第一开口，去除第二伪栅极结构113而形成第二开口，去除第三伪栅极结构116而形成第三开口为示例进行说明。
继续参考图1，在第一伪栅极结构110、第二伪栅极结构113和第三伪栅极结构116两侧的基底上中形成源漏掺杂区140；形成源漏掺杂区140后，在所述基底上形成覆盖第一伪栅极结构110、第二伪栅极结构113和第三伪栅极结构116的侧壁的层间介质层150。
具体的，在第一伪栅极结构110、第二伪栅极结构113和第三伪栅极结构116两侧的鳍部101中形成源漏掺杂区140。
所述层间介质层150的材料包括氧化硅或者碳氧化硅。
参考图2，形成层间介质层150后，去除第一伪栅极结构110(参考图1)、第二伪栅极结构113(参考图1)和第三伪栅极结构116(参考图1)。
去除所述第一伪栅极结构110后，在层间介质层150中形成第一开口151；去除第二伪栅极结构113后，在层间介质层150中形成第二开口152；去除所述第三伪栅极结构116后，在层间介质层150中形成第三开口153。
采用干刻工艺、湿刻工艺或者干刻工艺和湿刻工艺结合的工艺去除第一伪栅极结构110、第二伪栅极结构113和第三伪栅极结构116。
第一开口151、第二开口152和第三开口153贯穿层间介质层150。
具体的，第一开口151、第二开口152、第三开口153均暴露出鳍部101。
接着，在所述第一开口151中形成位于第一开口151侧壁和底部的第一栅介质层、位于第一栅介质层上的第一总功函数层以及位于第一总功函数层上的第一栅电极层，在第二开口152中形成位于第二开口152侧壁和底部的第二栅介质层、位于第二栅介质层上的第二总功函数层以及位于第二总功函数层上的第二栅电极层，在第三开口153中形成位于第三开口153侧壁和底部的第三栅介质层、位于第三栅介质层上第三总功函数层以及位于第三总功函数层上的第三栅电极层。
下面详细介绍第一栅介质层、第一总功函数层、第一栅电极层、第二栅介质层、第二总功函数层、第二栅电极层、第三栅介质层、第三总功函数层、第三栅电极层的形成过程。
参考图3，在第一开口151、第二开口152和第三开口153的底部和侧壁、以及层间介质层150的顶部表面形成栅介质材料层130、位于栅介质材料层130上的第二类型的第一功函数层160、位于第一功函数层160上第一类型的第二功函数层161。
所述栅介质材料层130的材料为高K介质材料(K大于3.9)，如HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3、La2O3、HfSiO4。
当所述第一开口151、第二开口152和第三开口153用于形成N型晶体管时，所述第一功函数层160的材料为P型功函数材料，第二功函数层161的材料为N型功函数材料。相应的，所述第一功函数层160的材料为TiN、TiSiN，第二功函数层161的材料为TiAl、TiAlN、TiCAl或TiC。
当所述第一开口151、第二开口152和第三开口153用于形成P型晶体管时，所述第一功函数层160的材料为N型功函数材料，第二功函数层161的材料为P型功函数材料。相应的，所述第一功函数层160的材料为TiAl、TiAlN、TiCAl或TiC，第二功函数层161的材料为TiN或TiSiN。
本实施例中，所述第一功函数层160和第二功函数层161的材料不同。且在后续刻蚀去除第一开口151中的第二功函数层161的过程中，第一功函数层160需要作为刻蚀阻挡层，因此第二功函数层161相对于第一功函数层160需要具有较高的刻蚀选择比，具体的，在后续刻蚀去除第一开口151中的第二功函数层161的过程中，第二功函数层161相对于第一功函数层160的刻蚀选择比为100:1～50:1。
第一功函数层160的厚度可以为10埃～20埃。
第二功函数层161的厚度可以为10埃～20埃。
本实施例中，还在第二功函数层161上形成阻挡层162。
所述阻挡层162的材料为TaN、TaAlN或TaSiN。
所述阻挡层162和第二功函数层161的材料不同。且在后续刻蚀去除第二开口152和第三开口153中的阻挡层162的过程中，第二功函数层161需要作为刻蚀阻挡层，因此阻挡层162相对于第二功函数层161需要具有较高的刻蚀选择比，具体的，在后续刻蚀去除第二开口152和第三开口153中的阻挡层162的过程中，阻挡层162相对于第二功函数层161的刻蚀选择比为100:1～50:1。
所述阻挡层162的厚度可以为10埃～100埃。
所述阻挡层162的作用为：第二开口152和第三开口153中的阻挡层162阻挡后续进行的改性处理对第二开口152和第三开口153中的第一功函数层160和第二功函数层161的影响。
在其它实施例中，可以不形成所述阻挡层。
形成栅介质材料层130、第一功函数层160、第二功函数层161和阻挡层162的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。
参考图4，去除第一开口151中的阻挡层162；去除第一开口151中的阻挡层162后，去除第一开口151中的第二功函数层161。
具体的，首先形成第一掩膜层(未图示)，所述第一掩膜层覆盖第二开口152和第三开口153中的阻挡层162且暴露出第一开口151中的阻挡层162；以所述第一掩膜层为掩膜刻蚀去除第一开口151中的阻挡层162；之后，以所述第一掩膜层为掩膜刻蚀去除第一开口151中的第二功函数层161；之后去除第一掩膜层。
所述第一掩膜层的材料包括光刻胶。
本实施例中，在去除第一开口151中的第二功函数层161的过程中，第一功函数层160作为刻蚀停止层。
本实施例中，在刻蚀去除第一开口151中的第二功函数层161的过程中，第二功函数层161相对于第一功函数层160的刻蚀选择比为100:1～50:1。
去除第一开口151中的第二功函数层161后，对第一开口151中的第一功函数层160进行改性处理，使第一开口151中的第一功函数层160形成改性功函数层，所述改性功函数层的有效功函数值大于第一功函数层160的有效功函数值。
本实施例中，当第一功函数层160的材料为P型功函数材料时，进行改性处理后，多晶结构的第一功函数层160转变为无定型结构的改性功函数层，或者：改性功函数层的非晶化程度高于第一功函数层160的非晶化程度。从而使得改性功函数层的费米能级相对第一功函数层160的费米能级降低，进而使得改性功函数层的功函数大于第一功函数层160的功函数。相应的，改性功函数层的有效功函数值大于第一功函数层160的有效功函数值。
本实施例中，当第一功函数层160的材料为N型功函数材料时，进行改性处理后，在第一功函数层160中引入受主能级，使得改性功函数层的费米能级相对于第一功函数层160的费米能级较低。进而使得改性功函数层的功函数大于第一功函数层160的功函数。相应的，改性功函数层的有效功函数值大于第一功函数层160的有效功函数值。
本实施例中，所述改性处理的方法包括：参考图5，采用改性气体在处理温度下对所述第一开口151中的第一功函数层160进行处理，使第一功函数层160形成改性功函数层170。
当所述第一功函数层160的材料为TiN时，所述改性气体为含硅元素的气体，所述改性功函数层170的材料为TiSiN。所述含硅元素的气体包括SiH4或者SiH2Cl2。相应的，所述改性处理的过程为：所述含硅元素的气体分解，在所述第一功函数层160表面形成硅层，所述硅层与第一功函数层160发生反应而形成改性功函数层170。
TiN具有多晶结构，TiSiN具有非晶结构。改性处理后，第一功函数层160从多晶结构转变为无定型结构的改性功函数层170，使得改性功函数层170的费米能级相对第一功函数层160的费米能级较低。
当所述第一功函数层的材料为TiAl时，所述改性气体为N2，N2与TiAl反应形成TiAlN，相应的，所述改性功函数层的材料为TiAlN。
进行所述改性处理中，氮原子进入TiAl，在TiAl中引入受主能级，使得TiAlN的费米能级相对于TiAl的费米能级较低。
在其它实施例中，所述改性处理的方法包括：所述改性处理的方法包括：采用离子注入工艺在所述第一开口中的第一功函数层中注入改性离子，使第一功函数层形成改性功函数层。
当所述第一功函数层的材料为TiN或TiSiN时，所述改性离子为硅离子。
改性离子注入到第一开口中的第一功函数层的材料原子间隙中，使得第一功函数层形成改性功函数层。当第一功函数层的材料为TiN时，使得多晶结构的第一功函数层转变为非晶结构的改性功函数层；当第一功函数层的材料为TiSiN时，使得改性功函数层的非晶化程度高于第一功函数层的非晶化程度。因此使得改性功函数层的费米能级相对第一功函数层的费米能级较低。
当所述第一功函数层的材料为TiAl、TiAlN、TiCAl或TiC时，所述改性离子为氮离子或碳离子。相应的，改性离子被注入到第一功函数层的原子间隙中，在第一功函数层中引入受主能级，使得改性功函数层的费米能级相对第一功函数层的费米能级较低。
若所述离子注入工艺的注入能量过大，会穿过阻挡层和第二功函数层注入到第二开口和第三开口中的第一功函数层中，第二开口和第三开口中的部分第一功函数层也会形成改性功函数层，导致第二开口中总功函数层的有效功函数值相对于第一开口中的总功函数层的有效功函数值相差过小。那么第一开口对应形成的晶体管的阈值电压相对于第二开口对应形成的晶体管的阈值电压的差值过小。若所述离子注入工艺的注入能量过小，不能有效的将改性离子注入到第一开口中的第一功函数层中。且不同的改性离子对应的原子质量不同。在相同的注入深度的情况下，原子质量较大的改性离子需要损耗的能量较大，故需要较大的注入能量。
若所述离子注入工艺的注入剂量过大，导致工艺浪费；若所述离子注入工艺的注入剂量过小，导致改性离子在改性功函数层中的浓度过低。且原子质量较小的改性离子在离子注入过程中的扩散损耗较大。对于原子质量较小的改性离子，原子质量越小，改性离子在离子注入过程中的扩散损耗越大。故需要弥补不同的改性离子在离子注入过程中对应的扩散损耗。那么对于原子质量较小的改性离子，原子质量越小，需要的注入剂量相对越大。
所述离子注入工艺的注入角度和注入能量有关，所述注入角度为与半导体衬底法线方向之间的锐角夹角。在一定的注入深度的情况下，注入能量越大，需要的注入角度越小。
当所述改性离子为硅离子时，所述离子注入工艺的参数包括：注入能量为1KeV～10KeV，注入剂量为1.0E14atom/cm2～1.0E17atom/cm2，注入角度为7度～20度。
当所述改性离子为氮离子时，所述离子注入工艺的参数包括：注入能量为0.5KeV～6KeV，注入剂量为1.0E14atom/cm2～2.0E17atom/cm2，注入角度为7度～20度。
当所述改性离子为碳离子时，所述离子注入工艺的参数包括：注入能量为0.5KeV～7KeV，注入剂量为1.0E14atom/cm2～1.5E17atom/cm2，注入角度为7度～20度。
上述改性离子中，硅离子相对于碳离子对应的原子质量较大，碳离子相对于氮离子对应的原子质量较大，因此硅离子相对于碳离子的离子注入能量较大，碳离子相对于氮离子的离子注入能量较大。碳离子相对于硅离子的注入剂量较大，氮离子相对于碳离子的注入剂量较大。
所述改性处理的方法还包括：进行所述离子注入工艺后，进行退火处理。
所述退火处理的作用为：使得所述改性离子的分布更为均匀。
参考图6，进行所述改性处理后，去除第二开口152和第三开口153中的阻挡层162(参考图5)；去除第二开口152和第三开口153中的阻挡层162后，去除第二开口152中的第二功函数层161。
去除第二开口152和第三开口153中的阻挡层162的工艺为湿法刻蚀工艺或干法刻蚀工艺。
本实施例中，在去除第二开口152和第三开口153中的阻挡层162的过程中，以改性功函数层170为掩膜，改性功函数层170的刻蚀速率小于阻挡层162的刻蚀速率。本实施例中，在去除第二开口152和第三开口153中的阻挡层162的过程中，阻挡层162相对于改性功函数层170的刻蚀选择比为100:1～20:1。
本实施例中，在去除第二开口152和第三开口153中的阻挡层162的过程中，第二功函数层161作为刻蚀阻挡层。具体的，在刻蚀去除第二开口152和第三开口153中的阻挡层162的过程中，阻挡层162相对于第二功函数层161的刻蚀选择比为100:1～50:1。
去除第二开口152中的第二功函数层161的方法包括：形成第二掩膜层，所述第二掩膜层覆盖改性功函数层170以及第三开口153中的第二功函数层161，且第二掩膜层暴露出第二开口152中的第二功函数层161；以所述第二掩膜层为掩膜，刻蚀去除第二开口152中的第二功函数层161；之后去除第二掩膜层。
参考图7，去除第二开口152中的第二功函数层161后，在第一开口151、第二开口152和第三开口153的侧壁和底部形成第一类型的第三功函数层163。
当所述第一开口151、第二开口152和第三开口153用于形成P型晶体管时，所述第三功函数层163的类型P型。相应的，所述第三功函数层163的材料为TiN或TiSiN。
当所述第一开口151、第二开口152和第三开口153用于形成N型晶体管时，所述第三功函数层163的类型N型。相应的，所述第三功函数层163的材料为TiAl、TiAlN、TiCAl或TiC。
所述第二功函数层161和第三功函数层163的材料相同；或者所述第二功函数层161和第三功函数层163的材料不同。
形成所述第三功函数层163的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。
所述第三功函数层163的厚度为10埃～50埃。
本实施例中，第一功函数层160形成在第二功函数层161和第三功函数层163之前的原因在于：
第二开口152和第三开口153中的第一功函数层160和第一开口151中的改性功函数层170能够直接和后续形成的栅介质材料层接触。使得第一功函数层160和栅介质材料层之间界面的偶极子影响第二开口152和第三开口153中对应形成的晶体管的阈值电压，改性功函数层170和栅介质材料层之间界面的偶极子影响第一开口151中对应形成的晶体管的阈值电压。
栅介质材料层和与栅介质材料层直接接触的功函数层之间界面的偶极子能显著影响对应晶体管的阈值电压。因此，第一开口151中改性功函数层170相对于第二开口152中的第一功函数层160的材料差别，显著影响第一开口151相对于第二开口152对应形成的晶体管的阈值电压的差别。
参考图8，形成第三功函数层163后，在第一开口151(参考图7)、第二开口152和第三开口153中、以及层间介质层150上形成栅电极材料层180。
所述栅电极材料层180的材料可以为Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
形成所述栅电极材料层180的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。
参考图9，去除高于层间介质层150顶部表面的栅介质材料层130、第一功函数层160、第二功函数层161、第三功函数层163、改性功函数层170和栅电极材料层180。
去除高于层间介质层150顶部表面的栅介质材料层130、第一功函数层160、第二功函数层161、第三功函数层163、改性功函数层170、和栅电极材料层180的方法为平坦化工艺，如化学机械研磨工艺。
从而在第一开口151中形成位于第一开口151侧壁的底部的第一栅介质层131、位于第一栅介质层131上的第一总功函数层和位于第一总功函数层上的第一栅电极层181，在第二开口152中形成位于第二开口152侧壁的底部的第二栅介质层132、位于第二栅介质层132上的第二总功函数层和位于第二总功函数层上的第二栅电极层182，在第三开口153中形成位于第三开口153侧壁的底部的第三栅介质层133、位于第三栅介质层133上的第三总功函数层和位于第三总功函数层上的第三栅电极层183。
其中，第一开口151中的改性功函数层170和第三功函数层163构成第一总功函数层；第二开口152中的第一功函数层160和第三功函数层163构成第二总功函数层；第三开口153中的第一功函数层160、第二功函数层161和第三功函数层163构成第三总功函数层。
第一栅介质层131、第二栅介质层132和第三栅介质层133对应栅介质材料层130；第一栅电极层181、第二栅电极层182和第三栅电极层183对应栅电极材料层180。
由于第一开口151中的改性功函数层170的有效功函数值大于第二开口152中的第一功函数层160的有效功函数值，因此使得第一总功函数层的有效功函数值大于第二总功函数层的有效功函数值。使得第一开口151对应形成的晶体管的阈值电压大于第二开口152对应形成的晶体管的阈值电压。
由于第三开口153比第二开口152中多第二功函数层161，因此第三开口153对应形成的晶体管的阈值电压小于第二开口152对应形成的晶体管的阈值电压。
其次，结合第二类型的第一功函数层160和改性功函数层170、以及第一类型的第二功函数层161和第三功函数层163共同调节多阈值电压晶体管的阈值电压。第一开口151中的改性功函数层170、第二开口152中的第一功函数层160、第三开口153中的第一功函数层160对所对应的晶体管阈值电压调节的程度依次增加。且第一开口151中的改性功函数层170、第二开口152中的第一功函数层160、第三开口153中的第一功函数层160均提高了对应晶体管的阈值电压。使得多阈值电压晶体管的阈值电压的调节范围较大。
再次，通过所述改性功函数层170相对于第二开口152中第一功函数层的有效功函数值的差异实现了第一开口151相对于第二开口152对应形成的晶体管的阈值电压的差异。无需在改性功函数层170上相对于在第二开口152中的第一功函数层160上形成不同层叠材料的功函数层，以实现第一开口151相对于第二开口152对应形成的晶体管的阈值电压的差异。使得第二开口152和第三开口153中功函数层的层叠的层数减少。第二开口152中各层功函数层的厚度误差积累、以及第三开口153中各层功函数层的厚度误差积累均较少。提高了多阈值电压晶体管电学性能的稳定性。
相应的，本发明实施例还提供一种采用上述方法形成的多阈值电压晶体管，请继续参考图9，包括：基底，所述基底上具有层间介质层150和贯穿层间介质层150的第一开口151(参考图7)、第二开口152(参考图7)和第三开口153(参考图7)，第一开口151、第二开口152和第三开口153用于形成第一类型的晶体管；改性功函数层170，位于第一开口151的侧壁和底部；第二类型的第一功函数层160，位于第二开口152和第三开口153的侧壁和底部；第一类型的第二功函数层161，位于第三开口153的侧壁和底部，且位于第三开口153中的第一功函数层160上；第一类型的第三功函数层163，位于第一开口151、第二开口152和第三开口153的侧壁和底部，且位于改性功函数层170和第二功函数层161上、以及第二开口152中的第一功函数层160上。
所述多阈值电压晶体管结合第二类型的第一功函数层160和改性功函数层、以及第一类型的第二功函数层161和第三功函数层163共同调节多阈值电压晶体管的阈值电压，使得多阈值电压晶体管的阈值电压的调节范围较大。再次，通过所述改性功函数层相对于第二开口152中第一功函数层160的有效功函数值的差异实现了第一开口151相对于第二开口152对应形成的晶体管的阈值电压的差异。使得第二开口152和第三开口153中的功函数层层叠的层数减少。第二开口中各层功函数层的厚度误差积累、以及第三开口中各层功函数层的厚度误差积累均较少。提高了多阈值电压晶体管电学性能的稳定性。
图10至图16是本发明另一实施例中多阈值电压晶体管的形成方法。
参考图10，提供基底，所述基底上具有层间介质层250和贯穿层间介质层250的第一开口251、第二开口252、第三开口253和第四开口254，第一开口251、第二开口252和第三开口253用于形成第一类型的晶体管，所述第四开口254用于形成第二类型的晶体管。
所述基底包括第一区、第二区、第三区和第四区。第一区、第二区和第三区的基底用于形成第一类型的晶体管，第四区的基底用于形成第二类型的晶体管。
所述基底包括半导体衬底200和位于半导体衬底200上的鳍部201。所述半导体衬底200的材料和作用参照前述实施例。所述鳍部201的材料和形成方法参照前述实施例。
具体的，在第一区的基底上形成第一伪栅极结构；在第二区的基底上形成第二伪栅极结构；在第三区的基底上形成第三伪栅极结构；在第四区的基底上形成第四伪栅极结构；在第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构两侧的基底上中形成源漏掺杂区；形成源漏掺杂区后，在所述基底上形成覆盖第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构的侧壁的层间介质层250；形成层间介质层250后，去除第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构，在第一区的层间介质层250中形成第一开口251，在第二区的层间介质层250中形成第二开口252，在第三区的层间介质层250中形成第三开口253，在第四区的层间介质层中形成第四开口254。
当第一开口251、第二开口252和第三开口253用于形成P型晶体管时，所述第四开口254用于形成N型晶体管。当第一开口251、第二开口252和第三开口253用于形成N型晶体管时，所述第四开口254用于形成P型晶体管。
继续参考图10，在第一开口251、第二开口252、第三开口253和第四开口254的底部和侧壁、以及层间介质层250的顶部表面形成栅介质材料层230、位于栅介质材料层230上的第二类型的第一功函数层260、位于第一功函数层260上第一类型的第二功函数层261。
所述栅介质材料层230的材料和形成工艺参照前述实施例中栅介质材料层130的材料和形成工艺。第一功函数层260的材料、厚度和形成工艺参照前述实施例中第一功函数层160的材料、厚度和形成工艺。第二功函数层261的材料、厚度和形成工艺参照前述实施例中第二功函数层161的材料、厚度和形成工艺。
本实施例中，还在第一开口251、第二开口252、第三开口253和第四开口254中形成位于第二功函数层261上形成阻挡层262。
阻挡层262的材料、厚度和形成工艺参照前述实施例中阻挡层162的材料、厚度和形成工艺。
参考图11，去除第一开口251中的阻挡层262；去除第一开口251中的阻挡层262后，去除第一开口251中的第二功函数层261。
去除第一开口251中的阻挡层262、以及去除第一开口251中的第二功函数层261的方法参照前述实施例。
参考图12，去除第一开口251中的第二功函数层261后，对第一开口251中的第一功函数层260进行改性处理，使第一开口251中的第一功函数层260形成改性功函数层270，所述改性功函数层270的有效功函数值大于第一功函数层260的有效功函数值。
所述改性处理参照前述实施例，不再详述。
参考图13，进行所述改性处理后，去除第二开口252、第三开口253和第四开口254中的阻挡层262(参考图12)；去除第二开口252、第三开口253和第四开口254中的阻挡层262后，去除第二开口252中的第二功函数层261。
去除第二开口252、第三开口253和第四开口254中的阻挡层262、以及去除第二开口252中的第二功函数层261的方法参照前述实施例。
参考图14，去除第二开口252中的第二功函数层261后，在第一开口251、第二开口252、第三开口253和第四开口254的侧壁和底部形成第一类型的第三功函数层263。
第三功函数层263的材料、厚度和形成工艺参照前述实施例中第三功函数层163的材料、厚度和形成工艺。
参考图15，形成第三功函数层263后，去除第四开口254中第三功函数层263和第二功函数层261。
去除第四开口254中第三功函数层263和第二功函数层261的方法参照前述实施例。
参考图16，去除第四开口254中第三功函数层263和第二功函数层261后，在第一开口251、第二开口252、第三开口253和第四开口254的侧壁和底部形成第二类型的第四功函数层264。
所述第四开口254用于形成N型晶体管时，所述第四功函数层264的材料为N型功函数材料，如TiAl、TiAlN、TiCAl或TiC。
当所述第四开口254用于形成P型晶体管时，所述第四功函数层264的材料为P型功函数材料，如TiN或TiSiN。
形成第四功函数层264的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺或低压化学气相沉积工艺。
接着，在第一开口251、第二开口252、第三开口253和第四开口254中、以及层间介质层250上形成栅电极材料层；去除高于层间介质层250顶部表面的栅介质材料层230、第一功函数层260、第二功函数层261、第三功函数层263、改性功函数层270、第四功函数层264和栅电极材料层。
其中，第一开口251中的改性功函数层270、第三功函数层263和第四功函数层264构成第一总功函数层；第二开口252中的第一功函数层260、第三功函数层263和第四功函数层264构成第二总功函数层；第三开口253中的第一功函数层260、第二功函数层261、第三功函数层263和第四功函数层264构成第三总功函数层；第四开口254中的第一功函数层260和第四功函数层264构成第四总功函数层。
基于和前述实施例相同的理由，使得第一开口251对应形成的晶体管的阈值电压大于第二开口252对应形成的晶体管的阈值电压，第三开口253对应形成的晶体管的阈值电压小于第二开口252对应形成的晶体管的阈值电压。
相应的，本发明实施例还提供一种采用上述方法形成的多阈值电压晶体管，请继续参考图16，包括：基底，所述基底上具有层间介质层250和贯穿层间介质层250的第一开口251、第二开口252、第三开口253和第四开口254，第一开口251、第二开口252和第三开口253用于形成第一类型的晶体管，第四开口254用于形成第二类型的晶体管；改性功函数层270，位于第一开口251的侧壁和底部；第二类型的第一功函数层260，位于第二开口252、第三开口253和第四开口254的侧壁和底部；第一类型的第二功函数层261，位于第三开口253的侧壁和底部，且位于第三开口253中的第一功函数层260上；第一类型的第三功函数层263，位于第一开口251、第二开口252和第三开口253的侧壁和底部，且位于改性功函数层270和第二功函数层261上、以及第二开口252中的第一功函数层260上；第二类型的第四功函数层264，位于第一开口251、第二开口252、第三开口253和第四开口254的侧壁和底部，且位于第三功函数层263上、以及第四开口254中的第一功函数层260上。
需要说明的是，本发明中，对于P型功函数层以及N型功函数层采用以下方式定义：
P型功函数层用于调节P型晶体管的阈值电压；N型功函数层用于调节N型晶体管的阈值电压。
提供PMOS晶体管，所述PMOS晶体管包括：第一半导体衬底；第一测试栅介质层，位于第一半导体衬底上，所述第一测试栅介质层的材料为高K介质层；第一测试功能层，位于所述第一测试栅介质层上；第一测试栅电极，位于第一测试功能层上。所述第一测试栅介质层和第一测试功能层之间具有第一待测试功函数层，且所述第一待测试功函数层位于第一测试栅介质层表面，所述第一待测试功函数层具有第一预设厚度。
测试PMOS晶体管的有效功函数值，当PMOS晶体管的有效功函数值位于第一范围内时，得出第一待测试功函数层为P型功函数层。
具体的，在一个方法中，所述第一预设厚度为5埃～60埃。所述第一范围为4.6eV～5.2eV。
提供NMOS晶体管，所述NMOS晶体管包括：第二半导体衬底；第二栅测试介质层，位于第二半导体衬底上，所述第二测试栅介质层的材料为高K介质层；第二测试功能层，位于所述第二测试栅介质层上；第二测试栅电极，位于所述第二测试功能层上。所述第二测试栅介质层和第二测试功能层之间具有第二待测试功函数层，且所述第二待测试功函数层位于第二测试栅介质层表面，所述第二待测试功函数层具有第二预设厚度。
测试NMOS晶体管的有效功函数值，当NMOS晶体管的有效功函数值位于第二范围内时，得出第二待测试功函数层为N型功函数层。
具体的，在一个方法中，所述第二预设厚度为5埃～60埃。所述第二范围为4.0eV～4.5eV。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种多阈值电压晶体管的形成方法，其特征在于，包括：
提供基底，所述基底上具有层间介质层和贯穿层间介质层的第一开口、第二开口和第三开口，第一开口、第二开口、第三开口用于形成第一类型的晶体管；
在第一开口、第二开口和第三开口的侧壁和底部形成第二类型的第一功函数层、位于第一功函数层上第一类型的第二功函数层；
去除第一开口中的第二功函数层后，对第一开口中的第一功函数层进行改性处理，使第一开口中的第一功函数层形成改性功函数层，所述改性功函数层的有效功函数值大于第一功函数层的有效功函数值；
进行所述改性处理后，去除第二开口中的第二功函数层；
去除第二开口中的第二功函数层后，在第一开口、第二开口和第三开口的侧壁和底部形成第一类型的第三功函数层。
2.根据权利要求1所述的多阈值电压晶体管的形成方法，其特征在于，当所述第一开口、第二开口和第三开口用于形成P型晶体管时，所述第一功函数层的材料为N型功函数材料，所述第二功函数层和第三功函数层的材料为P型功函数材料。
3.根据权利要求2所述的多阈值电压晶体管的形成方法，其特征在于，所述第一功函数层的材料为TiAl、TiAlN、TiCAl或TiC；所述第二功函数层和第三功函数层的材料为TiN或TiSiN。
4.根据权利要求1所述的多阈值电压晶体管的形成方法，其特征在于，当所述第一开口、第二开口和第三开口用于形成N型晶体管时，所述第一功函数层的材料为P型功函数材料，所述第二功函数层和第三功函数层的材料为N型功函数材料。
5.根据权利要求4所述的多阈值电压晶体管的形成方法，其特征在于，所述第一功函数层的材料为TiN或TiSiN；所述第二功函数层和第三功函数层的材料为TiAl、TiAlN、TiCAl或TiC。
6.根据权利要求1所述的多阈值电压晶体管的形成方法，其特征在于，还包括：在去除第一开口中的第二功函数层之前，在所述第二功函数层上形成阻挡层；去除第一开口中的阻挡层后，去除第一开口中的第二功函数层；进行所述改性处理后，且在去除第二开口中的第二功函数层之前，去除第二开口和第三开口中的阻挡层。
7.根据权利要求6所述的多阈值电压晶体管的形成方法，其特征在于，所述阻挡层的材料为TaN、TaAlN或TaSiN。
8.根据权利要求1或6所述的多阈值电压晶体管的形成方法，其特征在于，所述改性处理的方法包括：采用改性气体在处理温度下对所述第一开口中的第一功函数层进行处理，使第一功函数层形成改性功函数层。
9.根据权利要求8所述的多阈值电压晶体管的形成方法，其特征在于，当所述第一功函数层的材料为TiN时，所述改性气体为含硅元素的气体，所述改性功函数层的材料为TiSiN。
10.根据权利要求9所述的多阈值电压晶体管的形成方法，其特征在于，所述含硅元素的气体为SiH4或SiH2Cl2。
11.根据权利要求8所述的多阈值电压晶体管的形成方法，其特征在于，当所述第一功函数层的材料为TiAl时，所述改性气体为N2，所述改性功函数层的材料为TiAlN。
12.根据权利要求1或6所述的多阈值电压晶体管的形成方法，其特征在于，所述改性处理的方法包括：采用离子注入工艺在所述第一开口中的第一功函数层中注入改性离子，使第一功函数层形成改性功函数层。
13.根据权利要求12所述的多阈值电压晶体管的形成方法，其特征在于，当所述第一功函数层的材料为TiN或TiSiN时，所述改性离子为硅离子。
14.根据权利要求12所述的多阈值电压晶体管的形成方法，其特征在于，当所述第一功函数层的材料为TiAl、TiAlN、TiCAl或TiC时，所述改性离子为氮离子或碳离子。
15.根据权利要求12所述的多阈值电压晶体管的形成方法，其特征在于，所述改性处理的方法还包括：进行所述离子注入工艺后，进行退火处理。
16.根据权利要求1所述的多阈值电压晶体管的形成方法，其特征在于，在所述改性功函数层和基底之间形成有第一栅介质层；在第二开口中的第一功函数层和基底之间形成有第二栅介质层；在第三开口中的第一功函数层和基底之间形成有第三栅介质层；
形成所述第三功函数层后，还包括：在第一开口中形成第一栅电极层；在第二开口中形成第二栅电极层；在第三开口中形成第三栅电极层。
17.根据权利要求1所述的多阈值电压晶体管的形成方法，其特征在于，所述基底上还具有贯穿所述层间介质层的第四开口，所述第四开口用于形成第二类型的晶体管；
在去除所述第一开口中的第二功函数层前，所述第一功函数层还位于第四开口的侧壁和底部，所述第二功函数层还位于第四开口的侧壁和底部，第四开口中的第二功函数层位于第四开口中的第一功函数层上；所述第三功函数层还位于第四开口的侧壁和底部，第四开口中的第三功函数层位于第四开口中的第二功函数层上；
形成所述第三功函数层后，去除第四开口中的第三功函数层和第二功函数层；
去除第四开口中的第三功函数层和第二功函数层后，在所述第一开口、第二开口、第三开口和第四开口的侧壁和底部形成第二类型的第四功函数层。
18.根据权利要求17述的多阈值电压晶体管的形成方法，其特征在于，当所述第一开口、第二开口和第三开口用于形成P型晶体管时，所述第四开口用于形成N型晶体管，所述第四功函数层的类型为N型；当所述第一开口、第二开口和第三开口用于形成N型晶体管时，所述第四开口用于形成P晶体管，所述第四功函数层的类型为P型。
19.一种根据权利要求1至16任意一项方法所形成的多阈值电压晶体管，其特征在于，包括：
基底，所述基底上具有层间介质层和贯穿层间介质层的第一开口、第二开口和第三开口，第一开口、第二开口和第三开口用于形成第一类型的晶体管；
改性功函数层，位于第一开口的侧壁和底部；
第二类型的第一功函数层，位于第二开口和第三开口的侧壁和底部；
第一类型的第二功函数层，位于第三开口的侧壁和底部，且位于第三开口中的第一功函数层上；
第一类型的第三功函数层，位于第一开口、第二开口和第三开口的侧壁和底部，且位于改性功函数层和第二功函数层上、以及第二开口中的第一功函数层上。
20.根据权利要求19所述的多阈值电压晶体管，其特征在于，还包括：
第四开口，贯穿所述层间介质层，第四开口用于形成第二类型的晶体管；
所述第一功函数层还位于第四开口的侧壁和底部；第二类型的第四功函数层，位于第一开口、第二开口、第三开口和第四开口的侧壁和底部，且位于第三功函数层上、以及第四开口中的第一功函数层上。
CN201610962602.4A 2016-11-04 2016-11-04 多阈值电压晶体管及其形成方法 Active CN108022879B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610962602.4A CN108022879B (zh) 2016-11-04 2016-11-04 多阈值电压晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610962602.4A CN108022879B (zh) 2016-11-04 2016-11-04 多阈值电压晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN108022879A true CN108022879A (zh) 2018-05-11
CN108022879B CN108022879B (zh) 2020-07-10

Family

ID=62084211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610962602.4A Active CN108022879B (zh) 2016-11-04 2016-11-04 多阈值电压晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN108022879B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120859A (ko) * 2019-04-12 2020-10-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066533A (en) * 1998-09-29 2000-05-23 Advanced Micro Devices, Inc. MOS transistor with dual metal gate structure
CN103311247A (zh) * 2012-03-14 2013-09-18 中国科学院微电子研究所 半导体器件及其制造方法
CN104810368A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其形成方法
CN104979177A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 栅极结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066533A (en) * 1998-09-29 2000-05-23 Advanced Micro Devices, Inc. MOS transistor with dual metal gate structure
CN103311247A (zh) * 2012-03-14 2013-09-18 中国科学院微电子研究所 半导体器件及其制造方法
CN104810368A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其形成方法
CN104979177A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 栅极结构及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120859A (ko) * 2019-04-12 2020-10-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
KR102263324B1 (ko) * 2019-04-12 2021-06-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
US11127857B2 (en) 2019-04-12 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Also Published As

Publication number Publication date
CN108022879B (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
US9425194B2 (en) Transistor devices with high-k insulation layers
KR102128450B1 (ko) 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물
US8497212B2 (en) Filling narrow openings using ion beam etch
US8710567B2 (en) Semiconductor device and manufacturing method thereof
US8653605B2 (en) Work function adjustment in a high-K gate electrode structure after transistor fabrication by using lanthanum
US20120146057A1 (en) Method of fabricating spacers in a strained semiconductor device
TWI591826B (zh) 具有雙重工作函數閘極堆疊的半導體裝置及其製造方法
US20120012939A1 (en) Semiconductor device and method of manufacturing the same
CN106409677A (zh) 半导体器件及其形成方法
CN108010884A (zh) 半导体结构及其形成方法
US20100090321A1 (en) High-k etch stop layer of reduced thickness for patterning a dielectric material during fabrication of transistors
CN102640280A (zh) 半导体器件及其制造方法
CN107346783A (zh) 半导体结构及其制造方法
US8658490B2 (en) Passivating point defects in high-K gate dielectric layers during gate stack formation
CN107369650A (zh) 多阈值电压晶体管及其形成方法
US10109492B2 (en) Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process
CN108022879A (zh) 多阈值电压晶体管及其形成方法
US8513080B2 (en) Reducing contamination in a process flow of forming a channel semiconductor alloy in a semiconductor device
US8283225B2 (en) Enhancing selectivity during formation of a channel semiconductor alloy by a wet oxidation process
CN106328529B (zh) Mos晶体管及其形成方法
CN107591368A (zh) 多阈值电压鳍式场效应晶体管及其形成方法
CN103137456A (zh) Pmos晶体管金属栅极的制造方法
US10361132B2 (en) Structures with thinned dielectric material
US20120292671A1 (en) Method of Forming Spacers That Provide Enhanced Protection for Gate Electrode Structures
CN108807535A (zh) 鳍式场效应晶体管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant