CN110391285A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN110391285A CN110391285A CN201810366542.9A CN201810366542A CN110391285A CN 110391285 A CN110391285 A CN 110391285A CN 201810366542 A CN201810366542 A CN 201810366542A CN 110391285 A CN110391285 A CN 110391285A
- Authority
- CN
- China
- Prior art keywords
- layer
- area
- work
- region
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 239000010410 layer Substances 0.000 claims abstract description 338
- 239000011241 protective layer Substances 0.000 claims abstract description 155
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000000463 material Substances 0.000 claims abstract description 45
- 150000002500 ions Chemical class 0.000 claims abstract description 37
- 230000008569 process Effects 0.000 claims abstract description 29
- 239000002178 crystalline material Substances 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 25
- 239000011248 coating agent Substances 0.000 claims description 22
- 238000000576 coating method Methods 0.000 claims description 22
- -1 boron ion Chemical class 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000003610 charcoal Substances 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims 2
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 238000010348 incorporation Methods 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- WUNIMIODOAGQAW-UHFFFAOYSA-N [O-2].[Ba+2].[Ti+4] Chemical compound [O-2].[Ba+2].[Ti+4] WUNIMIODOAGQAW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- RGZQGGVFIISIHZ-UHFFFAOYSA-N strontium titanium Chemical compound [Ti].[Sr] RGZQGGVFIISIHZ-UHFFFAOYSA-N 0.000 description 1
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
Abstract
一种半导体结构及其形成方法，方法包括：提供衬底，所述衬底包括第一区域；在所述衬底第一区域上形成栅介质层；在所述第一区域栅介质层上形成保护层，所述保护层的材料为非晶材料，所述保护层中具有掺杂离子；在所述第一区域保护层上形成栅极。所述保护层能够作为所形成半导体结构的功函数层，从而使得所述保护层在后续工艺中不需要去除，进而能够简化工艺流程，且能够防止保护层去除过程中对栅介质层的损伤，改善所形成半导体结构的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断进步，半导体器件的集成度不断提高，这就要求在一块芯片上能够形成更多的晶体管。
阈值电压是晶体管的重要性质，对晶体管的性能具有重要影响。不同功能的晶体管往往对阈值电压具有不同的要求，在形成不同晶体管的过程中，需要对不同晶体管的阈值电压进行调节。
为了对不同晶体管的阈值电压进行调节，会在晶体管的栅介质层表面形成功函数层。功函数层包括：P型功函数层和N型功函数层。在P型晶体管中，P型功函数层越厚P型晶体管的阈值电压越低，N型功函数层越厚P型晶体管的阈值电压越高；在N型晶体管中，P型功函数层越厚N型晶体管的阈值电压越高，N型功函数层越厚N型晶体管的阈值电压越低。可以通过在不同晶体管中形成不同厚度的功函数层对晶体管的阈值电压进行调节。
然而，现有技术中形成的多阈值电压晶体管的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域；在所述衬底第一区域上形成栅介质层；在所述第一区域栅介质层上形成保护层，所述保护层的材料为非晶材料，所述保护层中具有掺杂离子；在所述第一区域保护层上形成栅极。
可选的，所述保护层的材料为无定型碳、非晶硅或非晶锗。
可选的，所述掺杂离子为硼离子、砷离子或磷离子。
可选的，所述保护层的厚度为30埃～120埃；所述保护层中掺杂离子的浓度为1E14atoms/cm-3～2E21atoms/cm-3。
可选的，形成所述保护层的步骤包括：在所述栅介质层上形成初始保护层，并进行掺杂处理，在所述初始保护层中掺入掺杂离子，形成保护层。
可选的，形成初始保护层的工艺包括化学气相沉积工艺；所述掺杂处理的工艺包括原位掺杂工艺或离子注入工艺。
可选的，形成所述保护层之后，还包括：进行第一退火处理。
可选的，所述第一退火处理的工艺包括尖峰退火；所述第一退火处理的工艺参数包括：退火温度为850℃～980℃。
可选的，形成所述栅介质层之前，还包括：在所述衬底表面形成界面层。
可选的，形成所述保护层之前，还包括：在所述栅介质层上形成覆盖层。
可选的，所述覆盖层的材料包括TaN或氮化钛。
可选的，所述衬底还包括：第二区域、第三区域和第四区域；所述栅介质层还位于所述衬底第二区域、第三区域和第四区域上；所述保护层还位于所述第二区域、第三区域和第四区域的栅介质层上；形成栅极之前，所述形成方法还包括：在所述第一区域、第二区域、第三区域和第四区域保护层上形成第一功函数层；去除所述第一区域的第一功函数层；去除所述第一区域的第一功函数层之后，在所述第一功函数层和第一区域保护层上形成第二功函数层；去除所述第二区域的第一功函数层和第二功函数层；去除第三区域的第一功函数层、第二功函数层和保护层；去除第三区域的第一功函数层、第二功函数层和保护层，以及第二区域的第一功函数层和第二功函数层之后，在所述第一区域和第四区域的第二功函数层上、第二区域保护层和第三区域衬底上形成第三功函数层。
可选的，去除第三区域保护层的工艺包括湿法刻蚀工艺。
可选的，所述第一功函数层和第二功函数层的材料为氮化钛或氮化钽；所述第三功函数层的材料为钛铝；所述第一功函数层和第二功函数层的厚度为10埃～40埃；所述第三功函数层的厚度为40埃～60埃。
可选的，所述衬底第一区域、第二区域、第三区域和第四区域上具有介质层；所述第一区域、第二区域、第三区域和第四区域介质层中分别具有开口，所述开口底部暴露出衬底；所述栅介质层位于所述第一区域、第二区域、第二区域和第四区域开口底部和侧壁；所述栅极分别位于所述第一区域、第二区域、第三区域和第四区域开口中。
可选的，形成所述栅极的步骤包括：在所述第三功函数层上形成栅极层；对所述栅极层进行刻蚀，去除部分栅极层，分别在第一区域、第二区域、第三区域和第四区域形成栅极；形成所述栅极之后，还包括：以所述栅极为掩膜对所述第一功函数层、第二功函数层和保护层进行刻蚀处理至暴露出所述栅介质层。
本发明技术方案还提供一种半导体结构，包括：衬底，所述衬底包括第一区域；位于所述衬底第一区域上的栅介质层；位于所述第一区域栅介质层上的保护层，所述保护层的材料为非晶材料，所述保护层中具有掺杂离子；位于所述第一区域保护层上的栅极。
可选的，所述保护层的材料为无定型碳、非晶硅或非晶锗；所述掺杂离子为硼离子、砷离子或磷离子。
可选的，所述保护层的厚度为30埃～120埃；所述保护层中掺杂离子的浓度为1E14atoms/cm-3～2E21atoms/cm-3。
可选的，所述衬底还包括：第二区域、第三区域和第四区域；所述栅介质层还位于所述衬底第二区域、第三区域和第四区域上；所述保护层还位于所述第二区域和第四区域栅介质层上；所述半导体结构还包括：位于所述第四区域上的第一功函数层；位于第一功函数层和第一区域上的第二功函数层；所述栅极分别位于所述第一区域和第四区域的第二功函数层、第二区域保护层以及第三区域衬底上。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明提供的半导体结构的形成方法中，形成栅介质层之后，形成所述保护层，所述保护层的材料为非晶材料，所述保护层中具有掺杂离子。由于非晶材料的原子排列短程无序，非晶材料不存在晶界，从而能够阻挡栅极材料穿过所述保护层到达所述栅介质层，从而能够改善半导体结构的性能。同时，所述保护层覆盖所述栅介质层，则能够在后续工艺中保护所述栅介质层，减少栅介质层的损耗。所述保护层中具有掺杂离子，能够增加保护层的导电性，减少保护层对栅极与衬底之间电容的影响。同时，通过所述保护层中掺杂离子的浓度，能够调节所述保护层的功函数层，进而调节所形成半导体结构的阈值电压，因此所述保护层能够作为所形成半导体结构的功函数层，从而使得所述保护层在后续工艺中不需要去除，进而能够简化工艺流程，且不会暴露出所述栅介质层，从而能够防止保护层去除过程中对栅介质层的损伤，改善所形成半导体结构的性能。
进一步，在去除所述第一区域的第一功函数层、以及去除第二区域的第一功函数层和第二功函数层的过程中，所述保护层能够起到刻蚀停止的作用，从而减少栅介质层的损耗改善半导体结构的性能。
进一步，所述第一退火处理能够改善栅介质层与界面层之间的界面态，增加栅介质层与界面层之间的结合力；同时，所述第一退火处理还用于激活所述保护层中的掺杂离子，增加所述保护层的导电性能。在所述第一退火过程中，所述保护层能够阻挡反应腔中的氧气到达衬底与界面层的接触面上，从而能够减少衬底的氧化，进而防止界面层变厚，影响半导体结构的性能。
进一步，形成保护层之前，形成覆盖层。所述覆盖层能够在第一退火过程中阻挡空气中的氧气到达界面层与衬底的接触面表面。同时所述第一退火处理能够使覆盖层再结晶，增加覆盖层的致密性，从而阻挡后续栅极材料原子扩散进入栅介质层中。所述第一退火处理还能够改善栅介质层与覆盖层之间的界面态，提高所形成半导体结构的性能。
附图说明
图1至图3是一种半导体结构形成过程的结构示意图；
图4至图14是本发明一实施例中半导体结构形成过程各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体结构的性能较差。
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底100；在所述衬底100上形成界面层101；在所述界面层101上形成栅介质层102；在所述栅介质层102上形成牺牲层103；形成所述牺牲层103之后，对所述界面层101和栅介质层102进行退火处理。
请参考图2，所述退火处理之后，去除所述牺牲层103。
请参考图3，去除所述牺牲层103之后，在所述栅介质层102上形成栅极层110；在所述栅极层110上形成图形化的掩膜层；以所述掩膜层为掩膜对所述栅极层110、栅介质层102和界面层101进行刻蚀至暴露出衬底100。
其中，所述牺牲层103用于在退火处理过程中防止反应腔中的氧气到达界面层102，从而导致界面层102变厚影响所形成半导体结构的性能。然而，在去除所述牺牲层103的过程中所述栅介质层102被暴露出来，从而刻蚀反应物容易损伤所述栅介质层102，导致所形成半导体结构的性能较差。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域；在所述衬底第一区域上形成栅介质层；在所述第一区域栅介质层上形成保护层，所述保护层的材料为非晶材料，所述保护层中具有掺杂离子；在所述第一区域保护层上形成栅极。所述形成方法能够改善所形成半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图14是本发明一实施例中半导体结构形成过程各步骤的结构示意图。
参考图4，提供衬底，所述衬底包括第一区域A。
本实施例中，所述衬底还包括：第二区域B、第三区域C和第四区域D。在其他实施例中，所述衬底还可以只包括：第一区域和第二区域，或所述衬底还可以只包括：第一区域、第二区域和第三区域，或衬底还可以只包括：第一区域、第二区域和第四区域。
本实施例中，所述第一区域A用于形成高阈值电压PMOS晶体管；所述第二区域B用于形成高阈值电压NMOS晶体管；所述第三区域C用于形成超低阈值电压NMOS晶体管；所述第四区域D用于形成超低阈值电压PMOS晶体管。
本实施例中，以第一区域A、第二区域B、第三区域C和第四区域D均形成鳍式场效应晶体管为示例进行说明。在其他实施例中，第一区域、第二区域、第三区域和第四区域均用于形成平面式的MOS晶体管。
本实施例中，所述衬底包括：基底200和位于基底200的若干鳍部201。在其他实施例中，所述衬底还可以为平面衬底。
本实施例中，所述基底200的材料为单晶硅。所述基底200的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述鳍部201的材料为单晶硅。在其它实施例中，鳍部的材料为单晶锗硅或者其它半导体材料。
继续参考图4，在所述衬底上形成介质层250，所述第一区域A、第二区域B、第三区域C和第四区域D介质层250中分别具有开口，所述开口贯穿所述介质层250。
所述第一区域A的开口为第一开口210，所述第二区域B开口为第二开口220；所述第三区域C开口为第三开口230；所述第四区域D开口为第四开口240。
所述介质层250用于实现不同晶体管之间的电隔离。
所述开口的形成方法包括：分别在衬底第一区域A、第二区域B、第三区域C和第四区域D上形成伪栅极结构；在所述衬底上形成介质层250，所述介质层250的表面与所述伪栅极结构的顶部表面齐平；去除所述伪栅极结构，分别在第一区域A、第二区域B、第三区域C和第四区域D介质层250内形成开口。
形成介质层250之前，所述形成方法还包括：在所述伪栅极结构两侧的衬底内形成源漏掺杂区域202。
本实施例中，所述伪栅极结构横跨所述鳍部201，覆盖鳍部201的部分顶部表面和部分侧壁表面。
所述伪栅极结构包括横跨鳍部201的伪栅介质层，所述伪栅介质层覆盖鳍部201的部分顶部表面和部分侧壁表面；位于伪栅介质层表面的伪栅极。
参考图5，在所述衬底表面形成界面层203；在所述第一区域A衬底上形成栅介质层204。
所述界面层203用于提高所述栅介质层204与鳍部201之间的结合强度，并用于修复所述栅介质层204与鳍部201之间界面处的缺陷。
本实施例中，所述界面层203还位于所述第二区域B、第三区域C和第四区域D衬底表面；所述栅介质层204还位于第二区域B、第三区域C和第四区域D衬底上。
所述栅介质层204位于所述界面层203表面。
所述界面层203的形成工艺为氧化工艺，例如热氧化工艺或湿法氧化工艺。
所述界面层203的材料为氧化硅。
所述界面层203的厚度为10埃～15埃。所述界面层203的厚度过小时界面状态不好，界面层203厚度过厚时会使得器件阈值电压抬高，不符合器件需求。
所述栅介质层204的材料为高k(K大于3.9)介质材料，所述栅介质层204的材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
具体的，本实施例中，所述栅介质层204的材料为氧化铪。
本实施例中，所述栅介质层204的厚度为10埃～40埃。
本实施例中，形成所述栅介质层204的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
所述界面层203形成于第一开口210、第二开口220、第三开口230和第四开口240暴露出的鳍部201的部分侧壁和部分顶部表面；所述栅介质层204位于第二开口220、第三开口230和第四开口240底部和侧壁。
继续参考图5，在所述栅介质层204上形成覆盖层205。
所述覆盖层205用于阻挡后续第一功函数层、第二功函数层、第三功函数层和栅极材料的原子扩散进入所述栅介质层204中，从而保证栅介质层204的介电常数不易发生变化，则所形成的晶体管的阈值电压不易发生偏移。
所述覆盖层205的材料为TiN。
所述覆盖层205的厚度为10埃～25埃。
所述覆盖层205的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
在其他实施例中，可以不形成所述覆盖层。
本实施例中，形成所述覆盖层205之后，还包括：对所述覆盖层205进行第二退火处理。
所述第二退火处理用于使覆盖层205的晶格生长，从而增加覆盖层205的致密性，同时改善覆盖层205与栅介质层204之间的界面态。
本实施例中，所述第二退火处理的工艺包括尖峰退火工艺。所述第二退火处理的温度为800℃～950℃。
在其他实施例中，可以不进行所述第二退火处理。
参考图6，在所述第一区域A栅介质层204上形成保护层206，所述保护层206的材料为非晶材料，所述保护层206中具有掺杂离子。
形成栅介质层204之后，形成所述保护层206，所述保护层206的材料为非晶材料，所述保护层206中具有掺杂离子。由于非晶材料的原子排列短程无序，非晶材料不存在晶界，从而能够阻挡栅极材料穿过所述保护层206到达所述栅介质层204，从而能够改善半导体结构的性能。同时，所述保护层206覆盖所述栅介质层204，则能够在后续工艺中保护所述栅介质层204，减少栅介质层204的损耗。同时，所述保护层206中具有掺杂离子，能够增加保护层的导电性，减少保护层206对栅极与衬底之间电容的影响。通过所述保护层206和掺杂离子的浓度，能够调节所述保护层206的功函数，进而调节所形成半导体结构的阈值电压，因此所述保护层206能够作为所形成半导体结构的功函数层，从而使得所述保护层206在后续工艺中不需要去除，进而能够简化工艺流程，且能够防止保护层206去除过程中对栅介质层204的损伤，改善所形成半导体结构的性能。
具体的，所述保护层206用于在后续第二退火处理过程中阻挡反应腔中的氧气到达所述界面层203与鳍部201接触面上，从而防止鳍部被氧化使界面层厚度增加；所述保护层206还能够用作后续刻蚀第一功函数层和第二功函数层的停止层，从而减少刻蚀第一功函数层和第二功函数层时，对栅介质层204的损伤；同时，所述保护层206还可以用作所形成半导体结构的功函数层，从而调节所形成半导体结构的阈值电压，因此所述保护层206不需要去除，能够简化工艺流程，且不会损伤栅介质层204，进而改善所形成半导体结构的性能。
本实施例中，所述保护层206位于所述覆盖层205表面。
本实施例中，所述保护层206的材料为非晶硅。在其他实施例中，所述保护层的材料还可以为非晶锗或无定形碳。非晶硅、非晶锗和无定形碳的形成工艺简单，且致密性好，能够阻挡反应腔中的氧气穿过所述保护层206进入界面层表面。
本实施例中，所述掺杂离子为硼离子。在其他实施例中，所述掺杂离子还可以为磷离子或砷离子。
所述掺杂离子能够增加保护层206的导电性，从而能够减少保护层206对后续形成的栅极及衬底之间的电容的影响，进而改善半导体结构性能。同时，所述掺杂离子能够调节所述保护层206的功函数，从而调节所形成半导体结构的阈值电压。
本实施例中，掺杂有掺杂离子的保护层206厚度越大，所形成PMOS晶体管的阈值电压越低；相反掺杂有掺杂离子的保护层206厚度越大，所形成NMOS晶体管的阈值电压越高。
如果所述保护层206的厚度过大或过小，容易影响所形成半导体结构的阈值电压。具体的，所述保护层206的厚度为30埃～120埃。
如果所述保护层206中掺杂离子的浓度过大或过小，容易影响所述保护层206的功函数，进而影响所形成半导体结构的阈值电压。同时，如果所述保护层206中掺杂离子的浓度过小，容易影响保护层206的导电性。具体的，本实施例中，所述保护层206中掺杂离子的浓度为1E14atoms/cm-3～2E21atoms/cm-3，例如，1E19atoms/cm-3～2E21atoms/cm-3。
形成所述保护层206的步骤包括：在所述栅介质层204上形成初始保护层，并进行掺杂处理，在所述初始保护层中掺入掺杂离子，形成保护层206。
形成初始保护层的工艺包括化学气相沉积工艺；所述掺杂处理的工艺包括原位掺杂工艺或离子注入工艺。
具体的，本实施例中，形成所述初始保护层的过程中，通过原位掺杂工艺对初始保护层进行掺杂处理，形成保护层206。
请参考图7，形成所述保护层206之后，进行第一退火处理。
所述第一退火处理能够改善栅介质层204与界面层203之间的界面态，增加栅介质层204与界面层203之间的结合力；同时，所述第一退火处理还用于激活所述保护层206中的掺杂离子，增加所述保护层206的导电性能。在所述第一退火过程中，所述保护层206能够阻挡反应腔中的氧气到达衬底与界面层203的接触面上，从而能够减少衬底的氧化，进而防止界面层203变厚，影响半导体结构的性能。
具体的，所述第一退火处理过程中，所述保护层206能够阻挡反应腔中的氧气进入到界面层203与鳍部201的接触面上，从而能够减少鳍部201的氧化，防止界面层203厚度的增加，进而能够防止所形成半导体结构阈值电压的偏移。
本实施例中，所述第一退火处理的工艺为尖峰退火。在其他实施例中，所述第一退火处理的工艺可以为激光退火。
所述第一退火处理的工艺参数包括：退火温度为850℃～980℃。
选取以上退火温度的意义在于：如果第一退火处理的温度过低，不利于改善栅介质层204与界面层203之间的界面态，且不利于激活掺杂离子；如果所述第一退火处理的温度过高，容易增加对退火设备的要求。
请参考图8，在所述第一区域A、第二区域B、第三区域C和第四区域D保护层206上形成第一功函数层211。
所述第一功函数层211用于调节所形成半导体结构的阈值电压。
本实施例中，所述第一功函数层211位于所述第一开口210、第二开口220、第三开口230和第四开口240底部和侧壁。
本实施例中，所述第一功函数层211的材料为氮化钛。在其他实施例中，所述第一功函数层的材料为氮化钽。
如果所述第一功函数层211的厚度过大或过小，容易影响所形成半导体结构的阈值电压。具体的，本实施例中，所述第一功函数层211的厚度为10埃～40埃。
请参考图9，去除所述第一区域A的第一功函数层211。
去除所述第一区域A的第一功函数层211的步骤包括：在所述第二区域B、第三区域C和第四区域D的第一功函数层211上形成第一光刻胶；以所述第一光刻胶为掩膜对所述第一功函数层211进行第一刻蚀至暴露出所述保护层206。
在去除所述第一区域A的第一功函数层211的过程中，所述保护层206用做第一刻蚀的停止层，能够保护栅介质层204，减少第一刻蚀对栅介质层204的损伤。
去除所述第一区域A的第一功函数层211的工艺包括干法刻蚀或湿法刻蚀中的一种或两种组合。
请参考图10，去除所述第一区域A的第一功函数层211之后，在所述第一功函数层211和第一区域A保护层206上形成第二功函数层221。
所述第二功函数层221用于调节所形成半导体结构的阈值电压。
本实施例中，所述第二功函数层221位于所述第一开口210、第二开口220、第三开口230和第四开口240底部和侧壁。
本实施例中，所述第二功函数层221的材料为氮化钛。在其他实施例中，所述第二功函数层的材料为氮化钽。
如果所述第二功函数层221的厚度过大或过小，容易影响所形成半导体结构的阈值电压。具体的，本实施例中，所述第二功函数层221的厚度为10埃～40埃。
请参考图11，去除所述第二区域B的第一功函数层211和第二功函数层221。
去除所述第二区域B的第一功函数层211和第二功函数层221的步骤包括：在所述第一区域A、第三区域C和第四区域D的第二功函数层221上形成第二光刻胶；以所述第二光刻胶为掩膜，对所述第一功函数层211和第二功函数层221进行第二刻蚀至暴露出所述保护层206。
在去除所述第二区域B的第一功函数层211和第二功函数层221过程中，所述保护层206用做第二刻蚀的停止层，能够保护栅介质层204，减少第二刻蚀对栅介质层204的损伤，改善半导体结构性能。
所述第二刻蚀的工艺包括干法刻蚀或湿法刻蚀中的一种或两种组合。
请参考图12，去除第三区域C的第一功函数层211、第二功函数层221和保护层206。
去除第三区域C的第一功函数层211、第二功函数层221和保护层206的步骤包括：在所述第一区域A和第四区域D的第二功函数层221上，以及第二区域B的保护层206上形成第三光刻胶；以所述第三光刻胶为掩膜对所述第一功函数层211和第二功函数层221进行第三刻蚀至暴露出保护层206；所述第三刻蚀之后，以所述第三光刻胶为掩膜对所述保护层206进行第四刻蚀，至暴露出所述栅介质层204。
去除所述第三区域C第一功函数层211、第二功函数层221和保护层206能够降低形成于所述第三区域C的NMOS晶体管的阈值电压。
本实施例中，所述保护层206用作所述第三刻蚀的停止层，能够减少第三刻蚀对栅介质层204的损耗。
本实施例中，所述第四刻蚀的工艺包括湿法刻蚀工艺。湿法刻蚀工艺的刻蚀选择性好，对栅介质层204的损伤小。在其他实施例中，所述第四刻蚀的工艺可以为干法刻蚀或干法、湿法刻蚀的组合。
所述第四刻蚀的刻蚀液包括：四甲基氢氧化铵溶液。
请参考图13，形成所述栅极261之前，去除所述第二区域C的第一功函数层211和第二功函数层221，及去除第三区域C的第一功函数层211、第二功函数层221和保护层206之后，在所述第二功函数层221、第二区域B保护层206和第三区域C栅介质层204上形成第三功函数层231。
所述第三功函数层231的材料为钛铝，所述第三功函数层231的厚度为40埃～60埃。
所述栅极层260位于所述第三功函数层231上。
后续在所述栅介质层204上形成栅极。
本实施例中，所述栅极261分别位于所述第一开口210、第二开口220、第三开口230和第四开口240中。
具体的，本实施例中，形成所述栅极的步骤如图13和图14所示。
请参考图13，在所述第一开口210、第二开口220、第三开口230和第四开口240中，以及所述介质层250上形成栅极层260。
所述栅极层260的材料为金属，例如：铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。
本实施例中，去除所述第二区域B的第一功函数层211和第二功函数层221，并去除第三区域C的第一功函数层211、第二功函数层221和第三区域保护层206之后，形成所述栅极层260。
具体的，本实施例中，形成所述第三功函数层231之后，形成所述栅极层260。
请参考图14，去除所述介质层250上的栅极层260，形成栅极261。
本实施例中，形成栅极261之后，还包括：去除所述介质层250上的第一功函数层211、第二功函数层221和保护层206。
去除所述介质层250上的栅极层260、第一功函数层211、第二功函数层221和保护层206的工艺包括化学机械研磨工艺。
需要说明的是，本实施例以后栅工艺为例进行说明，在其他实施例中，还可以通过前栅工艺形成所述半导体结构，则形成所述栅极的步骤包括：在所述衬底第一区域、第二区域、第三区域和第四区域上形成栅极层；对所述栅极层进行刻蚀，去除部分栅极层，分别在第一区域、第二区域、第三区域和第四区域形成栅极；形成所述栅极之后，还包括：以所述栅极为掩膜对所述第一功函数层、第二功函数层和保护层进行刻蚀处理至暴露出所述栅介质层。所述刻蚀处理之后，所述形成方法还包括：在所述栅极两侧的衬底中形成源漏掺杂区。
继续参考图14，本发明实施例还提供一种半导体结构，包括：衬底，所述衬底包括第一区域A；位于所述衬底第一区域A上的栅介质层204；位于所述第一区域A栅介质层204上的保护层206，所述保护层206的材料为非晶材料，所述保护层206中具有掺杂离子；位于所述第一区域A保护层206上的栅极261。
所述保护层206的材料为无定型碳、非晶硅或非晶锗；所述掺杂离子为硼离子、砷离子或磷离子。
所述保护层206的厚度为30埃～120埃；所述保护层206中掺杂离子的浓度为1E14cm-3～2E21cm-3。
所述衬底还包括：第二区域B、第三区域C和第四区域D；所述栅介质层204还位于所述衬底第二区域B、第三区域C和第四区域D上；所述保护层206还位于所述第二区域B和第四区域D的栅介质层204上。
所述半导体结构还包括：位于所述第四区域D上的第一功函数层211；位于第一功函数层211和第一区域A上的第二功函数层221；位于所述第二功函数层221、第二区域B保护层206和第三区域C栅介质层204上的第三功函数层231。
所述栅极261分别位于所述第一区域A和第四区域D的第二功函数层221、第二区域B保护层206以及第三区域C衬底上。
所述半导体结构还包括：位于所述栅介质层204和衬底之间的界面层203；位于所述栅介质层204和保护层206之间的覆盖层205。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区域；
在所述衬底第一区域上形成栅介质层；
在所述第一区域栅介质层上形成保护层，所述保护层的材料为非晶材料，所述保护层中具有掺杂离子；
在所述第一区域保护层上形成栅极。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料为无定型碳、非晶硅或非晶锗。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掺杂离子为硼离子、砷离子或磷离子。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为30埃～120埃；所述保护层中掺杂离子的浓度为1E14cm-3～2E21cm-3。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤包括：在所述栅介质层上形成初始保护层，并进行掺杂处理，在所述初始保护层中掺入掺杂离子，形成保护层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成初始保护层的工艺包括化学气相沉积工艺；所述掺杂处理的工艺包括原位掺杂工艺或离子注入工艺。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层之后，还包括：进行第一退火处理。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一退火处理的工艺包括尖峰退火；所述第一退火处理的工艺参数包括：退火温度为850℃～980℃。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述栅介质层之前，还包括：在所述衬底表面形成界面层。
10.如权利要求1或7所述的半导体结构的形成方法，其特征在于，形成所述保护层之前，还包括：在所述栅介质层上形成覆盖层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述覆盖层的材料包括TaN或氮化钛。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底还包括：第二区域、第三区域和第四区域；所述栅介质层还位于所述衬底第二区域、第三区域和第四区域上；所述保护层还位于所述第二区域、第三区域和第四区域的栅介质层上；
形成栅极之前，所述形成方法还包括：在所述第一区域、第二区域、第三区域和第四区域保护层上形成第一功函数层；去除所述第一区域的第一功函数层；去除所述第一区域的第一功函数层之后，在所述第一功函数层和第一区域保护层上形成第二功函数层；去除所述第二区域的第一功函数层和第二功函数层；去除第三区域的第一功函数层、第二功函数层和保护层；去除第三区域的第一功函数层、第二功函数层和保护层，以及第二区域的第一功函数层和第二功函数层之后，在所述第一区域和第四区域的第二功函数层上、第二区域保护层和第三区域衬底上形成第三功函数层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，去除第三区域保护层的工艺包括湿法刻蚀工艺。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一功函数层和第二功函数层的材料为氮化钛或氮化钽；所述第三功函数层的材料为钛铝；所述第一功函数层和第二功函数层的厚度为10埃～40埃；所述第三功函数层的厚度为40埃～60埃。
15.如权利要求12所述的半导体结构的形成方法，其特征在于，所述衬底第一区域、第二区域、第三区域和第四区域上具有介质层；所述第一区域、第二区域、第三区域和第四区域介质层中分别具有开口，所述开口底部暴露出衬底；所述栅介质层位于所述第一区域、第二区域、第二区域和第四区域开口底部和侧壁；所述栅极分别位于所述第一区域、第二区域、第三区域和第四区域开口中。
16.如权利要求12所述的半导体结构的形成方法，其特征在于，形成所述栅极的步骤包括：在所述第三功函数层上形成栅极层；对所述栅极层进行刻蚀，去除部分栅极层，分别在第一区域、第二区域、第三区域和第四区域形成栅极；形成所述栅极之后，还包括：以所述栅极为掩膜对所述第一功函数层、第二功函数层和保护层进行刻蚀处理至暴露出所述栅介质层。
17.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括第一区域；
位于所述衬底第一区域上的栅介质层；
位于所述第一区域栅介质层上的保护层，所述保护层的材料为非晶材料，所述保护层中具有掺杂离子；
位于所述第一区域保护层上的栅极。
18.如权利要求17所述的半导体结构，其特征在于，所述保护层的材料为无定型碳、非晶硅或非晶锗；所述掺杂离子为硼离子、砷离子或磷离子。
19.如权利要求17所述的半导体结构，其特征在于，所述保护层的厚度为30埃～120埃；所述保护层中掺杂离子的浓度为1E14atoms/cm-3～2E21atoms/cm-3。
20.如权利要求17所述的半导体结构，其特征在于，所述衬底还包括：第二区域、第三区域和第四区域；所述栅介质层还位于所述衬底第二区域、第三区域和第四区域上；所述保护层还位于所述第二区域和第四区域栅介质层上；
所述半导体结构还包括：位于所述第四区域上的第一功函数层；位于第一功函数层和第一区域上的第二功函数层；
所述栅极分别位于所述第一区域和第四区域的第二功函数层、第二区域保护层以及第三区域衬底上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810366542.9A CN110391285B (zh) | 2018-04-23 | 2018-04-23 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810366542.9A CN110391285B (zh) | 2018-04-23 | 2018-04-23 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110391285A true CN110391285A (zh) | 2019-10-29 |
| CN110391285B CN110391285B (zh) | 2023-04-21 |
Family
ID=68284397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810366542.9A Active CN110391285B (zh) | 2018-04-23 | 2018-04-23 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110391285B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931422A (zh) * | 2019-11-13 | 2020-03-27 | 徐州顺意半导体科技有限公司 | 一种介质层的沉积方法 |
| US11489056B2 (en) * | 2020-02-10 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with multi-threshold gate structure |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518113B1 (en) * | 2001-02-06 | 2003-02-11 | Advanced Micro Devices, Inc. | Doping of thin amorphous silicon work function control layers of MOS gate electrodes |
| US6589866B1 (en) * | 2000-10-19 | 2003-07-08 | Advanced Micro Devices, Inc. | Metal gate with PVD amorphous silicon layer having implanted dopants for CMOS devices and method of making with a replacement gate process |
| US20070176227A1 (en) * | 2006-01-30 | 2007-08-02 | Chun-Li Liu | MOS device with nano-crystal gate structure |
| CN101563780A (zh) * | 2005-10-26 | 2009-10-21 | 国际商业机器公司 | 具有双重阈值电压控制手段的低阈值电压半导体器件 |
| CN101930999A (zh) * | 2009-06-17 | 2010-12-29 | 英飞凌科技奥地利有限公司 | 具有非晶沟道控制层的半导体部件 |
| US20110079857A1 (en) * | 2009-10-01 | 2011-04-07 | Samsun Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| CN103178112A (zh) * | 2011-12-22 | 2013-06-26 | 南亚科技股份有限公司 | 晶体管结构 |
| CN103311247A (zh) * | 2012-03-14 | 2013-09-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US20150171177A1 (en) * | 2013-12-18 | 2015-06-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure with metal gate and manufacuring method thereof |
| CN104810368A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管及其形成方法 |
| CN104821296A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105304565A (zh) * | 2014-05-28 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20160351675A1 (en) * | 2015-05-26 | 2016-12-01 | GlobalFoundries, Inc. | Integrated circuits and methods for fabricating integrated circuits having replacement metal gate electrodes |
| CN106298894A (zh) * | 2015-06-29 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20170053915A1 (en) * | 2015-08-17 | 2017-02-23 | International Business Machines Corporation | High-k gate dielectric and metal gate conductor stack for fin-type field effect transistors formed on type iii-v semiconductor material and silicon germanium semiconductor material |
| CN107134455A (zh) * | 2016-02-29 | 2017-09-05 | 格罗方德半导体公司 | 具有变化阈值电压的半导体装置及其制造方法 |
| CN107591368A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 多阈值电压鳍式场效应晶体管及其形成方法 |
-
2018
- 2018-04-23 CN CN201810366542.9A patent/CN110391285B/zh active Active
Patent Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589866B1 (en) * | 2000-10-19 | 2003-07-08 | Advanced Micro Devices, Inc. | Metal gate with PVD amorphous silicon layer having implanted dopants for CMOS devices and method of making with a replacement gate process |
| US6518113B1 (en) * | 2001-02-06 | 2003-02-11 | Advanced Micro Devices, Inc. | Doping of thin amorphous silicon work function control layers of MOS gate electrodes |
| CN101563780A (zh) * | 2005-10-26 | 2009-10-21 | 国际商业机器公司 | 具有双重阈值电压控制手段的低阈值电压半导体器件 |
| US20070176227A1 (en) * | 2006-01-30 | 2007-08-02 | Chun-Li Liu | MOS device with nano-crystal gate structure |
| CN101930999A (zh) * | 2009-06-17 | 2010-12-29 | 英飞凌科技奥地利有限公司 | 具有非晶沟道控制层的半导体部件 |
| US20110079857A1 (en) * | 2009-10-01 | 2011-04-07 | Samsun Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| CN103178112A (zh) * | 2011-12-22 | 2013-06-26 | 南亚科技股份有限公司 | 晶体管结构 |
| CN103311247A (zh) * | 2012-03-14 | 2013-09-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US20130240996A1 (en) * | 2012-03-14 | 2013-09-19 | Huaxiang Yin | Semiconductor Device and Method of Manufacturing the Same |
| CN104733298A (zh) * | 2013-12-18 | 2015-06-24 | 台湾积体电路制造股份有限公司 | 具有金属栅极的半导体结构及其制造方法 |
| US20150171177A1 (en) * | 2013-12-18 | 2015-06-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure with metal gate and manufacuring method thereof |
| CN104810368A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管及其形成方法 |
| CN104821296A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105304565A (zh) * | 2014-05-28 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20160351675A1 (en) * | 2015-05-26 | 2016-12-01 | GlobalFoundries, Inc. | Integrated circuits and methods for fabricating integrated circuits having replacement metal gate electrodes |
| CN106298894A (zh) * | 2015-06-29 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20170053915A1 (en) * | 2015-08-17 | 2017-02-23 | International Business Machines Corporation | High-k gate dielectric and metal gate conductor stack for fin-type field effect transistors formed on type iii-v semiconductor material and silicon germanium semiconductor material |
| US20170221898A1 (en) * | 2015-08-17 | 2017-08-03 | International Business Machines Corporation | High-k gate dielectric and metal gate conductor stack for fin-type field effect transistors formed on type iii-v semiconductor material and silicon germanium semiconductor material |
| CN107134455A (zh) * | 2016-02-29 | 2017-09-05 | 格罗方德半导体公司 | 具有变化阈值电压的半导体装置及其制造方法 |
| CN107591368A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 多阈值电压鳍式场效应晶体管及其形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931422A (zh) * | 2019-11-13 | 2020-03-27 | 徐州顺意半导体科技有限公司 | 一种介质层的沉积方法 |
| CN110931422B (zh) * | 2019-11-13 | 2021-12-21 | 陕西宇腾电子科技有限公司 | 一种介质层的沉积方法 |
| US11489056B2 (en) * | 2020-02-10 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with multi-threshold gate structure |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110391285B (zh) | 2023-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108695257A (zh) | 半导体结构及其形成方法 | |
| US20140287565A1 (en) | Method for manufacturing semiconductor structure | |
| CN109427664A (zh) | 半导体结构及其形成方法 | |
| CN108878529A (zh) | 半导体器件及其制造方法 | |
| CN107346783A (zh) | 半导体结构及其制造方法 | |
| CN112420515A (zh) | 半导体装置的形成方法 | |
| CN110391285A (zh) | 半导体结构及其形成方法 | |
| WO2014082335A1 (zh) | N型mosfet及其制造方法 | |
| CN107045981B (zh) | 半导体结构的形成方法 | |
| WO2014082342A1 (zh) | P型mosfet及其制造方法 | |
| CN110164767A (zh) | 半导体器件及其形成方法 | |
| CN111211055B (zh) | 半导体结构及其形成方法 | |
| CN105990341B (zh) | 半导体结构及其形成方法 | |
| CN108231762A (zh) | 半导体器件及其形成方法 | |
| JP2008103613A (ja) | 半導体装置及びその製造方法 | |
| TWI538060B (zh) | 藉由單步驟沉積完成閘極包覆 | |
| CN103855026B (zh) | FinFET及其制造方法 | |
| CN109285811A (zh) | 半导体结构及其形成方法 | |
| CN110233098A (zh) | 半导体器件及其形成方法 | |
| CN109920733A (zh) | 半导体结构及晶体管的形成方法 | |
| CN106653693B (zh) | 改善核心器件和输入输出器件性能的方法 | |
| CN109962018A (zh) | 半导体结构及其制造方法 | |
| CN105990138B (zh) | 晶体管及其形成方法 | |
| CN109671673A (zh) | 半导体结构及其形成方法 | |
| CN108630610A (zh) | 鳍式场效应管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |