CN110931422B - 一种介质层的沉积方法 - Google Patents

一种介质层的沉积方法 Download PDF

Info

Publication number
CN110931422B
CN110931422B CN201911110095.1A CN201911110095A CN110931422B CN 110931422 B CN110931422 B CN 110931422B CN 201911110095 A CN201911110095 A CN 201911110095A CN 110931422 B CN110931422 B CN 110931422B
Authority
CN
China
Prior art keywords
annealing
dielectric layer
chemical vapor
vapor deposition
flowable chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911110095.1A
Other languages
English (en)
Other versions
CN110931422A (zh
Inventor
王桥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuteng (Tongchuan) Semiconductor Co.,Ltd.
Original Assignee
Shaanxi Yuteng Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi Yuteng Electronic Technology Co ltd filed Critical Shaanxi Yuteng Electronic Technology Co ltd
Priority to CN201911110095.1A priority Critical patent/CN110931422B/zh
Publication of CN110931422A publication Critical patent/CN110931422A/zh
Application granted granted Critical
Publication of CN110931422B publication Critical patent/CN110931422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种一种介质层的沉积方法，其包括通过可流动化学气相沉积逐层沉积并退火形成介质层，能够实现对于不同深宽比跨度的结构能够进行均匀填充，介质层不产生孔洞，并且，介质层具有较高的膜密度，能够形成具有均匀介电常数的电介质。

Description

一种介质层的沉积方法
技术领域
本发明涉及半导体制造装领域，具体涉及一种介质层的沉积方法，以及一种半导体器件的制造方法。
背景技术
现有技术中形成半导体器件的介质层是半导体器件工艺过程中重要的工艺步骤，对于半导体器件而言，介质层是器件间电隔离的重要保证，而现有技术中，形成介质层时，对于具有不同深宽比跨度的结构而言，会产生填充的不均匀，而通常采用可流动化学气相沉积的沉积方法形成介质层，然而，可流动性化学气相沉积所形成的介质膜的膜密度通常较小，介电系数通常达不到设计要求。
发明内容
基于解决上述问题，本发明提供了一种介质层的沉积方法，其特征在于，所述介质层包括氧化硅、氮氧化硅、碳氧化硅的一种或多种，所述沉积方法包括：步骤1)提供半导体衬底，所述半导体衬底为表面形成有器件的晶圆；步骤2)通过可流动化学气相沉积沉积第一层介质层，所述第一层介质层的厚度为大于或等器件高度的最大值Hmax，50nm≤Hmax≤100nm；步骤3)在Ar或He气氛下退火，所述退火为快速光热退火，退火温度为950-1000℃，退火时间为30秒～500秒；步骤4)通过可流动化学气相沉积沉积第二层介质层，所述第二层介质层的厚度为200～350nm；步骤5)在Ar或He气氛下退火，所述退火为普通退火，退火温度从室温到800℃，升温速率为50℃/小时；步骤6)通过可流动化学气相沉积沉积第三层介质层，所述第二层介质层的厚度为300～550nm；步骤7)在Ar或He气氛下退火，所述退火为普通退火，退火温度800～850℃，退火时间为1-3个小时；步骤8)进行后续工艺步骤。
本发明还提供了一种半导体器件的制造方法，包括使用本发明提出的介质层的沉积方法，用于形成半导体器件。
根据本发明的实施例，所述晶圆上的器件具有孔和槽，所述孔和槽具有不同的深宽比。
根据本发明的实施例，所述孔的深宽比为10：1～15：1，槽的深宽比为2：1～5：1。
根据本发明的实施例，所述可流动化学气相沉积沉积时的压强为10～200torr。
根据本发明的实施例，所述可流动化学气相沉积沉积氧化硅时的氧化气体为臭氧、氧气、水蒸气或一氧化二氮。
根据本发明的实施例，所述可流动化学气相沉积沉积氮氧化硅时的氧化气体为臭氧、氧气、水蒸气或一氧化二氮，含氮气体为氨气。
根据本发明的实施例，所述可流动化学气相沉积沉积碳氧化硅时的氧化气体为臭氧、氧气、水蒸气或一氧化二氮，含碳气体为甲烷。
本发明的优点如下：
(1)本申请提供的方法，能够对于不同深宽比跨度的结构能够进行均匀填充；
(2)本申请提供的方法，形成的介质层不产生孔洞；
(3)本申请提供的方法，形成的介质层具有较高的膜密度，能够形成具有均匀介电常数的电介质。
附图说明
图1为半导体衬底上形成电介质层的示意图；
图2为半导体衬底上具有不同深宽比跨度的结构经过电介质填充后结构图。
具体实施方式
第一实施例
如图1所示，半导体衬底上形成电介质层的示意图，其特征在于，所述介质层包括氧化硅、氮氧化硅、碳氧化硅的一种或多种，所述沉积方法包括：步骤1)提供半导体衬底1，所述半导体衬底为表面形成有器件的晶圆；步骤2)通过可流动化学气相沉积沉积第一层介质层2，所述第一层介质层2的厚度为大于或等器件高度的最大值Hmax，50nm≤Hmax≤100nm；步骤3)在Ar或He气氛下退火，所述退火为快速光热退火，退火温度为950-1000℃，退火时间为30秒～500秒，形成处理后的第一层介质层2’；步骤4)通过可流动化学气相沉积沉积第二层介质层3，所述第二层介质层的厚度为200～350nm；步骤5)在Ar或He气氛下退火，所述退火为普通退火，退火温度从室温到800℃，升温速率为50℃/小时，形成处理后的第二层介质层3’；步骤6)通过可流动化学气相沉积沉积第三层介质层4，所述第三层介质层的厚度为300～550nm；步骤7)在Ar或He气氛下退火，所述退火为普通退火，退火温度800～850℃，退火时间为1-3个小时，形成处理后的第三层介质层4’；步骤8)进行后续工艺步骤。
其中，所述可流动化学气相沉积沉积时的优选的沉积压强为10～200torr；所述可流动化学气相沉积沉积氧化硅时的氧化气体为臭氧、氧气、水蒸气或一氧化二氮；所述可流动化学气相沉积氮氧化硅时的氧化气体为臭氧、氧气、水蒸气或一氧化二氮，含氮气体为氨气；所述可流动化学气相沉积碳氧化硅时的氧化气体为臭氧、氧气、水蒸气或一氧化二氮，含碳气体为甲烷。
其中，所述晶圆上的器件具有孔和槽，所述孔和槽具有不同的深宽比，如图2所示，形成了高深宽比的填充结构5和低深宽比的填充结构6。其中，所述孔的深宽比为10：1～15：1，所述槽的深宽比为2：1～5：1。
第二实施例
一种半导体器件的制造方法，包括使用第一实施例的介质层的沉积方法，用于形成半导体器件。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (7)

1.一种介质层的沉积方法，用于沉积介质层，其特征在于，所述介质层包括氧化硅、氮氧化硅、碳氧化硅的一种或多种，所述沉积方法包括：步骤1)提供半导体衬底，所述半导体衬底为表面形成有器件的晶圆；步骤2)通过可流动化学气相沉积沉积第一层介质层，所述第一层介质层的厚度大于或等于器件高度的最大值Hmax，50nm≤Hmax≤100nm；步骤3)在Ar或He气氛下退火，所述退火为快速光热退火，退火温度为950-1000℃，退火时间为30秒～500秒；步骤4)通过可流动化学气相沉积沉积第二层介质层，所述第二层介质层的厚度为200～350nm；步骤5)在Ar或He气氛下退火，所述退火为普通退火，退火温度从室温到800℃，升温速率为50℃/小时；步骤6)通过可流动化学气相沉积沉积第三层介质层，所述第三层介质层的厚度为300～550nm；步骤7)在Ar或He气氛下退火，所述退火为普通退火，退火温度800～850℃，退火时间为1-3个小时；步骤8)进行后续工艺步骤。
2.根据权利要求1介质层的沉积方法，其特征在于：所述晶圆上的器件具有孔和槽，所述孔和槽具有不同的深宽比。
3.根据权利要求1或2所述的沉积方法，其特征在于：孔的深宽比为10：1～15：1，槽的深宽比为2：1～5：1。
4.根据权利要求1或2所述的沉积方法，其特征在于：可流动化学气相沉积沉积时的压强为10～200torr。
5.根据权利要求1或2所述的沉积方法，其特征在于：可流动化学气相沉积沉积氧化硅时的氧化气体为臭氧、氧气、水蒸气或一氧化二氮。
6.根据权利要求1所述的沉积方法，其特征在于：可流动化学气相沉积沉积氮氧化硅时的氧化气体为臭氧、氧气、水蒸气或一氧化二氮，含氮气体为氨气。
7.根据权利要求1所述的沉积方法，其特征在于：可流动化学气相沉积沉积碳氧化硅时的氧化气体为臭氧、氧气、水蒸气或一氧化二氮，含碳气体为甲烷。
CN201911110095.1A 2019-11-13 2019-11-13 一种介质层的沉积方法 Active CN110931422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911110095.1A CN110931422B (zh) 2019-11-13 2019-11-13 一种介质层的沉积方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911110095.1A CN110931422B (zh) 2019-11-13 2019-11-13 一种介质层的沉积方法

Publications (2)

Publication Number Publication Date
CN110931422A CN110931422A (zh) 2020-03-27
CN110931422B true CN110931422B (zh) 2021-12-21

Family

ID=69853859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911110095.1A Active CN110931422B (zh) 2019-11-13 2019-11-13 一种介质层的沉积方法

Country Status (1)

Country Link
CN (1) CN110931422B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043360A (ko) * 2007-10-29 2009-05-06 주식회사 티지솔라 태양전지 제조방법
CN108987248A (zh) * 2017-06-01 2018-12-11 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN109166787A (zh) * 2018-08-26 2019-01-08 合肥安德科铭半导体科技有限公司 一种氧化硅薄膜的可流动化学气相沉积方法
CN110391285A (zh) * 2018-04-23 2019-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043360A (ko) * 2007-10-29 2009-05-06 주식회사 티지솔라 태양전지 제조방법
CN108987248A (zh) * 2017-06-01 2018-12-11 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN110391285A (zh) * 2018-04-23 2019-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109166787A (zh) * 2018-08-26 2019-01-08 合肥安德科铭半导体科技有限公司 一种氧化硅薄膜的可流动化学气相沉积方法

Also Published As

Publication number Publication date
CN110931422A (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
EP1178528B1 (en) Wafer pretreatment to decrease the deposition rate of silicon dioxide on silicon nitride in comparison to its deposition rate on a silicon substrate
JP4018596B2 (ja) 半導体装置の製造方法
US7544996B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
KR100839529B1 (ko) 반도체소자의 소자분리막 형성 방법
KR100505419B1 (ko) 반도체 소자의 소자분리막 제조방법
US20050282350A1 (en) Atomic layer deposition for filling a gap between devices
US20070004131A1 (en) Methods for forming shallow trench isolation
KR20130118963A (ko) 실리콘 질화물 및 실리콘 산질화물의 플라즈마 처리
TW434786B (en) Method for fabricating a trench isolation
EP2251895B1 (en) Method for manufacturing bonded wafer
JP2004518283A (ja) トレンチの充填方法
JP4901221B2 (ja) 半導体装置の製造方法
US8241994B2 (en) Method for fabricating isolation layer in semiconductor device
JP2007194239A (ja) 半導体装置の製造方法
CN110931422B (zh) 一种介质层的沉积方法
JPH1174265A (ja) 絶縁構造体の形成方法及び半導体構造
KR20050003011A (ko) 반도체 소자의 트렌치 소자분리막 형성방법
CN114361020A (zh) 半导体结构的制作方法
JP2008010884A (ja) 半導体装置の製造方法
KR100334245B1 (ko) 소자분리영역의 형성 방법
TWI282146B (en) Method of forming insulating film in semiconductor device
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
US7205209B2 (en) Fabrication of stacked dielectric layer for suppressing electrostatic charge buildup
CN110211916A (zh) 浅沟槽隔离结构的制造方法
JPH07307382A (ja) トレンチ素子分離構造およびその形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211203

Address after: 710061 unit 1, building 1, Nonglin No. 1 community, Chang'an South Road, Yanta District, Xi'an City, Shaanxi Province 1901

Applicant after: Shaanxi Yuteng Electronic Technology Co.,Ltd.

Address before: 221000 Quanshan science and Technology Park, National University of mining and technology, China University of mining and technology, north of Jinshan East Road, Xuzhou City, Jiangsu Province

Applicant before: Xuzhou Shunyi Semiconductor Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230109

Address after: 727000 Building 11, Phase II, Optoelectronics Industrial Park, Weiba Road, New Material Industrial Park, Tongchuan City, Shaanxi Province

Patentee after: Yuteng (Tongchuan) Semiconductor Co.,Ltd.

Address before: 710061 unit 1, building 1, Nonglin No. 1 community, Chang'an South Road, Yanta District, Xi'an City, Shaanxi Province 1901

Patentee before: Shaanxi Yuteng Electronic Technology Co.,Ltd.