CN110211916A - 浅沟槽隔离结构的制造方法 - Google Patents

浅沟槽隔离结构的制造方法 Download PDF

Info

Publication number
CN110211916A
CN110211916A CN201910297202.XA CN201910297202A CN110211916A CN 110211916 A CN110211916 A CN 110211916A CN 201910297202 A CN201910297202 A CN 201910297202A CN 110211916 A CN110211916 A CN 110211916A
Authority
CN
China
Prior art keywords
isolation structure
plough groove
groove isolation
fleet plough
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910297202.XA
Other languages
English (en)
Other versions
CN110211916B (zh
Inventor
郁赛华
孙勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910297202.XA priority Critical patent/CN110211916B/zh
Publication of CN110211916A publication Critical patent/CN110211916A/zh
Application granted granted Critical
Publication of CN110211916B publication Critical patent/CN110211916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种浅沟槽隔离结构的制造方法，包括步骤：步骤一、在半导体衬底上形成浅沟槽；步骤二、涂布聚氮硅烷层；步骤三、进行氧氮置换工艺将聚氮硅烷层转换为二氧化硅层并形成浅沟槽隔离结构；氧氮置换工艺包括两次以上的炉管水汽工艺，两次炉管水汽工艺之间包括一次热退火工艺和一次减薄工艺。本发明能采用PSZ实现对浅沟槽的良好填充，并能提高对PSZ的氧氮置换效果以及提高转换后的二氧化硅的致密性从而能提高二氧化硅的膜质，同时能减少有源区的热过程。

Description

浅沟槽隔离结构的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种浅沟槽隔离(STI)结构的制造方法。
背景技术
20nm NAND闪存(Flash)工艺中的STI的浅沟槽的深宽比大于13，旧有工艺如高密度等离子体(HDP)和高深宽比工艺(HARP)都已不能达到无空洞填充的要求，需要采用填充能力更强的新工艺；当前业界主流Flash生产厂家全部选用聚氮硅烷(PSZ)作为STI填充的膜层，之后再用炉管水汽退火(anneal)工艺使氧替换氮形成二氧化硅来实现在浅沟槽中填充二氧化硅；如图1所示，是PSZ转换为二氧化硅的炉管水汽退火示意图，标记101对应的为PSZ的分子链结构，经过炉管水汽退火工艺的工艺条件包括加温度即图1中的T和水汽即图1中的H2O之后，PSZ的分子链结构中的N都被O替换，从而形成如标记102对应的二氧化硅的分子链结构。
在现有的工艺条件下，由于浅沟槽相对平面工艺较深，这会产生如下问题：
首先为、浅沟槽底部的PSZ在替换过程中产生的可排除气体无法有效的排除；
其次为、疏松的二氧化硅膜在高温下不能有效的使二氧化硅致密。
最后会使形成的二氧化硅的膜质较差，在膜质相对差的情况下，无法良好的起到有源区的隔离作用，容易产生漏电和局部区域击穿。对二氧化硅进行高温热处理能有效的提高二氧化硅的膜质，但同时带来较多的热过程(thermal)，过多的热过程会对有源区的性能带来不利影响。
发明内容
本发明所要解决的技术问题是提供一种浅沟槽隔离结构的制造方法，能采用PSZ实现对浅沟槽的良好填充，并能提高对PSZ的氧氮置换效果以及提高转换后的二氧化硅的致密性从而能提高二氧化硅的膜质，同时能减少有源区的热过程。
为解决上述技术问题，本发明提供的浅沟槽隔离结构的制造方法包括如下步骤：
步骤一、在半导体衬底上形成浅沟槽，由所述浅沟槽隔离出有源区。
步骤二、涂布聚氮硅烷层，所述聚氮硅烷层将所述浅沟槽完全填充并延伸到所述浅沟槽外的所述半导体衬底表面，所述聚氮硅烷层具有平坦表面。
步骤三、进行氧氮置换工艺将所述聚氮硅烷层中的氮置换为氧形成二氧化硅层，由填充于所述浅沟槽中的二氧化硅层组成浅沟槽隔离结构。
所述氧氮置换工艺包括两次以上的炉管水汽工艺，通过各所述炉管水汽工艺实现形成所述二氧化硅层的氧氮置换。
两次所述炉管水汽工艺之间包括一次热退火工艺和一次减薄工艺。
所述热退火工艺实现对所形成的所述二氧化硅层进行致密化，通过降低各次对应的所述热退火工艺的温度减少所述有源区承受的热过程。
所述减薄工艺对所述二氧化硅层的厚度进行减薄，结合所述减薄工艺和多次所述炉管水汽工艺增加氧氮置换效果。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，步骤一中所述浅沟槽的深宽比大于13。
进一步的改进是，所述有源区中用于形成20nm以下工艺节点的NAND闪存工艺。
进一步的改进是，所述浅沟槽的深度为
进一步的改进是，步骤二中涂布的所述聚氮硅烷层的厚度为
进一步的改进是，步骤三中各次所述炉管水汽工艺的温度为400℃～700℃，工艺气体为水汽。
进一步的改进是，所述热退火工艺的温度为850℃。
进一步的改进是，所述氧氮置换工艺中采用两次所述炉管水汽工艺。
进一步的改进是，所述氧氮置换工艺中采用1次所述减薄工艺，所述减薄工艺将所述聚氮硅烷层的厚度减薄为
进一步的改进是，所述减薄工艺采用化学机械研磨工艺实现。
进一步的改进是，还包括步骤：
步骤四、采用研磨工艺将所述半导体衬底表面的所述二氧化硅层全部去除，所述二氧化硅层仅位于所述浅沟槽中并组成所述浅沟槽隔离结构。
进一步的改进是，步骤四中的所述研磨工艺采用化学机械研磨工艺。
进一步的改进是，步骤二中，在涂布所述聚氮硅烷层之后还包括对所述聚氮硅烷层进行预烘烤的步骤，用于增加所述聚氮硅烷层和所述半导体衬底之间的粘附力。
进一步的改进是，所述预烘烤的工艺条件包括：温度为280℃，压强为400torr，时间为30分钟。
本发明采用涂布PSZ的方法来实现对浅沟槽的填充，从而能实现对浅沟槽的良好填充，能适用于先进工艺如20nm以下的NAND闪存工艺所需的深宽比较大的浅沟槽隔离结构的制造工艺中。
本发明在氧氮置换工艺中将炉管水汽工艺分成多步即包括两次以上的炉管水汽工艺，且在两次炉管水汽工艺之间设置一次热退火工艺和一次减薄工艺，相对于现有采用单次炉管水汽工艺来实现氧氮置换工艺的情形，本发明的热退火工艺也分成了多次，能够提高二氧化硅层的致密性；本发明能够采用较低温度的热退火工艺，较低的热退火工艺温度能减少对有源区的热过程，从而提高有源区的质量。
本发明结合减薄工艺和多次炉管水汽工艺，由于减薄后的二氧化硅层的厚度变薄，这样会使得后续的炉管水汽工艺的水汽更加容易进入到浅沟槽的底部，从而能提高二氧化硅层的各厚度范围内的氧氮置换效果，减少二氧化硅层中的氮含量。。
通过提高二氧化硅层的致密性和氧氮置换效果，能提高二氧化硅层的膜质，这样有利于增加对有源区的隔离作用，从而能防止漏电和局部击穿的发生。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是PSZ转换为二氧化硅的炉管水汽退火示意图；
图2是本发明实施例浅沟槽隔离结构的制造方法的流程图。
具体实施方式
如图2所示，是本发明实施例浅沟槽隔离结构的制造方法的流程图，本发明实施例浅沟槽隔离结构的制造方法包括如下步骤：
步骤一、在半导体衬底上形成浅沟槽，由所述浅沟槽隔离出有源区。
本发明实施例中，所述半导体衬底为硅衬底。
所述浅沟槽的深宽比大于13。较佳为，所述浅沟槽的深度为
所述有源区中用于形成20nm以下工艺节点的NAND闪存工艺。
步骤二、涂布聚氮硅烷层，所述聚氮硅烷层将所述浅沟槽完全填充并延伸到所述浅沟槽外的所述半导体衬底表面，所述聚氮硅烷层具有平坦表面。
所述聚氮硅烷层的厚度为
本发明实施例中，在涂布所述聚氮硅烷层之后还包括对所述聚氮硅烷层进行预烘烤的步骤，用于增加所述聚氮硅烷层和所述半导体衬底之间的粘附力。所述预烘烤的工艺条件包括：温度为280℃，压强为400torr，时间为30分钟。
步骤三、进行氧氮置换工艺将所述聚氮硅烷层中的氮置换为氧形成二氧化硅层，由填充于所述浅沟槽中的二氧化硅层组成浅沟槽隔离结构。
所述氧氮置换工艺包括两次以上的炉管水汽工艺，通过各所述炉管水汽工艺实现形成所述二氧化硅层的氧氮置换。各次所述炉管水汽工艺的温度为400℃～700℃，工艺气体为水汽。
两次所述炉管水汽工艺之间包括一次热退火工艺和一次减薄工艺。
所述热退火工艺实现对所形成的所述二氧化硅层进行致密化，通过降低各次对应的所述热退火工艺的温度减少所述有源区承受的热过程。所述热退火工艺的温度为850℃。
所述减薄工艺对所述二氧化硅层的厚度进行减薄，结合所述减薄工艺和多次所述炉管水汽工艺增加氧氮置换效果。所述减薄工艺采用化学机械研磨工艺实现。例如：所述氧氮置换工艺中采用两次所述炉管水汽工艺。所述氧氮置换工艺中采用1次所述减薄工艺，所述减薄工艺将所述聚氮硅烷层的厚度减薄为
还包括步骤：
步骤四、采用研磨工艺将所述半导体衬底表面的所述二氧化硅层全部去除，所述二氧化硅层仅位于所述浅沟槽中并组成所述浅沟槽隔离结构。
步骤四中的所述研磨工艺采用化学机械研磨工艺。
本发明实施例采用涂布PSZ的方法来实现对浅沟槽的填充，从而能实现对浅沟槽的良好填充，能适用于先进工艺如20nm以下的NAND闪存工艺所需的深宽比较大的浅沟槽隔离结构的制造工艺中。
本发明实施例在氧氮置换工艺中将炉管水汽工艺分成多步即包括两次以上的炉管水汽工艺，且在两次炉管水汽工艺之间设置一次热退火工艺和一次减薄工艺，相对于现有采用单次炉管水汽工艺来实现氧氮置换工艺的情形，本发明实施例的热退火工艺也分成了多次，能够提高二氧化硅层的致密性；本发明实施例能够采用较低温度的热退火工艺，较低的热退火工艺温度能减少对有源区的热过程，从而提高有源区的质量。
本发明实施例结合减薄工艺和多次炉管水汽工艺，由于减薄后的二氧化硅层的厚度变薄，这样会使得后续的炉管水汽工艺的水汽更加容易进入到浅沟槽的底部，从而能提高二氧化硅层的各厚度范围内的氧氮置换效果，减少二氧化硅层中的氮含量。。
通过提高二氧化硅层的致密性和氧氮置换效果，能提高二氧化硅层的膜质，这样有利于增加对有源区的隔离作用，从而能防止漏电和局部击穿的发生。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种浅沟槽隔离结构的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上形成浅沟槽，由所述浅沟槽隔离出有源区；
步骤二、涂布聚氮硅烷层，所述聚氮硅烷层将所述浅沟槽完全填充并延伸到所述浅沟槽外的所述半导体衬底表面，所述聚氮硅烷层具有平坦表面；
步骤三、进行氧氮置换工艺将所述聚氮硅烷层中的氮置换为氧形成二氧化硅层，由填充于所述浅沟槽中的二氧化硅层组成浅沟槽隔离结构；
所述氧氮置换工艺包括两次以上的炉管水汽工艺，通过各所述炉管水汽工艺实现形成所述二氧化硅层的氧氮置换；
两次所述炉管水汽工艺之间包括一次热退火工艺和一次减薄工艺；
所述热退火工艺实现对所形成的所述二氧化硅层进行致密化，通过降低各次对应的所述热退火工艺的温度减少所述有源区承受的热过程；
所述减薄工艺对所述二氧化硅层的厚度进行减薄，结合所述减薄工艺和多次所述炉管水汽工艺增加氧氮置换效果。
2.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的浅沟槽隔离结构的制造方法，其特征在于：步骤一中所述浅沟槽的深宽比大于13。
4.如权利要求3所述的浅沟槽隔离结构的制造方法，其特征在于：所述有源区中用于形成20nm以下工艺节点的NAND闪存工艺。
5.如权利要求3所述的浅沟槽隔离结构的制造方法，其特征在于：所述浅沟槽的深度为
6.如权利要求5所述的浅沟槽隔离结构的制造方法，其特征在于：步骤二中涂布的所述聚氮硅烷层的厚度为
7.如权利要求6所述的浅沟槽隔离结构的制造方法，其特征在于：步骤三中各次所述炉管水汽工艺的温度为400℃～700℃，工艺气体为水汽。
8.如权利要求7所述的浅沟槽隔离结构的制造方法，其特征在于：所述热退火工艺的温度为850℃。
9.如权利要求8所述的浅沟槽隔离结构的制造方法，其特征在于：所述氧氮置换工艺中采用两次所述炉管水汽工艺。
10.如权利要求9所述的浅沟槽隔离结构的制造方法，其特征在于：所述氧氮置换工艺中采用1次所述减薄工艺，所述减薄工艺将所述聚氮硅烷层的厚度减薄为
11.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于：所述减薄工艺采用化学机械研磨工艺实现。
12.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，还包括步骤：
步骤四、采用研磨工艺将所述半导体衬底表面的所述二氧化硅层全部去除，所述二氧化硅层仅位于所述浅沟槽中并组成所述浅沟槽隔离结构。
13.如权利要求12所述的浅沟槽隔离结构的制造方法，其特征在于：步骤四中的所述研磨工艺采用化学机械研磨工艺。
14.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于：步骤二中，在涂布所述聚氮硅烷层之后还包括对所述聚氮硅烷层进行预烘烤的步骤，用于增加所述聚氮硅烷层和所述半导体衬底之间的粘附力。
15.如权利要求14所述的浅沟槽隔离结构的制造方法，其特征在于：所述预烘烤的工艺条件包括：温度为280℃，压强为400torr，时间为30分钟。
CN201910297202.XA 2019-04-15 2019-04-15 浅沟槽隔离结构的制造方法 Active CN110211916B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910297202.XA CN110211916B (zh) 2019-04-15 2019-04-15 浅沟槽隔离结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910297202.XA CN110211916B (zh) 2019-04-15 2019-04-15 浅沟槽隔离结构的制造方法

Publications (2)

Publication Number Publication Date
CN110211916A true CN110211916A (zh) 2019-09-06
CN110211916B CN110211916B (zh) 2021-08-10

Family

ID=67785338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910297202.XA Active CN110211916B (zh) 2019-04-15 2019-04-15 浅沟槽隔离结构的制造方法

Country Status (1)

Country Link
CN (1) CN110211916B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676154A (zh) * 2019-09-26 2020-01-10 上海华力微电子有限公司 一种提高聚硅氮烷膜质转换效率的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877795A (zh) * 2005-06-07 2006-12-13 株式会社东芝 半导体器件及其制造方法
CN101635270A (zh) * 2008-07-25 2010-01-27 台湾积体电路制造股份有限公司 集成电路结构的制造方法
US20130095637A1 (en) * 2011-10-18 2013-04-18 Honggun KIM Method of fabricating a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877795A (zh) * 2005-06-07 2006-12-13 株式会社东芝 半导体器件及其制造方法
CN101635270A (zh) * 2008-07-25 2010-01-27 台湾积体电路制造股份有限公司 集成电路结构的制造方法
US20130095637A1 (en) * 2011-10-18 2013-04-18 Honggun KIM Method of fabricating a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676154A (zh) * 2019-09-26 2020-01-10 上海华力微电子有限公司 一种提高聚硅氮烷膜质转换效率的方法

Also Published As

Publication number Publication date
CN110211916B (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
CN101635270B (zh) 集成电路结构的制造方法
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
US20100283108A1 (en) Semiconductor device and method of manufacturing the same
JP2006253310A (ja) 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
CN102122630A (zh) 浅沟槽隔离结构的制作方法
CN110211916A (zh) 浅沟槽隔离结构的制造方法
JP2001035916A (ja) 浅いトレンチ素子分離形成方法
CN100477154C (zh) 浅沟槽隔离结构的制造方法
CN102437083A (zh) 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN101901785A (zh) 一种改善栅氧化层tddb失效的方法
CN106245002A (zh) 消除在原子层沉积中二氧化硅膜的接缝的系统和方法
US6727160B1 (en) Method of forming a shallow trench isolation structure
US20070148927A1 (en) Isolation structure of semiconductor device and method for forming the same
US20120220130A1 (en) Method for fabricating semiconductor device
TW200820326A (en) Gas delivering system for in situ thermal treatment and thin film deposition and use of the same
CN103515281A (zh) 浅沟槽隔离结构的制造方法
CN103413778A (zh) 隔离结构的形成方法
CN103871953B (zh) 一种浅沟槽填充方法
KR20060011449A (ko) 반도체소자의 소자분리 방법
CN102299064B (zh) 栅结构氧化的方法
JP2008211173A (ja) 半導体メモリ素子の素子分離膜形成方法
KR100533966B1 (ko) 트렌치 구조의 소자분리막 및 그 제조 방법
KR100595858B1 (ko) 반도체 소자 제조방법
KR100745056B1 (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant