CN106463510A - 铁电场效晶体管、以行线和列线方式形成阵列的多个铁电场效晶体管以及形成多个铁电场效晶体管的方法 - Google Patents

铁电场效晶体管、以行线和列线方式形成阵列的多个铁电场效晶体管以及形成多个铁电场效晶体管的方法 Download PDF

Info

Publication number
CN106463510A
CN106463510A CN201580021286.4A CN201580021286A CN106463510A CN 106463510 A CN106463510 A CN 106463510A CN 201580021286 A CN201580021286 A CN 201580021286A CN 106463510 A CN106463510 A CN 106463510A
Authority
CN
China
Prior art keywords
conductive material
inner conductive
groove
highly
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580021286.4A
Other languages
English (en)
Other versions
CN106463510B (zh
Inventor
杜赖·维沙克·尼马尔·拉马斯瓦米
柯尔克·D·普拉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201911276025.3A priority Critical patent/CN111048522A/zh
Publication of CN106463510A publication Critical patent/CN106463510A/zh
Application granted granted Critical
Publication of CN106463510B publication Critical patent/CN106463510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明揭示一种铁电场效晶体管，其包括半导电沟道，所述半导电沟道包括对置侧壁及高度上最外顶部。源极/漏极区域在所述沟道的对置末端处。所述晶体管的栅极构造包括沿着所述沟道顶部且横向沿着所述沟道侧壁延伸的内部电介质。内部导电材料高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸。外部铁电材料高度上从所述内部导电材料向外且沿着所述沟道顶部延伸。外部导电材料高度上从所述外部铁电材料向外且沿着所述沟道延伸。揭示其它构造及方法。

Description

铁电场效晶体管、以行线和列线方式形成阵列的多个铁电场 效晶体管以及形成多个铁电场效晶体管的方法
技术领域
本文中揭示的实施例涉及铁电场效晶体管，涉及以行线及列线方式形成阵列的多个铁电场效晶体管，且涉及形成多个铁电场效晶体管的方法。
背景技术
存储器是一种类型的集成电路，且用于计算机系统中用于存储数据。存储器可制造于一或多个个别存储器单元阵列中。可使用数字线(又可称为位线、数据线、感测线或数据/感测线)及存取线(又可称为字线)写入到存储器单元或从存储器单元读取。数字线可沿着阵列的列导电互连存储器单元，且存取线可沿着阵列的行导电互连存储器单元。可通过数字线及存取线的组合而唯一寻址每一存储器单元。
存储器单元可为易失性或非易失性的。非易失性存储器单元可存储数据达延长时间段(包含当计算机关闭时)。易失性存储器消散且因此需要刷新/重写，在许多情况中是每秒多次。不管如何，存储器单元经配置以保留或存储存储器于至少两个不同可选择状态中。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少某些个别存储器单元可经配置以存储信息的两个以上电平或状态。
场效晶体管是可用于存储器单元中的一种类型的电子组件。此类晶体管包括于其间具有半导电沟道区域的一对导电源极/漏极区域。导电栅极邻近沟道区域且由薄栅极绝缘体从其分离。适当电压到栅极的施加允许电流从源极/漏极区域中的一者通过沟道区域流动到另一者。当从栅极移除电压时，在很大程度上防止电流流动通过沟道区域。场效晶体管还可包含额外结构，例如可逆可编程电荷存储区域作为栅极构造的部分。除场效晶体管之外的晶体管(例如，双极晶体管)可另外或替代地用于存储器单元中。晶体管可用于许多类型的存储器中。此外，晶体管可用于且形成于除存储器之外的阵列中。
一种类型的晶体管是铁电场效晶体管(FeFET)，其中栅极构造的至少某部分包括铁电材料。此类材料特征为两个稳定极化状态。场效晶体管中的此类不同状态可特征为针对晶体管的不同阈值电压(Vt)或针对选定操作电压的不同沟道导电性。可通过适当编程电压的施加(其导致高沟道电导或低沟道电导中的一者)而改变铁电材料的极化状态。由铁电极化状态调用的高电导及低电导在编程栅极电压的移除之后保持(至少一段时间)。可通过施加不干扰铁电极化的小漏极电压而读取沟道的状态。
附图说明
图1是根据本发明的实施例的包括铁电场效晶体管构造的衬底片段的部分的图解透视图。
图2是通过图1中的线2-2截取的截面图。
图3是通过图1中的线3-3截取的截面图。
图4是根据本发明的实施例的包括铁电场效晶体管构造阵列的衬底片段的部分的图解透视图。
图5是通过图4中的线5-5截取的截面图。
图6是通过图4中的线6-6截取的截面图。
图7是根据本发明的实施例的包括铁电场效晶体管构造阵列的衬底片段的部分的图解透视图。
图8是通过图7中的线8-8截取的截面图。
图9是通过图7中的线9-9截取的截面图。
图10是根据本发明的实施例的包括铁电场效晶体管构造阵列的衬底片段的部分的图解截面图。
图11是根据本发明的实施例的过程中的衬底片段的部分的图解透视图。
图12是在继由图11示出的步骤之后的处理步骤处的图11的衬底的视图。
图13是通过图12中的线13-13截取的截面图。
图14是通过图12中的线14-14截取的截面图。
图15是在继由图12示出的步骤之后的处理步骤处的图12的衬底的视图。
图16是通过图15中的线16-16截取的截面图。
图17是通过图15中的线17-17截取的截面图。
图18是在继由图16示出的步骤之后的处理步骤处的图16的衬底的视图。
图19是在继由图17示出的步骤之后且在处理顺序上对应于图18的步骤的处理步骤处的图17的衬底的视图。
图20是在继由图18示出的步骤之后的处理步骤处的图18的衬底的视图。
图21是在继由图19示出的步骤之后且在处理顺序上对应于图20的步骤的处理步骤处的图19的衬底的视图。
具体实施方式
首先参考图1到3描述根据本发明的实施例的铁电场效晶体管10。实例晶体管10示出为相对于下层衬底14而制造，所述下层衬底14可包含半导体衬底的半导电材料12。在此文档的背景内容中，术语“半导体衬底”或“半导电衬底”经定义意为包括半导电材料的任何构造，包含(但不限于)例如半导电晶片(单独或在其上包括其它材料的组合件中)及半导电材料层(单独或在包括其它材料的组合件中)的块体半导电材料。一个实例是绝缘体上半导体。术语“衬底”是指任何支撑结构，包含(但不限于)上文中描述的半导电衬底。
本文中描述的任何材料及/或结构可为均质或非均质的，且不管如何在此上覆的任何材料上方可为连续或不连续的。如本文中所使用，“不同组合物”仅需要可彼此直接抵靠的两种所述材料的所述部分在化学及/或物理上不同(例如，如果此类材料非均质)。如果两种所述材料彼此不直接抵靠，那么“不同组合物”仅需要彼此最接近的两种所述材料的所述部分在化学及/或物理上不同(如果此类材料非均质)。在此文档中，当存在材料或结构相对于彼此的至少某些物理触碰接触时所述材料或结构彼此“直接抵靠”。相比而言，前面无“直接”的“上方”、“上”及“抵靠”涵盖“直接抵靠”以及其中介入材料或结构导致所述材料或结构相对于彼此不物理触碰接触的构造。此外，除非另作说明，否则每一材料可使用任何适合现存或待开发技术(例如，原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入)形成。
实例材料12包含适当p型及/或n型掺杂的单晶硅或多晶硅。为了清楚起见，图1到3描绘无周围材料及电路的晶体管10。集成电路的其它组件可高度上从晶体管10的侧向外、高度上从晶体管10的侧向内及/或到晶体管10的侧。另外，多个此类晶体管将可能构成集成电路的部分，例如可用于存储器电路、逻辑电路或其它电路中的此类晶体管的阵列。
铁电晶体管10包括半导电沟道14(图2及3)，所述半导电沟道14具有对置侧壁16、18(图2)、对置末端17(图3)及高度上最外顶部20(图2及3)。源极/漏极区域22(图1及3)在沟道14的对置末端17处。实例铁电晶体管10可为p型或n型，且可使用轻微掺杂漏极区域、环状区域等(未示出)。不管如何，晶体管10部分示出为相对于从基底26高度上延伸的轨状物或鳍状物25(其中的每一者包括半导电材料12)而制造。轨状物25相对于基底26的高度上最外表面的实例高度上凸伸距离是约200到2,000埃。对于源极/漏极区域22的实例最大高度上厚度TSD是约100到1,000埃。不管如何，图1及3示出仅在轨状物25的高度上最外部分中的源极/漏极区域22。替代地，作为实例，源极/漏极区域可凸伸更深到轨状物25中，包含高度上完全到其中或穿过其中。此外，源极/漏极区域可包括升高的源极/漏极材料。
铁电晶体管10包含包括多种材料的栅极构造28。实例栅极构造28包含沿着沟道顶部20且横向沿着沟道侧壁16、18延伸的内部电介质30。实例内部电介质材料30包含二氧化硅及氮化硅中的一者或两者。对于电介质30的实例厚度为约10到100埃。在此文档中，“厚度”自身(无前置方向形容词)被定义为从不同组合物的紧邻材料或紧邻区域的一最接近表面垂直通过给定材料或区域的平均直线距离。另外，本文中描述的多种材料可具有基本上恒定厚度或具有可变厚度。
内部导电(即，电)材料32(在图1及3中标示)高度上且横向从内部电介质30向外且沿着沟道顶部20且横向沿着沟道侧壁16、18延伸。实例内部导电材料32包含元素金属、两种或更多种元素金属的合金、导电金属化合物及导电掺杂半导电材料中的任何适当一或多者。实例构造28将内部导电材料32示出为包括材料31及33。在一个实例中，每一者可具有相同化学组合物，例如使用如在下文中结合本发明的方法实施例描述的两种不同沉积技术形成的TiN。
外部铁电材料34高度上从内部导电材料32向外且沿着沟道顶部20延伸。可使用任何适合现存或待开发铁电材料。实例包含铁电体，所述铁电体具有过渡金属氧化物、锆、氧化锆、铪、氧化铪、锆钛酸铅及钛酸钡锶中的一或多者，且其中可具有包括硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者的掺杂物。两个特定实例为HfxSiyOz及HfxZryOz。外部铁电材料34的实例厚度是约10到100埃。
外部导电材料36高度上从外部铁电材料34向外且沿着沟道顶部20延伸。实例材料包含上文中关于内部导电材料32描述的所述材料中的任一者，其中一个实例是元素钨及TiN的复合物。材料32的实例厚度为约100到1,000埃。所属领域技术人员可将实例栅极构造28视为MFMIS构造。
在一个实施例中，无外部铁电材料34的部分横向上在沟道侧壁16、18中的任一者的上方，例如如所示。在一个实施例中，无外部导电材料36的部分横向上在沟道侧壁16、18中的任一者的上方，例如如所示。在一个实施例中，每一源极/漏极区域22具有小于内部电介质30的最大高度上厚度TID(图2)的最大高度上厚度TSD(图1及3)。在一个实施例中，每一源极/漏极区域22具有小于内部导电材料32的最大高度上厚度TICM(图2)的最大高度上厚度TSD。在一个实施例中，内部导电材料32具有大于相对于源极/漏极区域22之间的最短直线距离CL(即，沟道长度)正交截取的沟道14的最小宽度CMW的最大高度上厚度TICM(例如，在图2中示出CMW且在图3中示出CL)。将CL示出为大于CMW，但此可为相反的或CL及CMW可相等。在一个实施例中，内部导电材料32具有大于沟道长度CL的最大高度上厚度TICM。在一个实施例中，内部导电材料32及内部电介质30分别具有非高度上重合的各自高度上最内表面40、42(图2)。
将场效晶体管10示出为经水平定向，但可使用垂直定向或除了垂直或水平之外的定向。在此文档中，垂直是大体上与水平正交的方向，其中水平指沿着在制造期间相对于其处理衬底的主表面的大体方向。此外，如本文中所使用的垂直及水平是与三维空间中衬底的定向无关的相对于彼此的大体垂直方向。另外，高度上、上方及下方是参考垂直方向。进一步在此文档的背景内容中，垂直定向晶体管特征为在垂直方向中流动通过沟道的主要电流。水平定向的晶体管特征为在水平方向中流动通过沟道的主要电流。
在图1到3的实例实施例中，外部导电材料36、外部铁电材料34、内部导电材料32及高度上从沟道14向外的内部电介质30中的每一者是四侧且经示出为具有垂直侧壁(即，在垂直的5°内)。除了垂直及/或四侧结构之外，可使用(例如)多于或少于四侧及/或具有是弯曲的一或多侧或具有直及弯曲片段的组合。在图2及3中将实例栅极构造28示出为包括具有四个垂直侧壁45至48的外部导电材料36、具有四个垂直侧壁49到52的外部铁电材料34、具有四个垂直侧壁53到56的内部导电材料32及具有四个垂直侧壁57到60的内部电介质30。在一个实施例中，外部导电材料、外部铁电材料、内部导电材料及内部电介质全部具有至少两个高度上从沟道向外的相对于彼此横向重合的横向对置垂直侧壁。例如如图3中所示出，侧壁47、51、55及59相对于彼此横向重合，且如图2中所示，侧壁48、52、56及60相对于彼此横向重合。
在一个实施例中，外部导电材料、外部铁电材料以及内部半导电材料全部具有高度上从沟道向外的相对于彼此横向重合的至少两对横向对置垂直侧壁，例如如图1到3中相对于栅极构造28所示出。具体地说，图3说明关于外部导电材料36的一对两个横向对置垂直侧壁47、48，关于外部铁电材料34的一对两个横向对置垂直侧壁51、52，关于内部导电材料32的一对两个横向对置垂直侧壁55、56，且其中侧壁47、51、55及59相对于彼此横向重合，侧壁48、52、56及60也是如此。图2说明外部导电材料36的另一对横向对置侧壁45、46、外部铁电材料34的另一对横向对置垂直侧壁49、50及内部导电材料32的另一对两个横向对置垂直侧壁53、54，其中侧壁45、49及53相对于彼此横向重合且侧壁46、50及54相对于彼此横向重合。
可认为在经描绘的实施例中的外部导电材料36、外部铁电材料34及内部导电材料32中的每一者在高度上从沟道14向外的至少一个相应水平横截面中具有相应环绕周边边缘(例如，如在至少一个水平平面中由其相应侧壁界定的相应周边边缘)。在某些实施例中，此类环绕周边边缘中任何两者或全部三者各处横向重合，其中全部三个环绕周边在图1到3中的实例栅极构造28中经示出为横向重合。
本发明的某些实施例包含以行线及列线方式形成阵列的多个铁电场效晶体管，例如如图4到6中所示出的阵列65。在适当处使用来自上文所述的实施例的相同数字，其中使用不同数字指示某些构造差异。实例阵列65包含基本上如参考图1到3在上文中示出且描述的多个铁电场效晶体管10。将阵列65中的晶体管10示出为延伸于行线66及列线67中。在此文档中使用“行”及“列”是为了方便区分一系列线及另一系列线。因此，“行”及“列”意欲与任何系列的线(与功能无关)同义。不管如何，行可为直的及/或弯曲的及/或彼此平行及/或彼此不平行，列也是如此。此外，行及列可相对彼此呈90°或呈一或多个其它角度相交。在所描绘的实例中，将行线及列线中的每一者示出为个别是直的且相对于彼此呈90°对准。电介质隔离材料(未示出)将可能在线66、67之间或当中但为了清楚起见未示出。在图4到6中仅示出两个行线66及两个列线67，如在每一线66及67中仅示出两个铁电晶体管10。阵列将可能具有其中以数千个或更多个列及行线方式形成阵列的具有相同构造的数千个或更多个晶体管。
在一个实施例中，外部导电材料及外部铁电材料中的至少一者在紧邻晶体管之间沿着行线及列线两者均是不连续的。图4到6描绘此实例，且另外其中外部导电材料36及外部铁电材料34两者在紧邻晶体管之间沿着行线66及列线67(即，在此类相应线内)均是不连续的。可对个别源极/漏极区域22进行导电接触(未示出)，且可对个别栅极构造28的外部导电材料36进行个别导电接触(未示出)。可使用上文中描述的任何其它属性或构造。
在一个实施例中，外部导电材料及外部铁电材料在紧邻晶体管之间沿着共同行线及共同列线中的一者是不连续的。导电材料及外部铁电材料在紧邻晶体管之间沿着共同行线及共同列线中的另一者是连续的。在图7到9中关于多个铁电场效晶体管10的阵列65a示出一替代此类实例。在适当的处使用来自上文所述的实施例的相同数字，其中使用后缀“a”或使用不同数字指示某些构造差异。示出在阵列65a中外部导电材料36及外部铁电材料34的不连续是在紧邻晶体管10之间沿着列线67。外部导电材料36及外部铁电材料34在图7到9的构造中在紧邻晶体管之间沿着行线66是连续的。当然，关系可为相反的(未示出)，其中此类材料沿着列线是连续的且沿着行线是不连续的。如同65或65a的选定阵列构造可能取决于经制造的特定电路架构(例如，AND对NOR)。可使用上文中描述的任何其它属性或构造。
上文中的阵列实施例示出单一源极/漏极区域22在两个紧邻晶体管10之间且由两个紧邻晶体管10在给定列67中被共享，且半导电材料12还沿着个别列67是连续的。替代地，作为实例，可形成沿着个别列的半导电材料以在紧邻晶体管之间部分或完全不连续，及/或源极/漏极区域22可不由紧邻晶体管共享。相较于如由图6及9示出的构造，在图10中示出此一个实例实施例阵列65b。在适当处使用来自上文所述的实施例的相同数字，其中使用不同数字或使用后缀“b”或使用不同数字指示某些构造差异。在图10中，电介质材料70(例如，二氧化硅及/或氮化硅)可用于在邻近组件之间电隔离。示出电介质70延伸穿过轨状物25且到基底26中。替代地，电介质可仅部分延伸到轨状物25中(未示出)或在轨状物25及基底26的接口处终止(未示出)。可使用上文中描述的任何其它属性或构造。
根据本发明的铁电场效晶体管及阵列可使用任何现存或待开发技术(包含例如下文中描述的技术)制造。
本发明的实施例包含形成多个铁电场效晶体管的方法。参考图11到21描述实例此类实施例。在适当处使用来自上文所述的实施例的相同数字，其中使用不同数字或使用后缀“c”指示某些构造差异。参考图11，已在半导电材料12中形成多个沟槽79，由此形成鳍状物或轨状物25。将实例沟槽79示出是平行的且相对于水平是呈纵向长形。
参考图12到14，在沟槽79的侧壁上方且在沟槽79之间的半导电材料12上方形成内部电介质30。还可高度上于沟槽79的基底上方形成内部电介质30，如所示。在内部电介质30、沟槽基底、沟槽侧壁及沟槽79之间的半导电材料12上方形成第一内部导电材料31。图12到14描绘实例实施例，其中第一内部导电材料31经形成以a)在沟槽79之间在正交于平行沟槽79的水平纵向伸展方向的方向中是连续的，及b)在沟槽79内是连续的。用于沉积第一内部导电材料的实例技术包含化学气相沉积及原子层沉积。另外，第二内部导电材料33c在第一内部导电材料31上方形成且电耦合到第一内部导电材料31。第二内部导电材料33c经形成以在沟槽之间的半导电材料上方高度上厚于在沟槽基底上方高度上中心形成的任一者。在一个实施例中且如所示出，第二内部导电材料33c的形成在沟槽基底上方确实形成此材料。在此一个实施例中，第二内部导电材料33经形成以在沟槽基底、沟槽侧壁及沟槽79之间的半导电材料12上方至少在正交于平行沟槽79的纵向伸展方向的方向中连续伸展。用于沉积第二内部导电材料33c(例如，TiN)以在沟槽之间高度上厚于在沟槽基底上方中心形成的任一者(例如，低保形性)的实例技术包含物理气相沉积。
参考图15到17，至少穿过第二内部导电材料33c及第一内部导电材料31进行蚀刻以形成至少第一内部导电材料31的且正交于平行沟槽79的纵向伸展方向伸展的线66。还可(例如)完全通过其蚀刻电介质30，如所示出。
参考图18及19，此类分别对应于在后续处理步骤处的截面图16及17。已进行以下两者的各向异性蚀刻：a)从沟槽基底上方进行第一内部导电材料31的各向异性蚀刻以隔离第一内部导电材料31而不在个别沟槽基底上方是连续的，及b)高度上在沟槽79之间的半导电材料12上方的第二内部导电材料33c(在蚀刻后，标示为33)。此各向异性蚀刻包含为第一内部导电材料31及第二内部导电材料33c的蚀刻共同的至少一个蚀刻步骤。在一个实施例中且如所示出，蚀刻留下在沟槽79之间高度上在第一内部导电材料31上方的某些第二内部导电材料33，且在一个实施例中留下横向沿着沟槽侧壁的某些第二内部导电材料33。在其中第二内部导电材料33c还中心沉积于沟槽基底上方的一个实施例中，共同蚀刻步骤也从沟槽基底上方蚀刻其以隔离其而不在个别沟槽基底上方是连续的，如所示出。还可形成源极/漏极区域22(图19)。
在上文的实例实施例中，将蚀刻示出为首先关于图15到17发生且接着关于图18及19发生。替代地，此可为相反的，由此图18及19的蚀刻首先发生(例如，关于图12到14的构造)接着是图15到17的蚀刻。不管如何，在一个实施例中，由图18及19例示的各向异性蚀刻可在无掩蔽的情况下至少在正形成的晶体管的全部阵列区域内进行(即，以非掩蔽/无掩蔽方式)。
参考图20及21，且在一个实施例中，在沟槽79内在沟槽基底上方且至少在沿着沟槽侧壁的第一内部导电材料31上方形成电介质填充材料82(例如，二氧化硅及/或氮化硅)。高度上在第一内部导电材料31上方形成外部铁电材料34，第一内部导电材料31是在沟槽79之间的半导电材料12上方。另外，高度上在外部铁电材料34上方形成外部导电材料36。可接着图案化外部导电材料36及外部铁电材料34(通过实例)以产生图4到6的阵列构造65或图7到9的阵列构造65a。
可使用上文中描述的任何其它属性或构造。
总结
在某些实施例中，铁电场效晶体管包括半导电沟道，所述半导电沟道包括对置侧壁及高度上最外顶部。源极/漏极区域在所述沟道的对置末端处。所述晶体管的栅极构造包括沿着所述沟道顶部且横向沿着所述沟道侧壁延伸的内部电介质。内部导电材料高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸。外部铁电材料高度上从所述内部导电材料向外且沿着所述沟道顶部延伸。外部导电材料高度上从所述外部铁电材料向外且沿着所述沟道延伸。
在某些实施例中，多个铁电场效晶体管以行线及列线方式形成阵列。个别铁电场效晶体管包括半导电沟道，所述半导电沟道包括对置侧壁及高度上最外顶部。源极/漏极区域在所述沟道的对置末端处。所述个别晶体管的栅极构造包括沿着所述沟道顶部且横向沿着所述沟道侧壁延伸的内部电介质。内部导电材料高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸。外部铁电材料高度上从所述内部导电材料向外且沿着所述沟道顶部延伸。外部导电材料高度上从所述外部铁电材料向外且沿着所述沟道顶部延伸。所述外部导电材料及所述外部铁电材料中的至少一者在紧邻晶体管之间沿着所述行线及所述列线两者均是不连续的。
在某些实施例中，以行线及列线方式形成阵列的多个铁电场效晶体管包括包括半导电沟道的个别铁电场效晶体管，所述半导电沟道包括侧壁及高度上最外顶部。源极/漏极区域在所述沟道的对置末端处。所述个别晶体管的栅极构造包括沿着所述沟道顶部且横向沿着所述沟道侧壁延伸的内部电介质。内部导电材料高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸。外部铁电材料高度上从所述内部导电材料向外且沿着所述沟道顶部延伸。外部导电材料高度上从所述外部铁电材料向外且沿着所述沟道顶部延伸。所述外部导电材料及所述外部铁电材料在紧邻晶体管之间沿着以下的一者是不连续的：a)所述共同行线，及b)所述共同列线。所述外部导电材料及所述铁电材料在紧邻晶体管之间沿着所述共同行线及所述共同列线的另一者是连续的。
在某些实施例中，MFMIS晶体管具有沿着水平沟道表面的F及沿着垂直沟道表面的I。在某些此类实施例中，F不沿着所述晶体管的任何垂直沟道表面。在某些此类实施例中，I沿着所述晶体管的两个垂直沟道表面。在某些此类实施例中，在所述晶体管的所述沟道上方的I的总面积大于在所述晶体管的所述沟道上方的F的总面积。
在某些实施例中，形成多个铁电场效晶体管的方法包括将多个沟槽形成到半导电材料中，所述沟槽是平行的且相对于水平是呈纵向长形。在所述沟槽的侧壁上方且在所述沟槽之间的半导电材料上方形成内部电介质。在所述内部电介质、所述沟槽的基底、所述沟槽侧壁及所述沟槽之间的所述半导电材料上方形成第一内部导电材料。所述第一内部导电材料在所述沟槽内及之间至少在正交于所述平行沟槽的水平纵向伸展方向的方向中是连续的。在所述第一内部导电材料上方形成第二内部导电材料且所述第二内部导电材料电耦合到所述第一内部导电材料。所述第二内部导电材料经形成以在所述沟槽之间的所述半导电材料上方高度上厚于在所述沟槽基底上方高度上中心形成的任一者。在至少一个共同蚀刻步骤中，进行以下两者的各向异性蚀刻：a)从所述沟槽基底上方进行所述第一内部导电材料的各向异性蚀刻以隔离所述第一内部导电材料而不在所述个别沟槽基底上方是连续的；及b)高度上在所述沟槽之间的所述半导电材料上方的所述第二内部导电材料。在所述蚀刻之后，高度上在所述第一内部导电材料上方形成外部铁电材料，所述第一内部导电材料是在所述沟槽之间的所述半导电材料上方。高度上在所述外部铁电材料上方形成外部导电材料。在所述沟槽之间的所述半导电材料中于上覆所述沟槽之间的所述半导电材料的所述第一内部导电材料的对置侧上形成源极/漏极区域。
遵照规则，以大致上特定于结构及方法特征的语言描述本文中所揭示的主题。然而，应理解，权利要求书不限于所示出且描述的特定特征，这是因为本文中揭示的构件包括实例实施例。因此权利要求书将被赋予如字面表达的全范围且根据等效形式的教义适当解译。

Claims (36)

1.一种铁电场效晶体管，其包括：
半导电沟道，其包括对置侧壁及高度上最外顶部；
源极/漏极区域，其在所述沟道的对置末端处；及
栅极构造，其包括：
内部电介质，其沿着所述沟道顶部且横向沿着所述沟道侧壁延伸；
内部导电材料，其高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸；
外部铁电材料，其高度上从所述内部导电材料向外且沿着所述沟道顶部延伸；及
外部导电材料，其高度上从所述外部铁电材料向外且沿着所述沟道顶部延伸。
2.根据权利要求1所述的晶体管，其中无所述外部铁电材料的部分在所述沟道侧壁中的任一者的横向上方。
3.根据权利要求1所述的晶体管，其中无所述外部导电材料的部分在所述沟道侧壁中的任一者的横向上方。
4.根据权利要求1所述的晶体管，其中所述源极/漏极区域各自具有小于所述内部电介质的最大高度上厚度的最大高度上厚度。
5.根据权利要求1所述的晶体管，其中所述源极/漏极区域各自具有小于所述内部导电材料的最大高度上厚度的最大高度上厚度。
6.根据权利要求1所述的晶体管，其中所述内部导电材料具有大于相对于所述源极/漏极区域之间的最短直线距离正交截取的所述沟道的最小宽度的最大高度上厚度。
7.根据权利要求1所述的晶体管，其中所述内部导电材料具有大于沿着所述源极/漏极区域之间的最短直线距离的所述沟道的长度的最大高度上厚度。
8.根据权利要求1所述的晶体管，其中所述内部导电材料及所述内部电介质具有非高度上重合的相应高度上最内表面。
9.根据权利要求1所述的晶体管，其中所述外部导电材料、所述外部铁电材料、所述内部导电材料及所述内部电介质全部具有高度上从所述沟道向外的相对于彼此横向重合的至少两个横向对置垂直侧壁。
10.根据权利要求1所述的晶体管，其中所述外部导电材料、所述外部铁电材料及所述内部导电材料全部具有高度上从所述沟道向外的相对于彼此横向重合的至少两对两个横向对置垂直侧壁。
11.根据权利要求1所述的晶体管，其中所述外部铁电材料及所述内部导电材料在高度上从所述沟道向外的至少一个相应水平横截面中具有各处横向重合的相应环绕周边边缘。
12.根据权利要求1所述的晶体管，其中所述外部铁电材料及所述外部导电材料在高度上从所述沟道向外的至少一个相应水平横截面中具有各处横向重合的相应环绕周边边缘。
13.根据权利要求1所述的晶体管，其中所述内部导电材料及所述外部导电材料在高度上从所述沟道向外的至少一个相应水平横截面中具有各处横向重合的相应环绕周边边缘。
14.根据权利要求13所述的晶体管，其中所述外部铁电材料在高度上从所述沟道向外的至少一个水平横截面中具有与所述内部导电材料及所述外部导电材料的所述环绕周边边缘各处横向重合的环绕周边边缘。
15.一种MFMIS晶体管，其中F是沿着水平沟道表面且I是沿着垂直沟道表面。
16.根据权利要求15所述的晶体管，其中F不沿着所述晶体管的任何垂直沟道表面。
17.根据权利要求15所述的晶体管，其中I是沿着所述晶体管的两个垂直沟道表面。
18.根据权利要求15所述的晶体管，其中在所述晶体管的所述沟道上方的I的总面积大于在所述晶体管的所述沟道上方的F的总面积。
19.以行线及列线方式形成阵列的多个铁电场效晶体管，其包括：
个别铁电场效晶体管，其包括：
半导电沟道，其包括对置侧壁及高度上最外顶部；
源极/漏极区域，其在所述沟道的对置末端处；及
栅极构造，其包括：
内部电介质，其沿着所述沟道顶部且横向沿着所述沟道侧壁延伸；
内部导电材料，其高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸；
外部铁电材料，其高度上从所述内部导电材料向外且沿着所述沟道顶部延伸；及外部导电材料，其高度上从所述外部铁电材料向外且沿着所述沟道顶部延伸；及
所述外部导电材料及所述外部铁电材料中的至少一者在紧邻晶体管之间沿着所述行线及所述列线两者均是不连续的。
20.根据权利要求19所述的晶体管，其中所述外部导电材料及所述外部铁电材料两者均在紧邻晶体管之间沿着所述行线及所述列线两者均是不连续的。
21.根据权利要求20所述的晶体管，其中所述外部导电材料及所述外部铁电材料具有高度上从所述沟道向外的横向重合的至少两对两个横向对置垂直侧壁。
22.以行线及列线方式形成阵列的多个铁电场效晶体管，其包括：
个别铁电场效晶体管，其包括：
半导电沟道，其包括侧壁及高度上最外顶部；
源极/漏极区域，其在所述沟道的对置末端处；及
栅极构造，其包括：
内部电介质，其沿着所述沟道顶部且横向沿着所述沟道侧壁延伸；
内部导电材料，其高度上且横向从所述内部电介质向外且沿着所述沟道顶部且横向沿着所述沟道侧壁延伸；
外部铁电材料，其高度上从所述内部导电材料向外且沿着所述沟道顶部延伸；及
外部导电材料，其高度上从所述外部铁电材料向外且沿着所述沟道顶部延伸；
所述外部导电材料及所述外部铁电材料在紧邻晶体管之间沿着以下一者是不连续的：a)所述共同行线，及b)所述共同列线；及
所述外部导电材料及所述铁电材料在紧邻晶体管之间沿着所述共同行线及所述共同列线中的另一者是连续的。
23.一种形成多个铁电场效晶体管的方法，其包括：
将多个沟槽形成到半导电材料中，所述沟槽是平行的且相对于水平是呈纵向长形；
在所述沟槽的侧壁上方且在所述沟槽之间的半导电材料上方形成内部电介质；
在所述内部电介质、所述沟槽的基底、所述沟槽侧壁及所述沟槽之间的所述半导电材料上方形成第一内部导电材料，所述第一内部导电材料在所述沟槽内及之间至少在正交于所述平行沟槽的水平纵向伸展方向的方向中是连续的；
在所述第一内部导电材料上方形成第二内部导电材料且所述第二内部导电材料电耦合到所述第一内部导电材料；所述第二内部导电材料经形成以在所述沟槽之间的所述半导电材料上方高度上厚于在所述沟槽基底上方高度上中心形成的任一者；
在至少一个共同蚀刻步骤中，进行以下两者的各向异性蚀刻：
a)从所述沟槽基底上方进行所述第一内部导电材料的各向异性蚀刻以隔离所述第一内部导电材料而不在所述个别沟槽基底上方是连续的；及
b)高度上在所述沟槽之间的所述半导电材料上方的所述第二内部导电材料；
在所述蚀刻之后，高度上在所述第一内部导电材料上方形成外部铁电材料，所述第一内部导电材料是在所述沟槽之间的所述半导电材料上方；
高度上在所述外部铁电材料上方形成外部导电材料；及
在所述沟槽之间的所述半导电材料中于上覆所述沟槽之间的所述半导电材料的所述第一内部导电材料的对置侧上形成源极/漏极区域。
24.根据权利要求23所述的方法，其中所述形成内部电介质也高度上在所述沟槽基底上方形成所述内部电介质，所述形成第一内部导电材料也高度上在所述内部电介质上方形成所述第一内部导电材料，所述内部电介质在所述沟槽基底上方，所述共同蚀刻步骤暴露在所述沟槽基底上方的所述内部电介质。
25.根据权利要求23所述的方法，其中所述形成第二内部导电材料高度上在所述沟槽基底上方形成所述第二内部导电材料。
26.根据权利要求23所述的方法，其中，
所述形成第一内部导电材料在所述沟槽内及之间在所述平行沟槽的所述水平纵向伸展方向中也是连续的；且包括：
在所述沟槽内及之间蚀刻穿过所述第一内部导电材料以形成正交于所述平行沟槽的所述纵向伸展方向伸展的所述第一内部导电材料的线。
27.根据权利要求23所述的方法，其中所述至少一个共同蚀刻步骤留下在所述沟槽之间高度上在所述第一内部导电材料上方的某些所述第二内部导电材料。
28.根据权利要求23所述的方法，其中所述形成第二内部导电材料也形成所述第二内部导电材料以在所述沟槽之间在所述半导电材料上方至少在平行于所述平行沟槽的所述纵向伸展方向的方向中连续地伸展。
29.根据权利要求28所述的方法，其包括蚀刻穿过所述第一内部导电材料及所述第二内部导电材料两者以隔离所述第一内部导电材料及所述第二内部导电材料而不在所述沟槽之间在所述半导电材料上方是连续的。
30.根据权利要求29所述的方法，其中所述蚀刻穿过所述第一内部导电材料及所述第二内部导电材料两者发生在所述至少一个共同蚀刻步骤之前。
31.根据权利要求29所述的方法，其中所述蚀刻穿过所述第一内部导电材料及所述第二内部导电材料两者发生在所述至少一个共同蚀刻步骤之后。
32.根据权利要求23所述的方法，其中所述形成第二内部导电材料也形成所述第二内部导电材料以在所述沟槽基底、所述沟槽侧壁及所述沟槽之间的所述半导电材料上方至少在正交于所述平行沟槽的所述纵向伸展方向的所述方向中连续伸展。
33.根据权利要求32所述的方法，其中所述至少一个共同蚀刻步骤留下横向沿着所述沟槽侧壁的某些所述第二内部导电材料。
34.根据权利要求33所述的方法，其中所述至少一个共同蚀刻步骤留下在所述沟槽之间高度上在所述第一内部导电材料上方的某些所述第二内部导电材料。
35.根据权利要求23所述的方法，其包括在所述形成外部铁电材料之前在所述沟槽内在所述沟槽基底上方且在沿着所述沟槽侧壁的所述第一内部导电材料上方形成电介质填充材料。
36.根据权利要求23所述的方法，其中所述各向异性共同蚀刻是在无掩蔽的情况下至少在正形成的所述晶体管的全部阵列区域内进行。
CN201580021286.4A 2014-04-24 2015-04-15 形成阵列的多个铁电场效晶体管及其形成方法 Active CN106463510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911276025.3A CN111048522A (zh) 2014-04-24 2015-04-15 形成阵列的多个铁电场效晶体管及其形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/260,977 US9263577B2 (en) 2014-04-24 2014-04-24 Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US14/260,977 2014-04-24
PCT/US2015/025894 WO2015164141A1 (en) 2014-04-24 2015-04-15 Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201911276025.3A Division CN111048522A (zh) 2014-04-24 2015-04-15 形成阵列的多个铁电场效晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN106463510A true CN106463510A (zh) 2017-02-22
CN106463510B CN106463510B (zh) 2020-01-07

Family

ID=54333012

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580021286.4A Active CN106463510B (zh) 2014-04-24 2015-04-15 形成阵列的多个铁电场效晶体管及其形成方法
CN201911276025.3A Withdrawn CN111048522A (zh) 2014-04-24 2015-04-15 形成阵列的多个铁电场效晶体管及其形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201911276025.3A Withdrawn CN111048522A (zh) 2014-04-24 2015-04-15 形成阵列的多个铁电场效晶体管及其形成方法

Country Status (4)

Country Link
US (4) US9263577B2 (zh)
CN (2) CN106463510B (zh)
TW (1) TWI619254B (zh)
WO (1) WO2015164141A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258048A (zh) * 2017-12-14 2018-07-06 中国科学院微电子研究所 隧穿场效应晶体管及其制备方法
CN110520989A (zh) * 2017-05-08 2019-11-29 美光科技公司 存储器阵列
CN111902940A (zh) * 2018-03-30 2020-11-06 索尼半导体解决方案公司 半导体存储装置和乘法累加器
CN112913027A (zh) * 2018-10-09 2021-06-04 美光科技公司 高度上延伸的晶体管、包含高度上延伸的晶体管的装置及形成包含高度上延伸的晶体管的装置的方法
US11631678B2 (en) 2017-07-27 2023-04-18 Micron Technology, Inc. Memory arrays comprising memory cells
US11864386B2 (en) 2018-11-29 2024-01-02 Micron Technology, Inc. Memory arrays

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9263577B2 (en) * 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9449972B1 (en) * 2015-03-06 2016-09-20 Globalfoundries Inc. Ferroelectric FinFET
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
CN105702737B (zh) * 2016-02-05 2019-01-18 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备
CN105633169A (zh) * 2016-03-04 2016-06-01 西安电子科技大学 基于InAs材料的铁电场效应晶体管及其制备方法
US10636471B2 (en) 2016-04-20 2020-04-28 Micron Technology, Inc. Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays
US9853150B1 (en) * 2016-08-15 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating epitaxial gate dielectrics and semiconductor device of the same
US10084057B2 (en) 2016-08-16 2018-09-25 Globalfoundries Inc. NVM device in SOI technology and method of fabricating an according device
CN107978527B (zh) * 2016-10-25 2020-08-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US10937783B2 (en) * 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10714400B2 (en) 2017-08-30 2020-07-14 Micron Technology, Inc. Methods of forming semiconductor structures comprising thin film transistors including oxide semiconductors
DE112017007888T5 (de) 2017-09-29 2020-05-07 Intel Corporation Ferroelektrischer double-gate-feldeffekt-transistor
US10340267B1 (en) 2017-12-29 2019-07-02 Micron Technology, Inc. Semiconductor devices including control logic levels, and related memory devices, control logic assemblies, electronic systems, and methods
US10366983B2 (en) 2017-12-29 2019-07-30 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods
US10297290B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods
KR102404060B1 (ko) 2018-01-11 2022-06-02 삼성전자주식회사 캐패시터를 갖는 반도체 소자 및 그 형성 방법
CN110245749A (zh) * 2018-03-08 2019-09-17 三星电子株式会社 用于执行同或运算的计算单元、神经网络及方法
US10748931B2 (en) 2018-05-08 2020-08-18 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
US10790304B2 (en) 2018-07-26 2020-09-29 Micron Technology, Inc. Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors
US10615288B1 (en) 2018-10-24 2020-04-07 International Business Machines Corporation Integration scheme for non-volatile memory on gate-all-around structure
US10804274B2 (en) 2019-02-27 2020-10-13 International Business Machines Corporation Co-integration of non-volatile memory on gate-all-around field effect transistor
US11348932B2 (en) 2019-03-06 2022-05-31 Micron Technology, Inc. Integrated assemblies having transistor body regions coupled to carrier-sink-structures; and methods of forming integrated assemblies
JP7173909B2 (ja) 2019-03-20 2022-11-16 キオクシア株式会社 半導体記憶装置
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11715797B2 (en) 2019-08-27 2023-08-01 Micron Technology, Inc. Ferroelectric transistors and assemblies comprising ferroelectric transistors
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
US11289602B2 (en) * 2020-01-03 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. FeFET of 3D structure for capacitance matching
US20220199833A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Field-effect transistor (fet) with self-aligned ferroelectric capacitor and methods of fabrication
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125536A1 (en) * 1997-04-04 2002-09-12 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
US6674109B1 (en) * 1999-09-30 2004-01-06 Rohm Co., Ltd. Nonvolatile memory
CN101483193A (zh) * 2008-01-11 2009-07-15 株式会社东芝 半导体元件以及半导体装置
US20100140589A1 (en) * 2008-12-04 2010-06-10 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel fet switch and memory

Family Cites Families (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070653A (en) 1976-06-29 1978-01-24 Texas Instruments Incorporated Random access memory cell with ion implanted resistor element
ATE223108T1 (de) 1995-04-24 2002-09-15 Infineon Technologies Ag Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung
JPH09213899A (ja) * 1996-02-06 1997-08-15 Toshiba Corp 強誘電体膜を有する不揮発性メモリ装置
JP2921468B2 (ja) 1996-02-19 1999-07-19 日本電気株式会社 半導体メモリ装置
JPH1093083A (ja) 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
US6336544B1 (en) 1999-03-01 2002-01-08 Casinovations Incorporated Coin collection system
KR100269306B1 (ko) 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
US6256220B1 (en) 1997-09-15 2001-07-03 Celis Semiconductor Corporation Ferroelectric memory with shunted isolated nodes
JP3373403B2 (ja) 1997-09-16 2003-02-04 帝人株式会社 スェード調人工皮革の製造方法
KR100292819B1 (ko) 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
US20030001189A1 (en) 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
US6249014B1 (en) 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
JP3743189B2 (ja) 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
JP2000252372A (ja) * 1999-02-26 2000-09-14 Sharp Corp 半導体メモリ装置及びその製造方法
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6611014B1 (en) 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
US6370056B1 (en) 2000-03-10 2002-04-09 Symetrix Corporation Ferroelectric memory and method of operating same
US6635528B2 (en) 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
JP4938921B2 (ja) * 2000-03-16 2012-05-23 康夫 垂井 トランジスタ型強誘電体不揮発性記憶素子
US20020036313A1 (en) 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US20020102808A1 (en) 2001-01-31 2002-08-01 Skyland Pu Method for raising capacitance of a trench capacitor and reducing leakage current
US6448601B1 (en) 2001-02-09 2002-09-10 Micron Technology, Inc. Memory address and decode circuits with ultra thin body transistors
US6566192B2 (en) 2001-02-27 2003-05-20 Nanya Technology Corporation Method of fabricating a trench capacitor of a memory cell
US6717215B2 (en) 2001-06-21 2004-04-06 Hewlett-Packard Development Company, L.P. Memory structures
US6717195B2 (en) 2001-06-29 2004-04-06 Rohm Co., Ltd. Ferroelectric memory
JP2003045174A (ja) 2001-08-01 2003-02-14 Sharp Corp 半導体記憶装置
TW508808B (en) 2001-09-14 2002-11-01 Winbond Electronics Corp Stacked type capacitor structure and its manufacturing method
US7075134B2 (en) 2001-11-29 2006-07-11 Symetrix Corporation Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
KR100799129B1 (ko) 2001-12-24 2008-01-29 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
CN1306599C (zh) * 2002-03-26 2007-03-21 松下电器产业株式会社 半导体装置及其制造方法
JP2003289134A (ja) 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6940085B2 (en) 2002-04-02 2005-09-06 Hewlett-Packard Development Company, I.P. Memory structures
US6812509B2 (en) 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
JP2004040059A (ja) 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
US7884349B2 (en) 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US7186569B2 (en) 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
JP4509467B2 (ja) 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
US6876021B2 (en) 2002-11-25 2005-04-05 Texas Instruments Incorporated Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier
JP4355136B2 (ja) 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
KR100493040B1 (ko) 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100480644B1 (ko) 2003-02-28 2005-03-31 삼성전자주식회사 셀 구동 전류가 증가된 상 변화 메모리
JP4141861B2 (ja) 2003-03-03 2008-08-27 富士通株式会社 半導体装置及びその製造方法
US7755934B2 (en) 2003-03-18 2010-07-13 Kabushiki Kaisha Toshiba Resistance change memory device
US6830964B1 (en) 2003-06-26 2004-12-14 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
KR100578212B1 (ko) 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US7408212B1 (en) 2003-07-18 2008-08-05 Winbond Electronics Corporation Stackable resistive cross-point memory with schottky diode isolation
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7297602B2 (en) * 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
US7001821B2 (en) 2003-11-10 2006-02-21 Texas Instruments Incorporated Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device
US7816722B2 (en) 2004-02-04 2010-10-19 Hewlett-Packard Development Company, L.P. Memory array
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
JP4506951B2 (ja) * 2004-04-23 2010-07-21 セイコーエプソン株式会社 Ｍｆｓ型電界効果トランジスタ、強誘電体メモリならびに半導体装置
KR100626912B1 (ko) 2004-04-23 2006-09-20 주식회사 하이닉스반도체 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법
US6995025B2 (en) 2004-06-21 2006-02-07 Sharp Laboratories Of America, Inc. Asymmetrical programming ferroelectric memory transistor
JP2006049566A (ja) 2004-08-04 2006-02-16 Toshiba Corp 半導体記憶装置及びその製造方法
US7161213B2 (en) 2004-08-05 2007-01-09 Broadcom Corporation Low threshold voltage PMOS apparatus and method of fabricating the same
KR100587396B1 (ko) 2004-08-13 2006-06-08 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그의 제조방법
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7180141B2 (en) 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
JP2008523590A (ja) 2004-12-06 2008-07-03 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ ナノスケールワイヤベースのデータ格納装置
JP4345676B2 (ja) 2005-01-12 2009-10-14 エルピーダメモリ株式会社 半導体記憶装置
KR100707181B1 (ko) 2005-02-14 2007-04-13 삼성전자주식회사 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
KR100695513B1 (ko) 2005-06-15 2007-03-15 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2007049016A (ja) 2005-08-11 2007-02-22 Nec Electronics Corp 半導体装置およびその製造方法
US7304339B2 (en) 2005-09-22 2007-12-04 Agile Rf, Inc. Passivation structure for ferroelectric thin-film devices
JP2007157982A (ja) 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US7982252B2 (en) 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US7842990B2 (en) * 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
JP4745108B2 (ja) 2006-04-06 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
US7558097B2 (en) 2006-12-28 2009-07-07 Intel Corporation Memory having bit line with resistor(s) between memory cells
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
FR2913523B1 (fr) 2007-03-09 2009-06-05 Commissariat Energie Atomique Disposistif de memorisation de donnees multi-niveaux a materiau a changement de phase
JP4535076B2 (ja) 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
KR100876136B1 (ko) 2007-04-12 2008-12-29 서울시립대학교 산학협력단 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법
WO2008126961A1 (en) 2007-04-12 2008-10-23 University Of Seoul Foundation Of Industry-Academic Cooperation Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same
US7452776B1 (en) * 2007-04-24 2008-11-18 Promos Technoloies Pte. Ltd. Integrated circuits with substrate protrusions, including (but not limited to) floating gate memories
JP2008277543A (ja) 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
US8487450B2 (en) 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
WO2009015298A2 (en) 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
JP2009076653A (ja) 2007-09-20 2009-04-09 Toshiba Corp 半導体装置及びその製造方法
US7892956B2 (en) 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR20090055874A (ko) 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
TWI360708B (en) 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
US8394683B2 (en) 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
JP5162276B2 (ja) 2008-02-28 2013-03-13 ローム株式会社 強誘電体メモリ装置
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP5288877B2 (ja) 2008-05-09 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
JP5546740B2 (ja) 2008-05-23 2014-07-09 ローム株式会社 半導体装置
US8004871B2 (en) 2008-05-26 2011-08-23 Panasonic Corporation Semiconductor memory device including FET memory elements
JP2010044844A (ja) 2008-08-18 2010-02-25 Toshiba Corp 半導体記憶装置
US20100110753A1 (en) * 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
US8773881B2 (en) 2009-03-10 2014-07-08 Contour Semiconductor, Inc. Vertical switch three-dimensional memory array
US8193522B2 (en) 2009-04-09 2012-06-05 Qualcomm Incorporated Diamond type quad-resistor cells of PRAM
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
JP5025696B2 (ja) 2009-08-11 2012-09-12 株式会社東芝 抵抗変化メモリ
JP2013510438A (ja) 2009-11-06 2013-03-21 ラムバス・インコーポレーテッド 三次元メモリアレイ積層構造体
CN102074562B (zh) 2009-11-25 2012-08-29 中国科学院微电子研究所 Nand结构及其形成方法
US8441097B2 (en) 2009-12-23 2013-05-14 Intel Corporation Methods to form memory devices having a capacitor with a recessed electrode
WO2011105198A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8198160B2 (en) 2010-04-19 2012-06-12 Jun Liu Vertical transistor phase change memory
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8570785B2 (en) 2010-05-26 2013-10-29 Hewlett-Packard Development Company Reading a memory element within a crossbar array
CN102263122B (zh) 2010-05-28 2012-12-12 旺宏电子股份有限公司 非易失性存储装置
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8890233B2 (en) 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
US8207032B2 (en) 2010-08-31 2012-06-26 Micron Technology, Inc. Methods of forming pluralities of vertical transistors, and methods of forming memory arrays
US8659944B2 (en) 2010-09-01 2014-02-25 Macronix International Co., Ltd. Memory architecture of 3D array with diode in memory string
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8399874B2 (en) 2011-01-17 2013-03-19 Snu R&Db Foundation Vertical nonvolatile memory device including a selective diode
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8462537B2 (en) 2011-03-21 2013-06-11 Intel Corporation Method and apparatus to reset a phase change memory and switch (PCMS) memory cell
KR20120124788A (ko) 2011-05-04 2012-11-14 삼성전자주식회사 반도체 소자
JP5662237B2 (ja) 2011-05-10 2015-01-28 株式会社日立製作所 半導体記憶装置
US8847196B2 (en) 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
US20120327714A1 (en) 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
KR20130005878A (ko) 2011-07-07 2013-01-16 삼성전자주식회사 저저항 반도체 소자
US8946812B2 (en) 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8575584B2 (en) 2011-09-03 2013-11-05 Avalanche Technology Inc. Resistive memory device having vertical transistors and method for making the same
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US8760909B2 (en) 2011-10-20 2014-06-24 Macronix International Co., Ltd. Memory and manufacturing method thereof
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US20130193400A1 (en) 2012-01-27 2013-08-01 Micron Technology, Inc. Memory Cell Structures and Memory Arrays
KR20130092925A (ko) 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9041129B2 (en) 2012-02-24 2015-05-26 National Applied Research Laboratories Semiconductor memory storage array device and method for fabricating the same
US9152428B2 (en) * 2012-09-28 2015-10-06 Intel Corporation Alternative boot path support for utilizing non-volatile memory devices
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
US8796085B2 (en) * 2012-10-12 2014-08-05 Viktor Koldiaev Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
US8796751B2 (en) 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
US9053801B2 (en) 2012-11-30 2015-06-09 Micron Technology, Inc. Memory cells having ferroelectric materials
US8878271B2 (en) 2013-03-01 2014-11-04 Micron Technology, Inc. Vertical access device and apparatuses having a body connection line, and related method of operating the same
JP5793525B2 (ja) * 2013-03-08 2015-10-14 株式会社東芝 不揮発性半導体記憶装置
US20140252298A1 (en) 2013-03-10 2014-09-11 Sandisk 3D Llc Methods and apparatus for metal oxide reversible resistance-switching memory devices
US8969170B2 (en) 2013-03-14 2015-03-03 Globalfoundries Inc. Method of forming a semiconductor structure including a metal-insulator-metal capacitor
US9196831B2 (en) 2013-03-14 2015-11-24 Crossbar, Inc. Two-terminal memory with intrinsic rectifying characteristic
US20140269046A1 (en) 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
US9153777B2 (en) 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
JP6121819B2 (ja) 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9246100B2 (en) 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
US20150028280A1 (en) 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
JP6067524B2 (ja) 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
KR20150041705A (ko) 2013-10-08 2015-04-17 삼성전자주식회사 선택 소자와 저항 변화 소자를 갖는 반도체 소자 및 그 형성 방법
US9543515B2 (en) 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
KR102131075B1 (ko) 2013-11-12 2020-07-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US20150249113A1 (en) 2014-02-28 2015-09-03 Kabushiki Kaisha Toshiba Nonvolatile memory device
US9601194B2 (en) 2014-02-28 2017-03-21 Crossbar, Inc. NAND array comprising parallel transistor and two-terminal switching device
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9455301B2 (en) 2014-05-20 2016-09-27 Sandisk Technologies Llc Setting channel voltages of adjustable resistance bit line structures using dummy word lines
KR20150135804A (ko) 2014-05-26 2015-12-04 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9437658B2 (en) 2014-08-05 2016-09-06 Sandisk Technologies Llc Fully isolated selector for memory device
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
CN104908800A (zh) 2015-05-27 2015-09-16 张君贝 汽车方向盘保护套
KR102450814B1 (ko) 2015-12-29 2022-10-05 에스케이하이닉스 주식회사 문턱 스위칭 장치 및 그 제조 방법과, 이를 포함하는 전자 장치
US10163917B2 (en) 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
KR20180105530A (ko) 2017-03-15 2018-09-28 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
US10650978B2 (en) 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125536A1 (en) * 1997-04-04 2002-09-12 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
US6674109B1 (en) * 1999-09-30 2004-01-06 Rohm Co., Ltd. Nonvolatile memory
CN101483193A (zh) * 2008-01-11 2009-07-15 株式会社东芝 半导体元件以及半导体装置
US20100140589A1 (en) * 2008-12-04 2010-06-10 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel fet switch and memory

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110520989A (zh) * 2017-05-08 2019-11-29 美光科技公司 存储器阵列
CN110520989B (zh) * 2017-05-08 2023-09-29 美光科技公司 存储器阵列
USRE49715E1 (en) 2017-05-08 2023-10-24 Micron Technology, Inc. Memory arrays
US11631678B2 (en) 2017-07-27 2023-04-18 Micron Technology, Inc. Memory arrays comprising memory cells
CN108258048A (zh) * 2017-12-14 2018-07-06 中国科学院微电子研究所 隧穿场效应晶体管及其制备方法
CN111902940A (zh) * 2018-03-30 2020-11-06 索尼半导体解决方案公司 半导体存储装置和乘法累加器
CN112913027A (zh) * 2018-10-09 2021-06-04 美光科技公司 高度上延伸的晶体管、包含高度上延伸的晶体管的装置及形成包含高度上延伸的晶体管的装置的方法
CN112913027B (zh) * 2018-10-09 2024-01-26 美光科技公司 高度上延伸的晶体管、包含高度上延伸的晶体管的装置及形成包含高度上延伸的晶体管的装置的方法
US11864386B2 (en) 2018-11-29 2024-01-02 Micron Technology, Inc. Memory arrays

Also Published As

Publication number Publication date
US9761715B2 (en) 2017-09-12
US20170373198A1 (en) 2017-12-28
US10084084B2 (en) 2018-09-25
US10727336B2 (en) 2020-07-28
US20150311349A1 (en) 2015-10-29
TWI619254B (zh) 2018-03-21
US20180358472A1 (en) 2018-12-13
CN106463510B (zh) 2020-01-07
CN111048522A (zh) 2020-04-21
US20160155855A1 (en) 2016-06-02
WO2015164141A1 (en) 2015-10-29
US9263577B2 (en) 2016-02-16
TW201603281A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
CN106463510A (zh) 铁电场效晶体管、以行线和列线方式形成阵列的多个铁电场效晶体管以及形成多个铁电场效晶体管的方法
KR101965084B1 (ko) 강유전체 재료를 함유하는 리세스된 트랜지스터들
US9324727B2 (en) Memory devices having semiconductor patterns on a substrate and methods of manufacturing the same
CN101506966B (zh) 具有凹陷式栅极的动态随机存取存储器晶体管及其制作方法
US10103163B2 (en) Semiconductor memory device
TWI303457B (en) Memory with split gate devices and method of fabrication
CN103367317A (zh) 半导体器件、其制造方法以及包括其的系统
US20070228434A1 (en) Semiconductor memory device
US10978482B2 (en) Ferroelectric memory device with select gate transistor and method of forming the same
US8415738B2 (en) Semiconductor memory device and manufacturing method thereof
US8637843B2 (en) Semiconductor device including phase change material and method of manufacturing same
CN105453267A (zh) 垂直铁电场效晶体管构造、包括一对垂直铁电场效晶体管的构造、铁电场效晶体管的垂直串、及侧向相对的垂直铁电场效晶体管对的垂直串
US10879269B1 (en) Ferroelectric memory device containing a series connected select gate transistor and method of forming the same
US20220344338A1 (en) Self-aligned etch back for vertical three dimensional (3d) memory
EP3355354B1 (en) Nonvolatile semiconductor storage device
US9209187B1 (en) Methods of forming an array of gated devices
WO2024040645A1 (zh) 半导体结构及其制造方法、存储器
JP5426155B2 (ja) 半導体装置
CN105489642A (zh) 具有电容器的半导体器件
KR20230151884A (ko) 3차원 스택 반도체 장치 내 확산을 차단하기 위한 경계 게이트 구조물
KR20240031003A (ko) 후면 전력 분배 네트워크(bspdn)를 갖는 수동 소자 또는 바이폴라 접합 트랜지스터를 포함하는 전계 효과 트랜지스터 구조물
CN115332080A (zh) 半导体结构及其制造方法、存储器及其制造方法
TW201310623A (zh) 垂直式非動態隨機存取記憶體結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant